JPH04317213A - 波形整形器 - Google Patents
波形整形器Info
- Publication number
- JPH04317213A JPH04317213A JP3085052A JP8505291A JPH04317213A JP H04317213 A JPH04317213 A JP H04317213A JP 3085052 A JP3085052 A JP 3085052A JP 8505291 A JP8505291 A JP 8505291A JP H04317213 A JPH04317213 A JP H04317213A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital signal
- input
- state
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は交流信号を波形整形して
ディジタル信号を得る波形整形器に関するものである。
ディジタル信号を得る波形整形器に関するものである。
【０００２】
【従来の技術】正弦波状の交流信号を波形整形する回路
には、例えばコンパレータが用いられている。コンパレ
ータは２つの入力端子に印加された電圧を比較して、そ
の差電圧に応じて状態を変えるディジタル信号を得るこ
とができるが、交流信号に含まれる小さな高周波ノイズ
によって、出力信号の立ち上がりまたは立ち下がり時点
に鋭いヒゲ状のノイズパルスが発生する。従来、このよ
うなノイズによる誤動作を防ぐために、コンパレータの
出力状態を入力側に帰還して、入出力特性にヒステリシ
スを設けている。
には、例えばコンパレータが用いられている。コンパレ
ータは２つの入力端子に印加された電圧を比較して、そ
の差電圧に応じて状態を変えるディジタル信号を得るこ
とができるが、交流信号に含まれる小さな高周波ノイズ
によって、出力信号の立ち上がりまたは立ち下がり時点
に鋭いヒゲ状のノイズパルスが発生する。従来、このよ
うなノイズによる誤動作を防ぐために、コンパレータの
出力状態を入力側に帰還して、入出力特性にヒステリシ
スを設けている。
【０００３】（図７）はこのような従来の、ヒステリシ
スを有するコンパレータを用いた波形整形器の回路図で
ある。コンパレータ１の反転入力端子には交流信号Ｖｉ
を印加し、非反転入力端子には抵抗２，３を介してコン
パレータ１の出力状態を正帰還する構成となっており、
上記構成により、入出力特性にヒステリシスを持たせて
いる。（図８）はその入出力特性図であり、Ｖｉ＜ＶＲ
ＥＦ−ＶＨ／２のときは“Ｈ”（高電位状態）、Ｖｉ＞
ＶＲＥＦ＋ＶＨ／２のときは“Ｌ”（低電位状態）とな
るディジタル信号Ｖｏを得る特性である。
スを有するコンパレータを用いた波形整形器の回路図で
ある。コンパレータ１の反転入力端子には交流信号Ｖｉ
を印加し、非反転入力端子には抵抗２，３を介してコン
パレータ１の出力状態を正帰還する構成となっており、
上記構成により、入出力特性にヒステリシスを持たせて
いる。（図８）はその入出力特性図であり、Ｖｉ＜ＶＲ
ＥＦ−ＶＨ／２のときは“Ｈ”（高電位状態）、Ｖｉ＞
ＶＲＥＦ＋ＶＨ／２のときは“Ｌ”（低電位状態）とな
るディジタル信号Ｖｏを得る特性である。
【０００４】
【発明が解決しようとする課題】（図９）は（図７）に
示すような、ヒステリシスを有するコンパレータを用い
た波形整形器に、振幅変調を受けた一定周期の交流信号
を入力した場合の入出力電圧波形図であり、同図（ａ）
は入力電圧波形図、（ｂ）は出力電圧波形図である。入
力交流信号が基準電圧ＶＲＥＦと等しくなった時点から
出力ディジタル信号の状態が変わるまでの時間遅れ量ｔ
１，ｔ２は、ヒステリシス幅ＶＨに依存するために、ｔ
１とｔ２とは等しくなっていない。このように入力交流
信号が振幅変調を受けている場合には、出力ディジタル
信号の状態が変化するまでの時間遅れ量は一定とならな
い。換言すれば、出力ディジタル信号の周期が入力交流
信号の周期と正確に一致しないという問題点があった。
示すような、ヒステリシスを有するコンパレータを用い
た波形整形器に、振幅変調を受けた一定周期の交流信号
を入力した場合の入出力電圧波形図であり、同図（ａ）
は入力電圧波形図、（ｂ）は出力電圧波形図である。入
力交流信号が基準電圧ＶＲＥＦと等しくなった時点から
出力ディジタル信号の状態が変わるまでの時間遅れ量ｔ
１，ｔ２は、ヒステリシス幅ＶＨに依存するために、ｔ
１とｔ２とは等しくなっていない。このように入力交流
信号が振幅変調を受けている場合には、出力ディジタル
信号の状態が変化するまでの時間遅れ量は一定とならな
い。換言すれば、出力ディジタル信号の周期が入力交流
信号の周期と正確に一致しないという問題点があった。
【０００５】本発明は、このような点を考慮して、非常
に簡単な構成にて、入力交流信号が基準電圧と等しくな
る時点を正確に検出し、かつ入力交流信号に含まれる小
さな高周波ノイズの影響のないディジタル信号を得るこ
とができ、かつ入出力特性にヒステリシスを有さない波
形整形器を提供することを目的としている。
に簡単な構成にて、入力交流信号が基準電圧と等しくな
る時点を正確に検出し、かつ入力交流信号に含まれる小
さな高周波ノイズの影響のないディジタル信号を得るこ
とができ、かつ入出力特性にヒステリシスを有さない波
形整形器を提供することを目的としている。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するために、入力電圧と基準電圧とを比較し、その差電
圧に応じて第１のディジタル信号を出力する第１の比較
手段と、前記差電圧に応じて第２のディジタル信号を出
力し入出力特性にヒステリシスを有する第２の比較手段
と、前記第２のディジタル信号が第１の状態でかつ前記
第１のディジタル信号が前記第１の状態から第２の状態
に変化した時点で状態を変え、この状態を、前記第２の
ディジタル信号が前記第２の状態でかつ前記第１のディ
ジタル信号が前記第２の状態から前記第１の状態に変化
するまで保持しこの時点で状態を変える第３のディジタ
ル信号を出力する信号合成手段を具備して構成したもの
である。
するために、入力電圧と基準電圧とを比較し、その差電
圧に応じて第１のディジタル信号を出力する第１の比較
手段と、前記差電圧に応じて第２のディジタル信号を出
力し入出力特性にヒステリシスを有する第２の比較手段
と、前記第２のディジタル信号が第１の状態でかつ前記
第１のディジタル信号が前記第１の状態から第２の状態
に変化した時点で状態を変え、この状態を、前記第２の
ディジタル信号が前記第２の状態でかつ前記第１のディ
ジタル信号が前記第２の状態から前記第１の状態に変化
するまで保持しこの時点で状態を変える第３のディジタ
ル信号を出力する信号合成手段を具備して構成したもの
である。
【０００７】
【作用】第１のディジタル信号は、入力電圧と基準電圧
との差電圧の正負に応じて状態を変えるが、入力交流信
号に小さな高周波ノイズが含まれる場合に立ち上がりま
たは立ち下がりの時点で鋭いヒゲ状のノイズパルスが発
生する。一方、第２のディジタル信号は、ヒステリシス
を有する比較手段を用いることによって、そのノイズパ
ルスの発生が防がれている。
との差電圧の正負に応じて状態を変えるが、入力交流信
号に小さな高周波ノイズが含まれる場合に立ち上がりま
たは立ち下がりの時点で鋭いヒゲ状のノイズパルスが発
生する。一方、第２のディジタル信号は、ヒステリシス
を有する比較手段を用いることによって、そのノイズパ
ルスの発生が防がれている。
【０００８】本発明の波形整形器は、上記した２種類の
比較手段によって得られる２つのディジタル信号を信号
合成手段に入力することにより、入力電圧と基準電圧と
の差電圧の正負に応じて状態を変え、かつ入力交流信号
に含まれる小さな高周波ノイズの影響のないディジタル
信号を得ることができる。
比較手段によって得られる２つのディジタル信号を信号
合成手段に入力することにより、入力電圧と基準電圧と
の差電圧の正負に応じて状態を変え、かつ入力交流信号
に含まれる小さな高周波ノイズの影響のないディジタル
信号を得ることができる。
【０００９】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。（図１）は本発明の一実施例を表す
具体的な回路構成図であり、（図２）はその動作説明用
信号波形図であり、（図３）は入出力特性図である。第
１の比較手段である比較部１は（図３（ａ））に示した
入出力特性を持つコンパレータ１１からなり、反転入力
端子に交流信号Ｖｉ（図２（ａ））を印加し非反転入力
端子に基準電圧ＶＲＥＦを印加することにより、Ｖｉ＜
ＶＲＥＦのときは“Ｈ”（高電位状態）、Ｖｉ＞ＶＲＥ
Ｆのときは“Ｌ”（低電位状態）となるディジタル信号
ａ（図２（ｂ））を得る。一方、第２の比較手段である
比較部２はコンパレータ２１および抵抗２２，２３から
なり、コンパレータ２１は抵抗２２，２３を介してその
出力状態を非反転入力端子に正帰還することによって、
入出力特性に幅ＶＨのヒステリシスを持たせている。（
図３（ｂ））はその入出力特性を示す図である。比較部
２には比較部１と同じ入力信号が加えられ、Ｖｉ＜ＶＲ
ＥＦ−ＶＨ／２のときは“Ｈ”（高電位状態）、Ｖｉ＞
ＶＲＥＦ＋ＶＨ／２のときは“Ｌ”（低電位状態）とな
るディジタル信号ｂ（図２（ｃ））を得る。これらのデ
ィジタル信号ａ，ｂは次段に接続された信号合成部３に
入力される。
しながら説明する。（図１）は本発明の一実施例を表す
具体的な回路構成図であり、（図２）はその動作説明用
信号波形図であり、（図３）は入出力特性図である。第
１の比較手段である比較部１は（図３（ａ））に示した
入出力特性を持つコンパレータ１１からなり、反転入力
端子に交流信号Ｖｉ（図２（ａ））を印加し非反転入力
端子に基準電圧ＶＲＥＦを印加することにより、Ｖｉ＜
ＶＲＥＦのときは“Ｈ”（高電位状態）、Ｖｉ＞ＶＲＥ
Ｆのときは“Ｌ”（低電位状態）となるディジタル信号
ａ（図２（ｂ））を得る。一方、第２の比較手段である
比較部２はコンパレータ２１および抵抗２２，２３から
なり、コンパレータ２１は抵抗２２，２３を介してその
出力状態を非反転入力端子に正帰還することによって、
入出力特性に幅ＶＨのヒステリシスを持たせている。（
図３（ｂ））はその入出力特性を示す図である。比較部
２には比較部１と同じ入力信号が加えられ、Ｖｉ＜ＶＲ
ＥＦ−ＶＨ／２のときは“Ｈ”（高電位状態）、Ｖｉ＞
ＶＲＥＦ＋ＶＨ／２のときは“Ｌ”（低電位状態）とな
るディジタル信号ｂ（図２（ｃ））を得る。これらのデ
ィジタル信号ａ，ｂは次段に接続された信号合成部３に
入力される。
【００１０】信号合成部３はセット優先型セット・リセ
ットフリップフロップ３１，３２およびセット・リセッ
トフリップフロップ３３からなる。入力が加わる直前の
出力をＱとしたときの各フリップフロップの状態を（図
４）に示す。（図４）において、（ａ）はセット優先型
セット・リセットフリップフロップ３１の状態を、（ｂ
）はセット優先型セット・リセットフリップフロップ３
２の状態を、（ｃ）はセット・リセットフリップフロッ
プ３３の状態を示している。
ットフリップフロップ３１，３２およびセット・リセッ
トフリップフロップ３３からなる。入力が加わる直前の
出力をＱとしたときの各フリップフロップの状態を（図
４）に示す。（図４）において、（ａ）はセット優先型
セット・リセットフリップフロップ３１の状態を、（ｂ
）はセット優先型セット・リセットフリップフロップ３
２の状態を、（ｃ）はセット・リセットフリップフロッ
プ３３の状態を示している。
【００１１】セット優先型セット・リセットフリップフ
ロップ３１のリセット入力端子（Ｒ）に信号ａを印加し
、セット入力端子（Ｓ）に信号ｂを印加することにより
、信号ｂが“Ｌ”でかつ信号ａが“Ｌ”から“Ｈ”に変
化した時点で“Ｌ”となり、信号ａが“Ｈ”でかつ信号
ｂが“Ｌ”から“Ｈ”に変化した時点で“Ｈ”となるデ
ィジタル信号ｃ（図２（ｄ））を得る。同様に、セット
優先型セット・リセットフリップフロップ３２の否定リ
セット入力端子（Ｒ）および否定セット入力端子（Ｓ）
に信号ａ，ｂをそれぞれ印加することにより、信号ｂが
“Ｈ”でかつ信号ａが“Ｈ”から“Ｌ”に変化した時点
で“Ｌ”となり、信号ａが“Ｌ”でかつ信号ｂが“Ｈ”
から“Ｌ”に変化した時点で“Ｈ”となるディジタル信
号ｄ（図２（ｅ））を得る。これらの信号ｃおよび信号
ｄをセット・リセットフリップフロップ３３の否定セッ
ト入力端子（Ｓ）、否定リセット入力端子（Ｒ）にそれ
ぞれ印加することにより、信号ｃあるいは信号ｄが“Ｌ
”に変化するごとに状態を変えるディジタル信号Ｖｏ（
図２（ｆ））を得ることができる。
ロップ３１のリセット入力端子（Ｒ）に信号ａを印加し
、セット入力端子（Ｓ）に信号ｂを印加することにより
、信号ｂが“Ｌ”でかつ信号ａが“Ｌ”から“Ｈ”に変
化した時点で“Ｌ”となり、信号ａが“Ｈ”でかつ信号
ｂが“Ｌ”から“Ｈ”に変化した時点で“Ｈ”となるデ
ィジタル信号ｃ（図２（ｄ））を得る。同様に、セット
優先型セット・リセットフリップフロップ３２の否定リ
セット入力端子（Ｒ）および否定セット入力端子（Ｓ）
に信号ａ，ｂをそれぞれ印加することにより、信号ｂが
“Ｈ”でかつ信号ａが“Ｈ”から“Ｌ”に変化した時点
で“Ｌ”となり、信号ａが“Ｌ”でかつ信号ｂが“Ｈ”
から“Ｌ”に変化した時点で“Ｈ”となるディジタル信
号ｄ（図２（ｅ））を得る。これらの信号ｃおよび信号
ｄをセット・リセットフリップフロップ３３の否定セッ
ト入力端子（Ｓ）、否定リセット入力端子（Ｒ）にそれ
ぞれ印加することにより、信号ｃあるいは信号ｄが“Ｌ
”に変化するごとに状態を変えるディジタル信号Ｖｏ（
図２（ｆ））を得ることができる。
【００１２】以上の動作が入力電圧Ｖｉの変化にともな
って繰り返されている。入力電圧Ｖｉと出力電圧Ｖｏの
関係を（図３（ｃ））に示す。（図３（ｃ））より明ら
かなように、本実施例の波形整形器は入出力特性にヒス
テリシスを有さない。
って繰り返されている。入力電圧Ｖｉと出力電圧Ｖｏの
関係を（図３（ｃ））に示す。（図３（ｃ））より明ら
かなように、本実施例の波形整形器は入出力特性にヒス
テリシスを有さない。
【００１３】一方、本実施例の波形整形器に振幅変調を
受けた交流信号を入力した場合の各部の信号波形を（図
５）に示す。（図５）において、（ａ）はその入力信号
波形を、（ｂ）は比較部１で得られるディジタル信号ａ
の波形を、（ｃ）は比較部２で得られるディジタル信号
ｂの波形を、（ｄ）はフリップフロップ３１で得られる
ディジタル信号ｃの波形を、（ｅ）はフリップフロップ
３２で得られるディジタル信号ｄの波形を、（ｆ）は出
力ディジタル信号Ｖｏの波形をそれぞれ示している。出
力ディジタル信号は、入力交流信号電圧と基準電圧とが
等しくなる時点で状態を変えており、かつ入力交流信号
の周期と正確に一致した周期を持っている。
受けた交流信号を入力した場合の各部の信号波形を（図
５）に示す。（図５）において、（ａ）はその入力信号
波形を、（ｂ）は比較部１で得られるディジタル信号ａ
の波形を、（ｃ）は比較部２で得られるディジタル信号
ｂの波形を、（ｄ）はフリップフロップ３１で得られる
ディジタル信号ｃの波形を、（ｅ）はフリップフロップ
３２で得られるディジタル信号ｄの波形を、（ｆ）は出
力ディジタル信号Ｖｏの波形をそれぞれ示している。出
力ディジタル信号は、入力交流信号電圧と基準電圧とが
等しくなる時点で状態を変えており、かつ入力交流信号
の周期と正確に一致した周期を持っている。
【００１４】さらに、本実施例の波形整形器に小さな高
周波ノイズを含む交流信号を入力した場合の各部の信号
波形を（図６）に示す。（図６）において、（ａ）はそ
の入力信号波形を、（ｂ）は比較部１で得られるディジ
タル信号ａの波形を、（ｃ）は比較部２で得られるディ
ジタル信号ｂの波形を、（ｄ）はフリップフロップ３１
で得られるディジタル信号ｃの波形を、（ｅ）はフリッ
プフロップ３２で得られるディジタル信号ｄの波形を、
（ｆ）は出力ディジタル信号Ｖｏの波形をそれぞれ示し
ている。入力信号に含まれる高周波ノイズにより、信号
ａはその立ち下がり時、立ち上がり時にヒゲ状のノイズ
パルスを含んでいる。しかし、フリップフロップ３１，
３２の状態保持作用によって信号ｃ，ｄには影響を与え
ていない。したがって、入力信号に含まれる高周波ノイ
ズの影響を受けない出力ディジタル信号が得られている
。
周波ノイズを含む交流信号を入力した場合の各部の信号
波形を（図６）に示す。（図６）において、（ａ）はそ
の入力信号波形を、（ｂ）は比較部１で得られるディジ
タル信号ａの波形を、（ｃ）は比較部２で得られるディ
ジタル信号ｂの波形を、（ｄ）はフリップフロップ３１
で得られるディジタル信号ｃの波形を、（ｅ）はフリッ
プフロップ３２で得られるディジタル信号ｄの波形を、
（ｆ）は出力ディジタル信号Ｖｏの波形をそれぞれ示し
ている。入力信号に含まれる高周波ノイズにより、信号
ａはその立ち下がり時、立ち上がり時にヒゲ状のノイズ
パルスを含んでいる。しかし、フリップフロップ３１，
３２の状態保持作用によって信号ｃ，ｄには影響を与え
ていない。したがって、入力信号に含まれる高周波ノイ
ズの影響を受けない出力ディジタル信号が得られている
。
【００１５】なお、前述の実施例の各部の構成は、本発
明の主旨を変えずして種々の変更・変形が可能である。 例えば、セット優先型セット・リセットフリップフロッ
プ３１，３２のかわりにリセット優先型セット・リセッ
トフリップフロップを使用し、信号ａをセット側、信号
ｂをリセット側の入力としても良い。また、ＶＲＥＦは
アース電圧であっても良い。
明の主旨を変えずして種々の変更・変形が可能である。 例えば、セット優先型セット・リセットフリップフロッ
プ３１，３２のかわりにリセット優先型セット・リセッ
トフリップフロップを使用し、信号ａをセット側、信号
ｂをリセット側の入力としても良い。また、ＶＲＥＦは
アース電圧であっても良い。
【００１６】
【発明の効果】本発明は、簡単な構成ながらも入力交流
信号が基準電圧と等しくなる時点を正確に検出し、かつ
入力交流信号に含まれる小さな高周波ノイズの影響のな
いディジタル信号を得ることのできる波形整形器を実現
したものであり、入出力特性にヒステリシスを有さない
ので、振幅変調を受けた交流信号を入力した場合にも入
力信号と等しい周期を持つディジタル信号を得ることが
できる。
信号が基準電圧と等しくなる時点を正確に検出し、かつ
入力交流信号に含まれる小さな高周波ノイズの影響のな
いディジタル信号を得ることのできる波形整形器を実現
したものであり、入出力特性にヒステリシスを有さない
ので、振幅変調を受けた交流信号を入力した場合にも入
力信号と等しい周期を持つディジタル信号を得ることが
できる。
【図１】本発明の一実施例を表す回路構成図
【図２】本
発明の実施例の動作を説明するための波形図
発明の実施例の動作を説明するための波形図
【図３】本
発明の実施例における入出力特性図
発明の実施例における入出力特性図
【図４】本発明の実
施例で用いたフリップフロップの状態を示す図
施例で用いたフリップフロップの状態を示す図
【図５】本発明の実施例に振幅変調を受けた交流信号を
入力した場合の各部の信号波形図
入力した場合の各部の信号波形図
【図６】本発明の実施例に高周波ノイズを含む交流信号
を入力した場合の各部の信号波形図
を入力した場合の各部の信号波形図
【図７】従来のヒステリシスを有するコンパレータを用
いた波形整形器の回路図
いた波形整形器の回路図
【図８】（図７）に示す従来のヒステリシスを有するコ
ンパレータを用いた波形整形器における入出力特性図
ンパレータを用いた波形整形器における入出力特性図
【
図９】（図７）の波形整形器に振幅変調を受けた交流信
号を入力した場合の動作説明のための波形図
図９】（図７）の波形整形器に振幅変調を受けた交流信
号を入力した場合の動作説明のための波形図
１ 第１の比較部
２ 第２の比較部
３ 信号合成部
３１ 第１のフリップフロップ
３２ 第２のフリップフロップ
３３ 第３のフリップフロップ
Claims (2)
- 【請求項１】 入力電圧と基準電圧とを比較し、その
差電圧に応じて第１のディジタル信号を出力する第１の
比較手段と、前記差電圧に応じて第２のディジタル信号
を出力し入出力特性にヒステリシスを有する第２の比較
手段と、前記第２のディジタル信号が第１の状態でかつ
前記第１のディジタル信号が前記第１の状態から第２の
状態に変化した時点で状態を変え、この状態を、前記第
２のディジタル信号が前記第２の状態でかつ前記第１の
ディジタル信号が前記第２の状態から前記第１の状態に
変化するまで保持しこの時点で状態を変える第３のディ
ジタル信号を出力する信号合成手段を具備した波形整形
器。 - 【請求項２】 信号合成手段は、第１のディジタル信
号と第２のディジタル信号より第１の論理パルスを発生
する第１のフリップフロップと、前記第１のディジタル
信号と前記第２のディジタル信号より第２の論理パルス
を発生する第２のフリップフロップと、前記第１の論理
パルスおよび前記第２の論理パルスが加わるごとに状態
を変える第３のディジタル信号を出力する第３のフリッ
プフロップを有することを特徴とする請求項１記載の波
形整形器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3085052A JPH04317213A (ja) | 1991-04-17 | 1991-04-17 | 波形整形器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3085052A JPH04317213A (ja) | 1991-04-17 | 1991-04-17 | 波形整形器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04317213A true JPH04317213A (ja) | 1992-11-09 |
Family
ID=13847890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3085052A Pending JPH04317213A (ja) | 1991-04-17 | 1991-04-17 | 波形整形器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04317213A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100452231B1 (ko) * | 2002-11-22 | 2004-10-08 | 전자부품연구원 | 구동전원의 유동에 독립적인 출력을 갖는 비교기 |
-
1991
- 1991-04-17 JP JP3085052A patent/JPH04317213A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100452231B1 (ko) * | 2002-11-22 | 2004-10-08 | 전자부품연구원 | 구동전원의 유동에 독립적인 출력을 갖는 비교기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4638255A (en) | Rectangular wave pulse generators | |
| US5144645A (en) | Circuit apparatus for generating a symmetrical pulse sequence of variable frequency | |
| JPH04317213A (ja) | 波形整形器 | |
| JP2675455B2 (ja) | 可変遅延装置 | |
| JPH08265112A (ja) | デユーテイ比補正回路 | |
| JPH0669802A (ja) | Ｐｄｍ変換装置 | |
| US3946253A (en) | Pulse train generator | |
| JPS6143819A (ja) | 位相比較器 | |
| JPS59219A (ja) | デイジタル・トリガ回路 | |
| JPH03207114A (ja) | レベル識別回路 | |
| KR910009045Y1 (ko) | 신호 및 잡음 검출회로 | |
| JPS6139769B2 (ja) | ||
| KR100381020B1 (ko) | 일정 듀티사이클을 갖는 구형파 펄스 발생기 | |
| JPS5814095B2 (ja) | 波形整形回路 | |
| JPH05136662A (ja) | パルス供給回路 | |
| JPH0756513Y2 (ja) | パルス幅可変回路 | |
| JPH03178213A (ja) | 調整可能な遅延を有する遅延回路 | |
| JPH05207000A (ja) | バイポーラクロック受信回路 | |
| JPS6094527A (ja) | 矩形波パルス発生器 | |
| JPS6290550A (ja) | ピ−ク値検出方法 | |
| JPS61216512A (ja) | パルス幅変調回路 | |
| JPS61224615A (ja) | クロツク信号周波数逓倍回路 | |
| JPH09162851A (ja) | クロック受信回路 | |
| JPH02193411A (ja) | ジッタ発生回路 | |
| JPS63256012A (ja) | 波形整形器 |