JPH06224761A - 自動レンジ制御を備えるアナログ／ディジタル変換器回路 - Google Patents

Abstract

(57)【要約】 【目的】 最適なダイナミックレンジを有するように、
自動的に入力信号をスケーリングするアナログ／ディジ
タル（Ａ／Ｄ）変換器回路を得る。 【構成】 変換されるべきアナログ信号Ａのピーク振幅
に対応する基準電圧を生成するピーク・トラッカ回路３
００と、基準電圧に応じてアナログ信号ＡのＤＣレベル
をシフトするレベルシフタ１００と、および入力信号の
大きさに関係なく自動的に高ビット分解能のディジタル
信号Ｄを供給するために前記基準電圧に関してシフトさ
れたアナログ信号Ａｓをディジタル信号に変換するＡ／
Ｄ変換器２０１から構成される。ディジタル信号Ｄは、
その後の処理のためにマイクロプロセッサ５００へ供給
される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、アナログ信号をディ
ジタル信号に変換することに係り、特に強化されたビッ
ト分解能を有する改良型ディジタル変換を提供するため
にアナログ入力信号のダイナミックレンジを自動的にス
ケーリングするアナログ／ディジタル変換に関する。

【０００２】

【従来の技術】アナログ／ディジタル変換器（”ＡＤ
Ｃ”）デバイスは周知である。一般に、これらのデバイ
スは周期的に瞬時アナログ入力信号を標本化し、それを
抵抗網上へ分割して、瞬時アナログ信号の２値表示を生
成する。アナログ波形はこのように、選択された標本化
速度で一連の２値、すなわちディジタル信号に変換され
る。この標本化速度が、ディジタル信号がアナログ信号
をどの程度正確に表わすかを決定する。２値表示で使用
されるビット数が、ディジタル信号の振幅分解能を決定
する。実際的な制約と経済的な側面とが、有効に使用す
ることができるビット数を制限する。

【０００３】重要なことは、変換されるべきアナログ信
号のダイナミックレンジが、ＡＤＣの入力レンジ内に適
合するよう調整されなければならないことである。”ダ
イナミックレンジ”という用語は、信号が両極性かどう
かに拘らず、アナログ信号の正負のピーク間の電位差の
ことを言う。従来、ダイナミックレンジの調整は、アナ
ログ信号のＤＣレベルを変化させることとアナログ信号
の利得を調整することとを含んでいる。しかしながら、
アナログ信号のダイナミックレンジが規定時間を越えて
変化したり、あるいはモニタされたパラメータに応じて
（例えば信号強度の変化に応じて）変化する場合、ＡＤ
Ｃによる変換のための新しいダイナミックレンジを再度
調整する必要がある。

【０００４】この問題を解決するための周知技術の一つ
は、図６に示すように、アナログ信号のピークをモニタ
し、アナログ信号の測定されたピークに応じて、アナロ
グ／ディジタル変換器（”ＡＤＣ”）の入力レンジ内に
入るレベルにアナログ信号の利得を調整する。次に、こ
のディジタル化された信号は、その後に続く処理のため
にマイクロプロセッサのようなデバイスへ供給される。
単一極性のＡＤＣにより変換される両極性のアナログ信
号のために、利得調整されたアナログ信号のＤＣレベル
は、ＡＤＣへ単一極性の入力を供給するようにシフトさ
れる。

【０００５】米国特許第４，８２７，１９１号は、最大
範囲の入力および最小範囲の入力により規定される制御
可能な入力レンジと、アナログ信号の正負のピークを検
出するピーク検出回路とを有するＡＤＣを備えるアナロ
グ／ディジタル変換器回路に言及している。これらの検
出されたピークを表わす信号は、それぞれ最大および最
小範囲の入力へ供給される。また、この第４，８２７，
１９１号米国特許は、正のピーク検出器と、アナログ信
号の負のピークとＡＤＣの負の入力範囲とをグラウンド
にクランプするための回路とを使用することも言及して
いる。従って、この回路は最大および最小範囲の入力に
比例してアナログ信号を変換し、完全なアナログ信号の
ディジタル変換のための入力レンジ調整を提供する。

【０００６】磁性インク文字の認識技術に関してＡＤＣ
デバイスを使用することは周知である。工業協約は、磁
性インクを使用する印刷文字の書体を制定している。こ
の協約は、適切な磁性トランスデューサにより読み取ら
れる場合、各文字が１又はそれ以上の振幅の４から８個
のピークを有するアナログの脈動信号波形のような独特
のシグナチュアを生成することを規定する。

【０００７】

【発明が解決しようとする課題】磁性インク文字の認識
におけるアナログ／ディジタル変換に伴う問題の一つは
インクの品質であり、従ってトランスデューサに現れる
磁界の強度は文字から文字および書類から書類で変化し
得る。更に、書類上に印刷された文字に比例してトラン
スデューサを速く動かす機構は結果として、トランスデ
ューサとインク間の空間的な変化を招く。これらの変化
は、トランスデューサヘッドの上昇あるいは上昇させる
力でひき起こされ、すなわち結果としてアイドラーホイ
ールを疲労させるような他の動作部に望ましくない変化
を生じさせる。その結果として、検知されたアナログ信
号（以下、アナログ検知信号と称する）は、文字から文
字および／又は書類から書類で２５：１ほど変化し得る
ダイナミックレンジと大きさを有する。

【０００８】図６に示される技術は、この様な信号変化
をつかまえるアナログ／ディジタル変換のためのアナロ
グ信号の利得を調整するのに使用される。しかしなが
ら、この技術は、ＡＤＣの最大および最小限度内でアナ
ログ信号の利得を十分に調整するために、望ましくない
ほど多数の素子を導入する。これらの素子は、装置内の
貴重な空間と増大する電力量を消費し、かつまた部品故
障、組立間違いおよび回路の不安定性の潜在的な原因と
なる。

【０００９】米国特許第４，８２７，１９１号に記載さ
れた技術は、これらの問題を克服していない。一つに
は、この基準範囲の入力は検出されたピークの後であ
り、従って常に変化する基準信号に関してアナログ信号
を正規化する。これはアナログ信号波形、特にシグナチ
ュア波形内の異なる振幅のピークにより表される情報を
抑圧したり失う影響を及ぼす。この技術に伴うもう一つ
の問題は、有効な信号情報として雑音のピークを翻訳処
理し、従ってその信号を正規化する可能性が明らかにあ
るということである。この結果、間違ったディジタル化
信号を生じ得る。

【００１０】従って、改良されたアナログ／ディジタル
変換器回路に対する継続した要求があり、特に振幅変調
情報を含むアナログ信号波形、例えば書類処理用の磁性
インク文字を表わすシグナチュア波形を変換するような
回路の要求がある。

【００１１】これによって、この発明の目的は、改良さ
れたビット分解能を与える自動ダイナミックレンジ調整
のアナログ／ディジタル変換器を提供することである。
もう一つの目的は、同様の先行技術デバイスの利得調整
ステージを除去することにより、低減された素子数を有
するアナログ／ディジタル変換器回路を提供することで
ある。

【００１２】この発明の他の目的は、アナログ／ディジ
タル変換のために最適なダイナミックレンジを与える自
動的に入力信号をスケーリングするアナログ／ディジタ
ル変換器を提供することである。

【００１３】この発明の別の目的は、アナログ信号とそ
の信号のピーク振幅との間の関係に基いて、特徴的なシ
グナチュア波形を表わすアナログ信号をディジタルに変
換する改良されたアナログ／ディジタル変換を提供する
ことである。

【００１４】この発明の他の目的は、信号の情報内容を
失うこと無く信号のダイナミックレンジを調整すること
により、振幅変調情報を反映するアナログ信号の変換を
提供することである。更なる目的は、ディジタル化分解
能のために最大利得を有するダイナミックレンジを提供
すると共に、検知された実際の振幅を得るためにアナロ
グ信号振幅の生の情報を保持することである。

【００１５】この発明の別の目的は、磁性インク文字認
識信号処理において使用するための自動ダイナミックレ
ンジ調整のアナログ／ディジタル変換器回路を提供する
ことである。もう一つの目的は、マイクロプロセッサ制
御下でのこのようなアナログ／ディジタル変換を提供す
ることである。

【００１６】

【課題を解決するための手段およびその作用】本発明
は、入力信号のダイナミックレンジ内での変化が、結果
的にディジタル化された信号において最適なビット分解
能を自動的に生じるようにアナログ信号のディジタル信
号への改良された変換を提供する。広く、この発明はア
ナログ信号をモニタすると共にアナログ信号の検出され
たピーク振幅の関数として信号を処理する装置および方
法に関し、これによりアナログ／ディジタル変換はダイ
ナミックレンジが変化するようなアナログ信号の高ビッ
ト分解能表示を与える。

【００１７】この発明の一面は、ダイナミックレンジ内
で時間変化する振幅を有するアナログ信号を、対応する
ディジタル信号に変換するための装置に関する。このよ
うな装置の一つは、アナログ信号の振幅を検知してこの
アナログ信号の最初のピーク振幅に対応する基準電圧を
供給するピーク・トラッカー回路と、および、アナログ
信号とこの基準電圧との間の関係に基いてアナログ信号
をディジタル信号に変換するためにアナログ入力と基準
入力並びにディジタル出力を有するアナログ／ディジタ
ル変換器とを備える。

【００１８】このピーク・トラッカ回路は、予め選択さ
れた事象の発生に応答してアナログ検知信号の新しい最
初のピーク振幅を得るために制御され、そして次に基準
電圧はこの新しいピーク振幅に固定され、これにより各
新しく獲得されたピークの後に続くアナログ信号はその
新しい基準電圧に比例して変換される。アナログ信号が
両極性でＡＤＣが両極性でない場合、その場合にはシフ
トされたアナログ信号が基準電圧と関連して変換される
ように、アナログ信号のダイナミックレンジをシフトす
るためのレベルシフタ回路が提供される。

【００１９】好適な実施例においては、前述の装置はア
ナログ信号が両極性かどうかに拘らず、基準電圧に応じ
てアナログ信号のダイナミックレンジをシフトするため
のレベルシフタ回路を含む。もっと好適には、このレベ
ルシフタは、シフトされたアナログ信号を供給するため
に、アナログ信号の半分の振幅と基準電圧の半分とを合
計する。

【００２０】一実施例において、アナログ／ディジタル
変換器におけるシフトされたアナログ信号と基準電圧と
の間の関係は、基準電圧に等しいアナログ入力振幅に応
答してフルスケールのディジタル出力を供給する。好適
には、基準電圧の半分である中央点に関してシフトされ
たアナログ信号のダイナミックレンジを、この関係によ
り調整し、これにより調整されたシフトされたアナログ
信号がディジタル信号に変換される。基準電圧の半分で
ある基準入力を有するレシオメトリックのアナログ／デ
ィジタル変換器を使用し得る。

【００２１】このピーク・トラッカ回路は、好適には、
アナログ検知信号の振幅に対応した振幅を基準電圧に供
給するためのイネーブルされた状態と、基準電圧をディ
セーブル時のその振幅に維持するためのディセーブルさ
れた状態とを有するトラッキング回路と、アナログ検知
信号がピーク振幅に達したときを決定するためのピーク
検出回路と、および基準電圧がピークアナログ信号と対
応するようにピークアナログ信号の検出に応じてトラッ
キング回路をディセーブルするための第１の制御回路と
を含む。

【００２２】好適には、このトラッキング回路とピーク
検出回路の応答時間は、ピーク振幅を読み取っていると
きに制御回路がトラッキング回路をディセーブルにする
のを可能にするほど充分に速い。

【００２３】好適な実施例において、ピーク・トラッカ
回路は次のピークアナログ振幅を得るために予め選択さ
れた事象に応答して再度イネーブルされる。この予め選
択された事象は、予め選択された時間間隔でディセーブ
ルされるトラッキング回路と、フルスケールのディジタ
ル出力を生成するアナログ／ディジタル変換器と、およ
びゼロのディジタル出力を生成するアナログ／ディジタ
ル変換器との１つ又はそれ以上とし得る。

【００２４】トラッキング回路は、サンプル／ホールド
回路を含む。代わりに、クロック信号に応じてディジタ
ルカウントを生成するディジタル・アップカウンタおよ
びディジタルカウントを基準電圧であるアナログカウン
ト信号に変換するためのディジタル／アナログ変換器
と、増加するアナログ振幅に応じてアップカウンタを増
加させると共にピーク振幅の発生に応答してアップカウ
ンタの増加をディセーブルする論理ゲートとを含む。

【００２５】前述した装置は、異なる実施例において、
適当なマイクロプロセッサにより制御することができる
と共に、このマイクロプロセッサによる応答指令信号に
応じてディジタルカウントをマイクロプロセッサへ転送
するためのデータ送受信器と、例えば、ピーク・トラッ
キング回路のディセーブルメントに応じて、標本化速度
で調整されたシフトされたアナログ信号をアナログ／デ
ィジタル変換器がディジタル化することを可能にするた
めの第１の制御ラインと、予め選択された事象の発生に
応答してピーク・トラッキング回路をリセットするため
の第２の制御ラインと、およびピーク・トラッキング回
路が新しいピークを検出することを可能にすると共にピ
ークの検出に応答してピーク・トラッキング回路をディ
セーブルするための第３の制御ラインとを含む。

【００２６】この発明の別の面は、ゼロからフルスケー
ルまで変化するディジタル出力を有するアナログ／ディ
ジタル変換器を使用して、ダイナミクレンジ内で時間変
化する振幅を有するアナログ信号をディジタル信号に変
換するための方法に関係する。このような方法の一つ
は、（ａ） アナログ信号の振幅を検知するステップ、
（ｂ） アナログ検知信号振幅の最初のピーク振幅を検
出するステップ、（ｃ） 最初の検出されたピーク振幅
に対応する基準電圧を供給するステップ、および（ｄ）
シフトされたアナログ信号と基準電圧との間の関係に
基いて、シフトされたアナログ信号をディジタル信号に
変換するステップを含む。

【００２７】適当ならば、単極性のＡＤＣに適合するよ
う両極性のアナログ信号のダイナミックレンジをシフト
するステップ（ｅ）を用いることができる。

【００２８】好適な実施例において、ステップ（ｅ）
は、ステップ（ｄ）が基準電圧に関してシフトされたア
ナログ信号を変換するように提供される。より好適に
は、ステップ（ｅ）において、アナログ信号のダイナミ
ックレンジは、例えばアナログ信号の半分の振幅と基準
電圧の半分とを合計することにより、基準電圧に応じて
シフトされる。更に、アナログ／ディジタル変換器にお
けるシフトされたアナログ信号と基準電圧との関係は、
基準電圧に等しいアナログ入力振幅をフルスケールのデ
ィジタル出力に好適に変換することである。

【００２９】好適な一実施例において、ステップ（ｄ）
は、基準電圧の半分である中央点に関してシフトされた
アナログ信号のダイナミックレンジを調整することおよ
び、この調整されたシフトされたアナログ信号をディジ
タル信号に変換することを含む。基準電圧の半分の基準
信号を有するレシオメトリックのアナログ／ディジタル
変換器をこの方法に使用することができる。

【００３０】好適な実施例において、この方法はまた、
（ｆ） 最新の検出されたピーク振幅の後に続く予め選
択された事象の発生に応答してアナログ検知信号の次の
ピーク振幅を検出するステップと、（ｇ） この検出さ
れた次のピーク振幅に対応して新しい基準電圧を供給す
るステップと、（ｈ） 新しい基準電圧を用いてステッ
プ（ｄ）を行うステップと、および（ｉ） 各引き続き
予め選択された事象に応答してステップｆ，ｇおよびｈ
を繰り返すステップとを含む。

【００３１】ステップｂ，ｃ，ｆおよびｇは、サンプル
／ホールド回路またはディジタル・アップカウンタとデ
ィジタルカウントを基準電圧であるアナログカウント信
号に変換するためのディジタル／アナログ変換器とを用
いて実行できる。後者に関して、この方法は、（ｊ）
増加するアナログ信号振幅に応じてクロック速度でアッ
プカウンタを増加するステップと、（ｋ） ピーク振幅
の発生に応答してアップカウンタの増加を停止するステ
ップと、（ｌ） アップカウンタをゼロにリセットした
後、予め選択された事象に応じてステップ（ｊ）および
（ｋ）を繰り返すステップとを含むことができる。

【００３２】この方法は、種々の動作を制御するための
マイクロプロセッサを使用して実施することができる。

【００３３】都合の良いことに、本発明は、生のアナロ
グ信号の実際の振幅情報を保持する一方、アナログ／デ
ィジタル変換器用の最適なダイナミックレンジを選択す
るために入力信号を自動的にスケーリングすることを備
えると共に、同様の回路の素子数を低減する。

【００３４】この発明の更なる特徴、性質および種々の
諸利益は、添付図面および次のこの発明の詳細な説明か
ら明らかになるであろう。なお、図面中、同一参照符号
は類似構成要素を示すものである。

【００３５】

【実施例】図１によれば、本発明の一実施例は、ピーク
・トラッカ回路３００、レベルシフタ回路１００および
アナログ／ディジタル変換器（”ＡＤＣ”）２０１を備
えたアナログ／ディジタル変換器を提供する。レベルシ
フタ１００は、アナログ入力信号Ａの直流バイアスを調
整して、入力のゼロ点がＡＤＣ２０１の中央レンジ点の
中心に位置するようにシフトされた信号にするために、
使用される従来回路である。ＡＤＣ２０１は、ダイナミ
ック入力レンジと基準信号入力Ｖｒを有するアナログ／
ディジタル変換器である。従って、変換されるべきアナ
ログ入力信号は基準信号Ｖｒの関数として処理され、こ
のためこの処理信号はＡＤＣ２０１のダイナミック入力
レンジに対応するダイナミックレンジを有し、高い、す
なわちフルスケールのビット分解能でもって変換され得
る。

【００３６】ピーク・トラッカ回路３００は入力アナロ
グ信号波形Ａを標本化すると共に、この波形中に発生し
た最初の振幅ピークを識別する。この振幅ピーク信号
は、基準信号Ｖｒ入力としてＡＤＣ２０１へ供給され
る。その後、このピーク・トラッカ回路３００はディセ
ーブルされ、基準信号Ｖｒはそのピーク振幅に一定に維
持される。次にそのピークに続いて起こるアナログ信号
Ａｓ部分は、更に基準信号Ｖｒの関数として処理され
る。それから、結果としてのディジタル信号Ｄはその後
の処理のためにマイクロプロセッサ５００ヘ供給される
が、この後の処理は何等本発明の部分を形成するもので
はない。

【００３７】一実施例においては、この更なる処理機能
はおそらく基準信号Ｖｒに対するアナログ信号Ａｓの比
率を形成することである。代わりに、この処理機能は例
えば、基準信号Ｖｒを小部分により乗算し、シフトされ
たアナログ信号Ａｓからその積を引き算するといった何
か他の関係とし得る。

【００３８】その後、このピーク・トラッカ回路３００
は、予め決められた事象の発生に応答して、基準信号Ｖ
ｒとして使用する別のピーク・アナログ信号を選択する
ためにイネーブルされる。このような事象は、例えば、
予め決められた時間間隔の最後、或いは最小（すなわち
ゼロ）出力値００または最大出力値ＦＦのいずれかにお
けるＡＤＣ２０１のディジタル出力とし得る。前者は、
アナログ信号振幅が選択されたしきい値まで降下した場
合、すなわち負の電位または雑音レベルを丁度越えた電
位或いは有効な信号データに対応して選択された丁度振
幅以下で発生する。フルスケール出力は、処理された信
号の振幅がＡＤＣ２０１のダイナミックレンジの上限に
達したときに生じる。タイマ回路を供給するための適当
な回路、或いはピーク・トラッカ回路３００のイネーブ
ルメントを制御するためにＡＤＣの出力を１またはそれ
以上の予め選択された電位と比較するための適当な回路
を構築することは、当分野における通常の技術者ができ
る範囲内である。

【００３９】動作中に、図１の回路はアナログ信号Ａの
ピークをモニタし、アナログ信号Ａのピーク振幅を識別
し、この検出されたピークに対応する基準信号Ｖｒを確
立し、このアナログ信号のＤＣレベルシフティングを実
行すると共に入力信号のゼロ電位点をＡＤＣの中央レン
ジの中心に合わせるためにシフトされた信号を供給し、
そしてＡＤＣ２０１でこの基準信号Ｖｒに関してレベル
シフトされたアナログ信号をディジタル値に変換する。
予め決められた事象が発生した場合、アナログ信号Ａに
おける次のピーク振幅の発生が検知されると共に、基準
信号Ｖｒがそのピーク振幅に等しくなるよう設定され
る。次に、アナログ信号のアナログ／ディジタル変換
は、この新しい基準信号を使用して再開する。アナログ
／ディジタル変換は、新しいピークが検出されるまで予
め選択された事象の発生後の時間の間一時停止され得
る。

【００４０】この実施例において、０ボルトからピーク
電圧まで変化する単極性のアナログ信号に対しては、ア
ナログ検知信号Ａが基準信号Ｖｒに関して直接に変換さ
れるように、このレベルシフタを省略し得ることを注記
する。

【００４１】ここで図２を参照すれば、図１に描かれた
実施例の好適な代わりのレベルシフタ１００を含む実施
例が図示されており、アナログ／ディジタル変換器はレ
シオメトリックのＡＤＣ（”ＲＡＤＣ”）２００であ
り、そしてＲＡＤＣ２００に供給される基準信号は最初
の検出されたピークの半分のピーク振幅に対応してＶｒ
ｅｆ／２である。ＲＡＤＣ２００は、入力信号Ａｓと基
準信号Ｖｒｅｆ／２との間の関係に基づくディジタル変
換を提供する。

【００４２】この実施例において、より小さい振幅のア
ナログ信号は、より小さいＶｒｅｆ／２に関してスケー
リングされ、そしてより大きい振幅入力は、より大きい
Ｖｒｅｆ／２に関してスケーリングされる。従って、Ｒ
ＡＤＣ２００は、Ｖｒｅｆ／２の選択と一緒に、図６に
図示したように先行技術の利得調整ステージの機能を採
用する。その結果として、信号Ａにおいて検出された最
初のピーク振幅はピーク・トラッカ回路３００がディセ
ーブルされている間に発生した信号Ａの最大振幅の半分
よりも大きいとすれば、アナログ信号Ａは信号Ａの振幅
に拘らずフルスケールのディジタル出力Ｄを生成するこ
とができる。

【００４３】この実施例において、ピーク・トラッカ回
路３００はピーク検出回路をモニタする振幅−スケール
−制御回路３０２に応じて動作する。ピーク・トラッカ
３００は、モニタされたアナログ信号Ａの振幅を表わす
信号を供給するために、例えばアナログのサンプル／ホ
ールド回路またはディジタルカウンタとディジタル／ア
ナログ変換器のどちらかを含み得、そしてピーク振幅に
到達したときを識別する。ピーク・トラッカ３００がピ
ーク振幅を識別するのに応じて、回路３０２はピーク・
トラッカ３００が新しいピークを追跡するのをディセー
ブルすると共に、ピーク・トラッカ回路がディセーブル
される間、その表示信号を一定に維持する。この表示信
号は、レベルシフタ１００に対する基準電圧Ｖｒｅｆお
よびＲＡＤＣ２００に対するＶｒｅｆ／２としての出力
である。また、回路３０２は新しいピークを得るため、
例えば予め選択された事象の発生に応答してサンプル／
ホールド回路を放電することにより、或いはディジタル
カウンタをリセットすることにより、ピーク・トラッカ
回路３００をイネーブルする機能を備える。制御回路３
０２は、マイクロプロセッサのようなマイクロコントロ
ーラ・デバイス内に組み込むことができる。

【００４４】図３を参照すれば、レベルシフタ１００は
アナログ信号ＡのダイナミックレンジをＡＤＣ２０１ま
たはＲＡＤＣ２００（ひとまとめにして”ＡＤＣ２０
０”と称する）用の適当なレンジにＤＣシフトした基準
電圧Ｖｒｅｆを使用する。レベルシフタ１００は、好適
には、それぞれ整合された抵抗Ｒ１およびＲ２を通過す
る入力アナログ信号Ａおよび基準信号Ｖｒｅｆを有する
抵抗分割網からなる。従って、このシフトされた信号Ａ
ｓは１／２ Ａ ＋ １／２ Ｖｒｅｆの和であり、Ａ
ＤＣ２００へ入力される。例えば、平均０ボルトで±Ｖ
ｓのダイナミックレンジを有するアナログ信号Ａのため
に、このレンジはＶｒｅｆ／２の新しい中心点にシフト
され、このことは単極性の電源を有するアナログ／ディ
ジタル変換回路に特に有効である。これは入力信号の１
／２と基準電圧Ｖｒｅｆの半分とを合計することにより
達成される。別の例に関して、アナログ波形の最初に検
出されたピークが、ピーク・トラッカ３００によりＶｒ
ｅｆはＶｓに等しいと決定されるようなＶｓである場
合、その時にはＡＤＣ２００の出力のレンジは次の表に
示すようである。

【００４５】

【表１】

【００４６】都合のよいことに、本発明に従って、最初
に検出されたピーク振幅がダイナミックレンジに対する
最大振幅の半分である場合、その場合には完全なアナロ
グダイナミックレンジ、正負の両極性を分解能の損失な
くフルスケールで変換することができる。この最初に検
出されたピークが最大ピーク振幅の１／２以上の場合、
その場合はまた、フルスケールの分解能ではないけれど
も、分解能の損失なく完全なアナログ信号を変換する。
これに対して、最初に検出されたピークが最大振幅の半
分よりも小さい場合、その場合ピーク振幅データの少な
くとも幾つかはフルスケール制限を越えるようＡＤＣ２
００によりクリップされる。しかしながら、ピーク・ト
ラッカ３００を比較的短い時間にイネーブルにする予め
決定された事象すなわちフルスケールまたはゼロのディ
ジタル出力の発生を選択することにより、かつ、アナロ
グ／ディジタル変換の標本化速度を越えるクロック速度
で新しい基準信号Ｖｒｅｆを選択することにより、分解
能の損失を最小にすることができる。

【００４７】従って、本発明は一連の磁性インク文字に
対応する一連のアナログ信号の変換に関して特に有効で
あり、ここで磁気的に印刷されたどの文字でも最初に検
知されたピークは最大振幅ピークまたは最大振幅ピーク
の半分のいずかであり得る。また、この発明は異なる振
幅信号を生じる条件のもとで異なる時間間隔が得られる
であろうような同じような検知条件のもとで得られる振
幅変調情報を含むアナログデータの時間間隔を変換する
ことに対しても特に有効である。振幅変調信号の用語
は、その相対的な振幅内に情報を包含する波形と共にそ
の時間間隔内のパルス間のスペーシング波形を含むこと
を意味する。

【００４８】図４及び図５を参照すれば、本発明装置の
好適な実施例はレベルシフタ回路１００、レシオメトリ
ックのアナログ／ディジタル変換器回路（”ＲＡＤ
Ｃ”）２００、およびピーク・トラッカ回路３００を含
む。示されるように、この実施例はデータ送受信器回路
４００およびマイクロプロセッサ５００を含む。

【００４９】レベルシフタ回路１００は、変換されるべ
きアナログ信号Ａおよびピーク・トラッカ回路３００か
らの基準信号Ｖｒｅｆをそれぞれ受信するための入力１
１０と１２０を有する。レベルシフタ回路１００は、変
換のためにＡＤＣ回路２００に入力されるシフトされた
アナログ信号Ａｓを出力ノード１４０において供給す
る。レベルシフタ回路１００は、アナログ信号のダイナ
ミックレンジの電圧を、ＡＤＣ回路により測定可能なレ
ンジに変換することによって、両極性信号かもしれない
アナログ信号を、アナログ／ディジタル変換用に予め調
整する。入力信号ＡおよびＶｒｅｆは、それぞれ抵抗１
１５と１２５通過し、出力ノード１４０に加えられる。
この抵抗１１５と１２５は、好適には、それぞれ１０Ｋ
Ωの抵抗である。従って、この結果としての出力信号Ａ
ｓは、Ａ／２＋Ｖｒｅｆ／２の和である。これは約Ｖｒ
ｅｆ／２に中心が合わされたダイナミック電圧レンジを
有し、その結果として基準パラメータＶｒｅｆが変化す
るように変化する中心点を供給する。

【００５０】ＡＤＣ回路２００は、信号Ａｓのデイジタ
ル／アナログ変換を備える。好適にはＡＤＣ２００は入
力として、変換されるべきシフトされたアナログ信号Ａ
ｓ、およびアナログ信号入力と基準電圧入力との間の関
係に基づいてアナログ信号をディジタル信号に変換する
ような基準電圧を含むレシオメトリックのアナログ／デ
ィジタル変換器（”ＲＡＤＣ”）デバイスＵ２４から構
成される。従って、基準信号は、ＲＡＤＣ Ｕ２４のダ
イナミックレンジの中心点を供給し、従来方式で基準信
号に応じてシフトされた信号Ａｓに関連してＲＡＤＣ
Ｕ２４の最大及び最小入力レンジを確立する。

【００５１】好適には、ＲＡＤＣ Ｕ２４は、カリフォ
ルニア州サンタクララにあるナショナル・セミコンダク
タ社により製造される型名ＡＤＣ０８０４のような、８
ビットのＡＤＣデバイスである。好適な実施例におい
て、ＲＡＤＣ Ｕ２４は図５に示されるような製造者に
より提供されるピンのきまりを用いて構成されると共に
操作される。これに関して、１１−１８番ピンは、９番
ピンにおける基準信号Ｖｒｅｆ／２入力に基づいて６番
ピンにてアナログ信号Ａｓから変換された８ビット・デ
ィジタルワード出力ＤのデータバスＭＩＣＲ＿ＡＤ＿Ｂ
ＵＳに沿って、マイクロプロセッサ５００へ供給され
る。この実施例において、Ａｓは正のダイナミック電圧
レンジを持つようにレベルシフトされ、ＲＡＤＣ Ｕ２
４の７番ピンにおけるＶ− 入力は８番ピンにおけるグ
ラウンド入力と一緒に接地電位に保持される。代わりの
実施例において、信号Ａｓは接地電位に保持された６番
ピンにおけるＶ＋入力と共に７番ピンにおけるＶ− 入
力へ通されることができ、或いは代わりの両極性のＲＡ
ＤＣデバイスはＡｓがシフトされてゼロ電位の中央点を
有するように使用され得るということを理解すべきであ
る。

【００５２】４番ピンにおける入力ｃｌｋは、好適には
１．１ＭＨｚのクロック信号を受信する。型名ＡＤＣ０
８０４のＲＡＤＣデバイスにおいて、２番ピンにおける
入力ＲＤと３番ピンにおける入力ＷＲは、値を標本化す
ると共に変換するためにローに保持されなければならな
い。従って、これらの入力はマイクロプロセッサ５００
からの信号ＭＲＤ＿ＬＯを受信する共通ノードに接続さ
れる。これが、ＲＡＤＣ Ｕ２４をイネーブルにするロ
ーの論理信号を供給し、信号Ａｓを標本化すると共にそ
れを対応する二値に変換する。また、１番ピンにおける
入力ＣＳは、マイクロプロセッサ５００から、変換され
たワードの行き先を設定するためにＲＡＤＣ−Ｕ２４を
アドレス指定するチップセレクト信号である信号ＣＳ＿
８０００を受信する。

【００５３】ピーク・トラッカ回路（”ＰＴＣ”）３０
０は、入力信号Ａの波形を標本化し、ピーク電圧をラッ
チし、そしてその対応するスケーリングを設定するため
にピーク電圧を使用することを規定する。図４および図
５を参照すれば、ＰＴＣ３００は図５に示されかつここ
で議論されるように、比較器３１０、論理制御回路３２
０、フリップフロップ３３０、カウンタ３４０およびデ
ィジタル／アナログ変換器（”ＤＡＣ”）３５０、バッ
ファアンプ３６０と３６２および種々の抵抗とダイオー
ドとを備える。

【００５４】比較器３１０は、アナログ信号Ａと基準電
圧Ｖｒｅｆ／２を比較し、Ｖｒｅｆ／２の値がアナログ
信号Ａ以上の場合に一方の論理出力を供給し、そうでな
い場合にはもう一方の論理出力を供給する。適当な比較
器は、正のピーク比較器であるナショナル・セミコンダ
クタ社から入手可能な型名ＬＭ３９３である。入力信号
ＡおよびＶｒｅｆ／２は、それぞれ入力抵抗３１４およ
び３１６を介して比較器３１０の５番ピンおよび６番ピ
ンに通される。各入力抵抗３１４および３１６は、１０
ＫΩの抵抗である。ダイオード３１２は、例えば、−
０．２乃至−０．３Ｖのような十分接地電圧以下の両極
性のアナログ信号Ａを切り落とすために使用される。こ
の様な負の電圧は、比較器３１０において幾らかの不安
定性の原因となり得る。ダイオード３１２は、好適に
は、イリノイ州のシャウムバーグにあるモトローラ社か
ら入手可能な型名ＩＮ２７０のダイオードであり、アノ
ードは接地電圧に保持され、カソードは比較器３１０の
６番の入力ピンに接続される。７番ピンにおける比較器
３１０の出力は、比較器３１０の適当な論理出力に応じ
て約０Ｖのローの論理出力と、例えば＋５Ｖのハイの論
理出力とを供給するために１０ＫΩの抵抗３１８を介し
て＋５Ｖの電圧Ｖｃｃと合計される。

【００５５】比較器３１０の出力は、論理制御回路３２
０へ入力される。論理制御回路は、２個のＮＡＮＤゲー
ト３２２と３２４を含む。ＮＡＮＤゲート３２２は、好
適にはハリス・セミコンダクタ社から入手可能な型名７
４ＨＣＴ３２回路であり、９番ピンにおける入力として
比較器３１０の出力を有し、１０番ピンにおける入力と
してマイクロプロセッサ５００からのピーク検出イネー
ブル信号ＰＥＡＫ＿ＤＥＴ＿ＥＮを有する。ＮＡＮＤゲ
ート３２２の出力は、ＮＡＮＤゲート３２４の一方の入
力へ通される。ＮＡＮＤゲート３２４は、好適にはモト
ローラ社から入手可能な型名７４ＨＣ０２回路であり、
９番ピンにおける入力としてＮＡＮＤゲート３２２の出
力を有し、８番ピンにおける入力としてフリップフロッ
プ３３０の出力Ｑからのフィードバック信号を有する。
ＮＡＮＤゲート３２４の出力は、フリップフロップ３３
０へ通される。

【００５６】フリップフロップ３３０は、好適にはモト
ローラ社から入手可能な型名７４ＨＣ７４回路であり、
次の入力を有している。： ３番ピンでは、２．２ＭＨ
ｚのクロック信号；２番ピンでは、ＮＡＮＤゲート３２
４からの出力である。４番ピンと１番ピンにおけるフリ
ップフロップ３３０のそれぞれセットおよびリセット入
力は、例えば、＋５Ｖの電圧ＶＣＣに共通に接続され
る。５番ピンにおけるフリップフロップ３３０のＱ出力
は、増分カウンタ３４０を制御するために使用され、前
述したようにＮＡＮＤゲート３２４へ帰還される。

【００５７】カウンタ３４０はアップカウンタとして構
成され、検知されたアナログのピーク信号に対応する基
準信号Ｖｒｅｆを供給するためにＤＡＣ３５０と一緒に
使用される。この実施例において、カウンタ３４０は好
適には型名７４ＨＣ４０４０デバイスであり、１１番ピ
ンにおける入力としてマイクロプロセッサ５００からの
リセット信号ＰＥＡＫ＿ＤＥＴ＿ＲＳを有し、１０番ピ
ンにおいてフリップフロップ３３０の出力をカウント入
力とする。２−７番ピン、９番ピン、および１３番ピン
におけるカウンタ３４０の出力は、ＤＡＣ３５０により
変換される８ビットのディジタルカウントを、Ｖｒｅｆ
であるアナログカウント信号へ供給する。ＤＡＣ３５０
は、ディジタルカウントがそれぞれ６８ＫΩを通され、
そして６８ＫΩ抵抗を介して接地電位にも接続される最
下位ビットと共に、３２ＫΩの抵抗網を用いて加算され
るように従来の如く構成される。

【００５８】変換されたアナログカウント信号Ｖｒｅｆ
は、今度は、その出力が基準信号Ｖｒｅｆであるバッフ
ァアンプ３６０の非反転入力に供給される。アンプ３６
０は好適にはナショナル・セミコンダクタ社から入手可
能な型名ＬＭ１４５８アンプであり、この出力は反転入
力に帰還される。

【００５９】基準信号Ｖｒｅｆはレベルシフタ１００へ
の入力として通されると共に、また抵抗３６４と３６５
を含む電圧分割ネットワークを通される。抵抗３６５は
接地電位に接続される。各抵抗は１０ＫΩの抵抗値を有
し、ノード３６９において基準信号Ｖｒｅｆ／２を供給
する。

【００６０】この基準信号Ｖｒｅｆ／２は、ダイオード
３６６および３６７を介して、前述したようにＡＤＣ２
００および比較器３１０へ通される。ダイオード３６６
および３６７は、Ｖｒｅｆ／２信号を＋５Ｖをあまり越
えないように、かつ、あまり接地電位以下に成らないよ
うにクランプするために用意される。この実施例におい
て、ダイオード３６６および３６７は、好適にはモトロ
ーラ社から入手可能な従来の型名ＩＮ４００４のデバイ
スである。従って、カソードが＋５Ｖの電圧Ｖｃｃに、
アノードがアンプ３６２の出力に接続されたダイオード
３６６は、信号Ｖｒｅｆ／２を約５．５乃至５．６Ｖ以
下にクランプするであろう。同様に、アノードが接地さ
れ、カソードがＶｒｅｆ／２に接続されたダイオード３
６７は、Ｖｒｅｆ／２を約−０．５乃至−０．６Ｖ以上
にクランプするであろう。この実施例において、アナロ
グ信号Ａは±５Ｖのダイナミックレンジを持つことが期
待され、ピーク・トラッカ回路３００はこの信号の正の
部分のみ検知するということを注記する。更に、±０．
１Ｖ以下の信号は雑音を表わし、有効なデータを表わさ
ないので、従来方式で抑圧されると共に瀘波される。従
って、当業者は他の予測されるダイナミックレンジのア
ナログ信号を処理するためにこの回路パラメータを調整
し得る。

【００６１】好適には、ピーク・トラッカ回路３００を
構成する回路の応答時間は、制御回路３２０がピークの
検出の後に続いて、約１マイクロ秒の次のクロック期間
の終わる前にカウンタ３４０をディセーブルすることが
できるような十分速い応答時間を有する。

【００６２】データ送受信器回路（”ＤＴＣ”）４００
は、雑音耐性を提供するデータバスストローブとして使
用するためにマイクロプロセッサの制御下で、ディジタ
ル情報をマイクロプロセッサ５００へ転送するのに使用
される。ＤＴＣ回路４００は、ＮＡＮＤゲート４１０と
ラッチ４２０を含む。ＮＡＮＤゲート４１０は、好適に
はモトローラ社から入手可能な型名７４ＨＣＴ３２回路
であり、ラッチ４２０は好適には型名７４ＨＣ２４５の
デバイスである。ＮＡＮＤゲート４１０は、入力とし
て、カウンタ３４０の状態を読み出すためのチップセレ
クト信号ＣＳ Ｃ０００と、読出し信号ＭＲＤ ＬＯを
有し、両者ともマイクロプロセッサ５００からの信号で
ある。２−９番ピンは、マイクロプロセッサ５００によ
りイネーブルされた場合に、ディジタルカウントを得る
ためにカウンタ３４０の出力ピンに接続される。この出
力の１１−１８番の出力ピンは、次の処理のためにマイ
クロプロセッサ５００のアドレスバスに接続される。

【００６３】本発明の好適な実施例において、アナログ
信号の絶対値は重要でないということを注記する。しか
しながら、絶対値を必要とするこの発明の応用において
は、ピークが得られた後にＤＴＣ４００をストローブす
ることにより、カウンタ３４０でのピーク振幅に対応す
る基準信号Ｖｒｅｆのディジタルカウントを得ることが
できるであろう。次に、絶対アナログ信号Ａに対応する
ディジタル信号を構築するため、或いは適当なディジタ
ル／アナログ変換器によりアナログ信号を再構築するい
ずれかのために、このディジタルカウウントはピークに
関連して変換されたディジタル出力信号Ｄに加えられ
る。これらは、当業者には周知の従来処理である。

【００６４】マイクロプロセッサ５００は、種々の回路
デバイスをイネーブルし、アドレス指定し、そしてリセ
ットする信号を供給する能力があればどんなマイクロプ
ロセッサ・デバイスでもよい。好適な実施例において
は、インテル社から入手可能な型名８０３１のマイクロ
コントローラのような８ビットのマイクロプロセッサ・
デバイスが使用される。回路インタフェースを適当に調
整すれば、これより多いビットまたは少ないビットを有
するたいていの他のマイクロプロセッサを使用すること
ができるということを理解すべきである。演算増幅器に
は、十分な分解能を供給するために＋１２Ｖの電圧源が
用意される。この電圧源は、信号Ｖｒｅｆのレンジに影
響を及ぼさない。

【００６５】好適な実施例において、この回路は次のよ
うな動作の段階でマイクロプロセッサ５００により供給
される制御信号下で動作される。第１段階は、ピーク値
を識別することに関する。第２段階は、ピークに関連し
てその後の信号を変換することに関する。

【００６６】アナログ信号Ａは、レベルシフタ１００お
よび比較器３１０に供給される。１サイクルの第１段階
を始めるために、カウンタ３４０が信号ＰＥＡＫ＿ＤＥ
Ｔ＿ＲＳによりゼロにリセットされる。信号ＭＲＤ＿Ｌ
Ｏと、チップセレクト信号ＣＳ＿Ｃ０００およびＣＳ＿
８０００とが、ＤＴＣ４００およびＡＤＣ２００をター
ンオンするために設定される。更に、信号ＰＥＡＫ＿Ｄ
ＥＴ＿ＥＮは、ＮＡＮＤゲート３２２をイネーブルにす
るために比較器３１０の最初の出力と協働するよう設定
される。従って、アナログ信号Ａが振幅を増加すると、
２．２ＭＨｚでクロックされるフリップフロップ３３０
はクロック速度を半分に分周し、カウンタ３４０を１．
１ＭＨｚのクロック速度で増加させる。これは、次の電
圧カウント事象の前に、より速いクロックで論理制御回
路を介してカウント信号を循環することを提供する。結
果として、このカウンタが再度増加される前に、信号ピ
ークを検出することができ、このことが改良された精度
を与える。本実施例において、このカウンタは大きさ順
によりアナログ信号の立上がり時間よりも速い速度で増
加されるということを注記する。また、第１段階におけ
るピーク捕捉の間、アナログ信号データの損失を最小に
するために、クロックはアナログ信号をディジタルに変
換する標本化速度よりも速いということも注記する。

【００６７】従って、カウンタ３４０は、ＤＡＣ３５０
から得られた基準信号Ｖｒｅｆ／２が信号Ａと等しくな
るまで増加する。その時点で、比較器の出力がフリップ
フロップ３３０をディセーブルする。これはカウンタ３
４０をディジタルカウントでラッチされたままにし、そ
れがＤＡＣ３５０により基準信号Ｖｒｅｆに変換され
る。アナログ信号Ａの検出されたピーク振幅の２倍であ
る基準信号Ｖｒｅｆは、ＤＣバイアスを１／２にシフト
するためにレベルシフタ１００へ供給される。カウンタ
３４０がカウントしている時に、マイクロプロセッサ５
００は約９０マイクロ秒のクロック速度でＤＴＣ４００
を介してそのカウントにおける変化をモニタする。この
カウントが増加を停止したときに、マイクロプロセッサ
５００は最初のピークに対応する頂上部に到達したと判
定し、応答として信号ＰＥＡＫ＿ＤＥＴ＿ＥＮをＮＡＮ
Ｄゲート３２２をディセーブルするために変化させる。
間違ったピークに応答してＮＡＮＤゲート３２２をディ
セーブルするのを最小にするために、３サンプルの遅延
時間を使用することができる。

【００６８】その後、この回路は予め選択された事象の
発生まで第２段階で動作する。第２段階では、このアナ
ログ信号Ａは先に得られた最初のピークのカウントに応
じてレベルシフトされる。重要なことに、第１段階では
正のピークだけが検知されて負のピークはダイオード３
１２によりクリップされるのに対して、正および負の両
方のピークは第２段階では基準信号ＶｒｅｆおよびＶｒ
ｅｆ／２に関連してシフトされると共に変換されること
である。

【００６９】注記したように、システム雑音に相当する
しきい値以下の信号は無視される。検知されたピーク振
幅は、例えばシステム雑音あるいは所望しないアナログ
信号レベルを瀘過して取り除くための別の最小電圧に対
応するしきい電圧と比較され、これにより有効なアナロ
グ信号情報に相当しそうなピークが変換のために当てら
れる。これは、好適にはディジタルカウントを得ると共
に選択されたしきい値と比較するソフトウェアルーチン
で実行される。また、例えば、アナログカウント信号を
選択された電圧と比較するハードウェア回路で実行して
も良い。その結果として、所望ならば、この比較に応答
してトラッカ回路を、特にアップカウンタをイネーブル
あるいはディセーブルすることは、容易に使用され得
る。更に、アナログ／ディジタル変換器のストローブ
は、無効なディジタルデータが処理されないように、こ
のピークが処理するのに有効なピークか否かの判定によ
り制御される。

【００７０】ＡＤＣ２００は第１および第２段階の間イ
ネーブルされるけれども、それは典型的には２．２また
は１．１ＭＨｚのクロック速度でディジタル化された信
号を得るために、マイクロプロセッサ５００によっては
ストローブされない。むしろ、アナログ／ディジタル変
換の所望の分解能を得るために、より遅いストローブす
なわち標本化速度が使用される。好適には、ディジタル
信号は第１段階の終わりと９０マイクロ秒の期間に第２
段階を介してのみで得られる。このストローブ速度は、
変換されるべきアナログ信号の立上がりおよび立下がり
時間に適当なように、増加したり減少したりすることが
できる。

【００７１】回路が第２段階で動作する間の期間は、モ
ニタされているアナログ信号の性質に応じて選択され
る。例えば、この発明が磁性フォーマットのデータ、特
に銀行小切手上に印刷されるような磁性インクで書かれ
た英数字文字を読出す状況で使用される場合、最初に検
出されるアナログピーク信号はその文字に対して最大振
幅の半分よりも大きいであろうと仮定することができ
る。従って、ＰＴＣ３００をイネーブルにし、かつ、こ
の回路を第２段階から第１段階へ変更する予め選択され
た事象は、１文字を読むのにかかる時間に対応するよう
に選択された時間間隔であろう。別の時間間隔を使用す
ることができ、例えば指定された数の文字または１文書
を読むための時間である。

【００７２】従って、各文字の最初のピークを検知する
と共にその文字の波形シグナチュアを最初のピークに対
し正規化するよう構成される場合、本発明は文書から文
書、文字から文字、或いはトランスデューサから文書ス
ペーシングへの信号変化の前述した問題を克服する。か
くして、それは、１文字が読まれると共に次の処理、例
えば、銀行小切手または書類上に印刷されたドルの総額
情報の識別のためにディジタル信号に変換されるような
各シグナチュア波形を変換する際に、改良されたビット
分解能を提供する。

【００７３】この実施例において、この選択された時間
間隔は、文字が読み出される速度の関数として選択する
ことができる。例えば、文字が１秒当り１２０文字で読
まれる場合、これは１秒当り１６インチで磁性文字読取
器を横切る１インチ当り８文字の書類に相当するが、１
文字に相当する時間間隔は１文字当り８．３３ｍ秒であ
る。このような実施例において、ＡＤＣ２００は１文字
当り８０サンプルすなわち約９０μ秒の分解能でアナロ
グ信号Ａに対応するディジタル信号を得るためにストロ
ーブされ得る。この時間間隔は文字の速度が変化するに
つれて増加または減少され得る。

【００７４】代わりに、予め決められた事象は、例えば
文字間のスペースに応じて発生し得るような、アナログ
入力またはディジタル出力のどちらでも、最小振幅を検
知する関数として選択されるかもしれない。

【００７５】代替実施例において、予め決められた事象
は、最新の得られたピーク基準信号Ｖｒｅｆに基づいて
ＡＤＣ２００の最大または最小限界に近づく検知された
アナログ信号または変換されたディジタル出力信号のい
ずれかの関数として選択されるもしれない。言い換えれ
ば、アナログ／ディジタル変換器デバイスがそのレンジ
のゼロまたはフルスケール端、例えば００またはＦＦ出
力のいずかにおいてくぎつけまたはくぎつけに近い場
合、その場合にはＰＴＣ３００は新しいピークおよび関
連した基準信号Ｖｒｅｆを得るためにイネーブルされ、
そこでアナログ信号は新しく得られた信号Ｖｒｅｆに関
連して続いて変換される。

【００７６】さらに別の実施例において、時間周期は例
えば毎２５から１００μ秒の時間間隔或いは数秒までの
どんな他の時間間隔も選択することができ、アナログ信
号のダイナミックレンジ内での変化の予想される速度に
適当なように選択される。後者の実施例は、ＡＤＣ２０
０がそのフルスケールレンジのどちらかの端において出
力しようとする際に、予め決められた時間間隔を分解能
の損失と結び付けることにより改善することができる。
この実施例において、信号Ｖｒｅｆの周期的な調整は、
ＡＤＣを釘付けにする頻度をおそらく減少させ、従って
分解能を改善するであろう。

【００７７】本発明は磁性インクで印刷された文字を持
つ書類から得られたアナログ信号を変換するという状況
が開示されているけれども、この発明はアナログ信号を
ディジタル信号に変換することに関して、もっと広い応
用があることを理解すべきである。例えば、本発明を組
み込んだ検査器具は測定すると共に、従来のディジタル
表示装置上にアナログ信号を表示するために使用するこ
とができる。この表示は、新しい基準電圧Ｖｒｅｆを得
ると共に表示することにより、そして随意に、ＡＤＣが
００またはＦＦで釘づけになるときをモニタし、その時
の新しい信号Ｖｒｅｆを得ると共に表示することによ
り、周期的に、例えば５０−１００ｍ秒毎に更新するこ
とができる。これは、ほとんど実時間でアナログ信号の
動いている表示を提供する。他の使用には、例えば、光
センサにより電気的な心臓の動き、血流を検出する医療
装置において、振幅すなわち脈動するアナログ信号情報
の取得および振幅変調された情報を運ぶ転送されたデー
タ信号の再生を含む。

【００７８】他に説明されていなければ、使用されるピ
ンの規約は、同種デバイスの製品により規定されるもの
である。記載された回路素子を本発明に従って動作させ
るためにマイクロプロセッサを制御する適当なソフトウ
ェアを用意することは、当業者の十分行い得る範囲内で
あると確信する。また、本発明は適当な従来のアナログ
および／またはディジタル回路デバイスを用いて、マイ
クロプロセッサなしで実行することができることも勿論
である。例えば、ピーク・トラッカ回路において、アナ
ログのサンプル／ホールド・デバイスを、図５に関して
説明されたディジタルのアップカウンタおよびディジタ
ル／アナログ変換器の代わりに使用することができる。
後者のやり方は、その後の処理のためのマイクロプロセ
ッサによるデータの読出しを簡単化する。

【００７９】当業者は、本発明を記載された実施例以外
により実行できること、これ等実施例は説明のために呈
示されたものであって制限するためでないことは認める
であろう。

【図面の簡単な説明】

【図１】本発明に係るアナログ／ディジタル変換器回路
の一実施例を示すブロック図である。

【図２】本発明に係るアナログ／ディジタル変換器回路
の別の実施例を示すブロック図である。

【図３】図２に示したレベルシフタ回路の回路図であ
る。

【図４】図２に示したピーク・トラッカ回路のブロック
図である。

【図５】本発明に係るアナログ／ディジタル変換器回路
の更に別の実施例を示す回路図である。

【図６】従来のアナログ／ディジタル変換器を示すブロ
ック図である。

【符号の説明】

１００ レベルシフタ ２００ アナログ／ディジタル変換器（ＡＤＣ） ３００ ピーク・トラッカ回路（ＰＴＣ） ３１０ 比較器 ３２０ 論理制御回路、 ３２２ ＮＡＮＤゲート ３２４ ＮＡＮＤゲート ３３０ フリップフロップ ３４０ カウンタ ３５０ ディジタル／アナログ変換器（ＤＡＣ） ３６０ バッファアンプ ３６２ バッファアンプ ４００ データ送受信器回路（ＤＴＣ） ４１０ ＮＡＮＤゲート ４２０ ラッチ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロドニー デー ビーバー アメリカ合衆国、オハイオ 44720、ノー ス キャントン、ホワイトウッド ストリ ート エヌダブリュー 3338番

Claims (39)

【特許請求の範囲】
1. 【請求項１】 ダイナミックレンジ内で時間変化する振
   幅を有する検知されたアナログ信号（以下、アナログ検
   知信号と称する）を、対応するディジタル信号に変換す
   る装置において、 前記アナログ検知信号をモニタすると共に、このアナロ
   グ検知信号の検知されたピーク振幅に対応する振幅を有
   する基準電圧を供給するピーク・トラッカ回路と、 アナログ信号入力、前記基準電圧に対応する信号を受信
   する基準入力、および前記アナログ信号と前記基準入力
   信号との間の関係に基づいて前記アナログ信号をディジ
   タル信号に変換するディジタル出力を有するアナログ／
   ディジタル変換器と、および前記アナログ／ディジタル
   変換器が各検知された最初のピーク振幅の後に続いて検
   知された入力アナログ信号を、前記検知された最初のピ
   ーク振幅に対応する前記供給された基準電圧に関連して
   変換するために、前記検知された最初のピーク振幅は各
   予め選択された事象の後に続いて遅れずに最初に検知さ
   れたピーク振幅であって、前記予め選択された事象の発
   生に応答して、前記ピーク・トラッカ回路に、前記アナ
   ログ検知信号の検知された最初のピーク振幅に対応する
   振幅を有する基準電圧を供給させるための制御回路とを
   備えることを特徴とするアナログ／ディジタル変換装
   置。
2. 【請求項２】 アナログ検知信号を受信する入力と、シ
   フトされたアナログ信号を供給する出力とを有し、この
   シフトされたアナログ信号が基準電圧に応じてシフトさ
   れた前記アナログ検知信号のダイナミックレンジを有す
   るレベルシフタ回路によってさらに特徴づけられ、前記
   シフトされたアナログ信号はアナログ／ディジタル変換
   器へのアナログ信号入力であることを特徴とする請求項
   １記載の装置。
3. 【請求項３】 レベルシフタ回路は、アナログ検知信号
   の半分とシフトされたアナログ信号を供給するための基
   準電圧の半分とを合計することを特徴とする請求項２記
   載の装置。
4. 【請求項４】 アナログ／ディジタル変換器において、
   前記アナログ検知信号と前記基準電圧との関係により、
   前記基準電圧に等しいアナログ入力振幅に応じたフルス
   ケールのディジタル出力を供給することを特徴とする請
   求項１記載の装置。
5. 【請求項５】 基準電圧に応じて前記アナログ検知信号
   の振幅と、前記基準電圧に関連したディジタル出力信号
   とを決定する手段によって更に特徴づけられる請求項４
   記載の装置。
6. 【請求項６】 前記ピーク・トラッカ回路に対し選択さ
   れたしきい値電圧以下の検知されたピーク振幅を無視さ
   せる第２の制御回路によって更に特徴づけられる請求項
   ４記載の装置。
7. 【請求項７】 前記アナログ／ディジタル変換器および
   このアナログ入力と基準入力信号との間の前記関係は、
   基準電圧の半分である中央点に関して前記アナログ検知
   信号のダイナミックレンジを調整し、この調整されたア
   ナログ信号がディジタル信号に変換されるような調整回
   路によって更に特徴づけられることを特徴とする請求項
   ４記載の装置。
8. 【請求項８】 前記アナログ／ディジタル変換器は、レ
   シオメトリックのアナログ／ディジタル変換器と、この
   基準入力信号が前記基準電圧の半分であることとによっ
   て特徴づけられることを特徴とする請求項４記載の装
   置。
9. 【請求項９】 前記ピーク・トラッカ回路は、 アナログ検知信号の振幅に対応する振幅を有する前記基
   準電圧を供給するイネーブル状態と、ディセーブル時に
   前記基準電圧をその振幅に維持するディセーブル状態と
   を有するトラッキング回路と、および前記アナログ検知
   信号がピーク振幅に達した時を決定するピーク検出回路
   と、により更に特徴づけられ、かつ、 前記制御回路は、前記基準電圧がピークアナログ振幅に
   対応するようにピークアナログ信号の検出に応答して前
   記トラッキング回路をディセーブルすると共に各予め選
   択された事象に応答して前記トラッキング回路をイネー
   ブルすることを特徴とする請求項１記載の装置。
10. 【請求項１０】 前記予め選択された事象は、予め選択
    された時間間隔でディセーブルされるトラッキング回路
    と、フルスケールにてディジタル出力を生成するアナロ
    グ／ディジタル変換器と、およびゼロのディジタル出力
    を生成するアナログ／ディジタル変換器とを構成するグ
    ループ間から選択されることを特徴とする請求項９記載
    の装置。
11. 【請求項１１】 前記トラッキング回路は、更にサンプ
    ル／ホールド回路から構成される請求項９記載の装置。
12. 【請求項１２】 前記トラッキング回路は、更にクロッ
    ク信号に応答してディジタルカウントを生成するディジ
    タルアップカウンタと、ディジタルカウントを前記基準
    電圧のアナログカウント信号に変換するディジタル／ア
    ナログ変換器とからなり、かつ前記制御回路は増加する
    アナログ信号振幅に応答して前記アップカウンタを増加
    させるようイネーブルすると共にピーク振幅の発生に応
    答して前記アップカウンタが増加するのをディセーブル
    することを特徴とする請求項９記載の装置。
13. 【請求項１３】 前記制御回路は、ピーク振幅の発生に
    応答してアップカウンタをディセーブルするための第１
    の入力と、前記最初のピーク振幅に続いて前記アップカ
    ウンタをディセーブルするための第２の入力と、および
    各検知さた最初のピーク振幅の後の予め選択された事象
    の各発生に応答して前記アップカウンタをリセットする
    と共にイネーブルするための第３の入力とに応答するこ
    とを特徴とする請求項１２記載の装置。
14. 【請求項１４】 前記予め選択された事象は、予め選択
    された時間間隔ディセーブルされる前記アップカウンタ
    と、フルスケールにてディジタル出力を生成する前記ア
    ナログ／ディジタル変換器と、およびゼロのディジタル
    出力を生成する前記アナログ／ディジタル変換器とから
    なるグループ間から選択されることを特徴とする請求項
    １３記載の装置。
15. 【請求項１５】 前記ピーク・トラッカ回路は、 基準電圧としてアナログカウント信号を供給する第１の
    回路と、 前記アナログ／ディジタル変換器への基準信号入力とし
    て前記アナログカウント信号の半分を供給する第２の回
    路と、および前記アナログ検知信号の振幅の半分と前記
    基準電圧の半分とを合計すると共にこのアナログ信号入
    力の合計を供給するレベルシフタ回路と、 によって更に特徴づけられることを特徴とする請求項１
    ２記載の装置。
16. 【請求項１６】 前記ピーク検出器回路は、前記アナロ
    グ検知信号とアナログカウント信号の半分とを比較する
    と共に、アナログ信号の振幅がアナログカウント信号の
    半分以下に降下したときにピークが発生したことを決定
    する比較器によってさらに特徴づけられることを特徴と
    する請求項１５記載の装置。
17. 【請求項１７】 予め選択された事象の検出に応答して
    前記トラッキング回路を制御し、前記アナログ検知信号
    をディジタル信号に変換するアナログ／ディジタル変換
    器を制御するマイクロプロセッサと、 前記ディジタルカウントを前記マイクロプロセッサへ転
    送するデータ送受信器と、 前記アナログ／ディジタル変換器が、アップカウンタの
    ディセーブルメントに応答して標本化速度で前記調整さ
    れたアナログ信号をディジタル化することをイネーブル
    にする第１の制御ラインと、 前記予め選択された事象の各発生に応答して、前記アッ
    プカウンタをリセットする第２の制御ラインと、および
    前記制御回路に前記第１、第２、および第３の入力を供
    給する第３の制御ラインとによって更に特徴づけられる
    請求項１３記載の装置。
18. 【請求項１８】 アップカウンタがディセーブルされた
    ときのディジタルカウントおよび前記ディジタルカウン
    トと関係しているディジタル出力に応答してアナログ検
    知信号の振幅を決定する手段によって更に特徴づけられ
    る請求項１７記載の装置。
19. 【請求項１９】 前記制御回路は、選択されたしきい値
    以下のディジタルカウントに応答してイネーブルされた
    前記アップカウンタを維持するための第４の入力に応答
    することを特徴とする請求項１７記載の装置。
20. 【請求項２０】 前記選択されたしきい値は、システム
    雑音レベルに対応することを特徴とする請求項１９記載
    の装置。
21. 【請求項２１】 前記アナログ／ディジタル変換器は、
    基準入力よりも大きい振幅値または基準入力よりもより
    小さい振幅値を有するアナログ信号入力を変換すること
    を特徴とする請求項１記載の装置。
22. 【請求項２２】 ゼロからフルスケールまで変化するデ
    ィジタル出力を有するアナログ／ディジタル変換器を用
    いて、ダイナミックレンジ内で時間変化する振幅を有す
    るアナログ信号をディジタル信号に変換する方法におい
    て、 （ａ） 前記アナログ信号の振幅を検知するステップ
    と、 （ｂ） 予め選択された事象の発生を決定するステップ
    と、 （ｃ） 予め選択された事象の発生に続いて検知された
    前記アナログ信号（以下、アナログ検知信号と称する）
    の最初のピーク振幅を検出するステップと、 （ｄ） 前記検出された最初のピーク振幅に対応する基
    準電圧を供給するステップと、 （ｅ） 前記アナログ信号と前記基準電圧との間の関係
    に基づいて、予め選択された事象の発生に続く前記アナ
    ログ検知信号をディジタル信号に変換するステップと、
    および （ｈ） 各検出された予め選択された事象の発生に応答
    して、ステップ（ｃ），（ｄ）および（ｅ）を繰返すス
    テップと、からなることを特徴とする方法。
23. 【請求項２３】 前記基準電圧に応答してアナログ検知
    信号のダイナミックレンジをシフトするステップ（ｇ）
    により更に特徴づけられると共に、このシフトされたア
    ナログ信号を変換することによって更に特徴づけられる
    ステップ（ｅ）を特徴とする請求項２２記載の方法。
24. 【請求項２４】 ステップ（ｇ）は、前記アナログ検知
    信号の振幅の半分と前記供給された基準電圧の半分とを
    合計することにより特徴づけられることを特徴とする請
    求項２３記載の方法。
25. 【請求項２５】 ステップ（ｅ）において、前記アナロ
    グ検知信号と前記基準電圧との間の関係は、前記供給さ
    れた基準電圧に等しい検知されたアナログ入力振幅をフ
    ルスケールのディジタル出力に変換することによって特
    徴づけられることを特徴とする請求項２２記載の方法。
26. 【請求項２６】 前記供給された基準電圧に応答して前
    記アナログ検知信号の振幅を決定することによって更に
    特徴づけられる請求項２５記載の方法。
27. 【請求項２７】 ステップ（ｄ）は、検出された最初の
    ピークが選択されたしきい値電圧を越えたかどうかを決
    定すると共に、前記選択されたしきい値を越える前記検
    出された最初のピーク振幅に対応する基準電圧を供給す
    ることによって更に特徴づけられる請求項２２記載の方
    法。
28. 【請求項２８】 ステップ（ｅ）は、前記供給された基
    準電圧の半分である中央点に関して前記アナログ信号の
    ダイナミックレンジを調整すると共に、この調整された
    アナログ信号をディジタル信号に変換することによって
    更に特徴づけられることを特徴とする請求項２２記載の
    方法。
29. 【請求項２９】 前記アナログ／ディジタル変換器は基
    準入力を有するレシオメトリックのアナログ／ディジタ
    ル変換器であり、ステップ（ｄ）は前記基準入力に対
    し、前記供給された基準電圧の半分の信号を供給するこ
    とによって更に特徴づけられる請求項２３記載の方法。
30. 【請求項３０】 前記予め選択された事象は、ピーク振
    幅の検出の後に続く予め選択された時間間隔と、前記ア
    ナログ／ディジタル変換器においてフルスケールのディ
    ジタル出力を生成すること、および前記アナログ／ディ
    ジタル変換器においてゼロのディジタル出力を生成する
    こととから構成されるグループの間から選択されること
    を特徴とする請求項２３記載の方法。
31. 【請求項３１】 ステップ（ｃ）および（ｄ）は、サン
    プル／ホールド回路を用いて実行されることを特徴とす
    る請求項２３記載の方法。
32. 【請求項３２】 ステップ（ｄ）は、 （ｈ） ディジタルカウントを有するディジタルアップ
    カウンタと、前記ディジタルカウントを前記基準電圧で
    あるアナログカウント信号に変換するディジタル／アナ
    ログ変換器とを供給するステップと、 （ｉ） 増加するアナログ信号の振幅に応答してクロッ
    ク速度で前記アップカウンタを増加させるステップと、 （ｊ） ピーク振幅の発生に応答して前記アップカウン
    タが増加することをディセーブルするステップと、およ
    び （ｋ） 前記アップカウンタをゼロにリセットした後
    に、予め選択された事象に応答してステップ（ｉ）と
    （ｊ）を繰返すステップと、 によって更に特徴づけられることを特徴とする請求項２
    ３記載の方法。
33. 【請求項３３】 前記予め選択された事象は、前記アッ
    プカウンタをディセーブルした後に続く予め選択された
    時間間隔と、前記アナログ／ディジタル変換器において
    フルスケールのディジタル出力を生成すること、および
    前記アナログ／ディジタル変換器においてゼロのディジ
    タル出力を生成することとから構成されるグループの間
    から選択されることを特徴とする請求項３２記載の方
    法。
34. 【請求項３４】 ステップ（ｄ）は、 ステップ（ｇ）のための前記基準電圧として前記アナロ
    グカウント信号を供給し、かつ ステップ（ｅ）のための前記基準電圧として前記アナロ
    グ信号の半分を供給することによって更に特徴づけられ
    ることを特徴とする請求項３２記載の方法。
35. 【請求項３５】 ステップ（ｃ）は、前記アナログ検知
    信号と前記アナログカウント信号の半分とを比較すると
    共に、前記アナログ信号振幅が前記アナログカウント信
    号の半分以下に降下したときにピークが発生したと決定
    することによって更に特徴づけられることを特徴とする
    請求項３４記載の方法。
36. 【請求項３６】 ステップ（ｃ）は、前記ディジタルカ
    ウントの１つと前記アナログカウント信号とが無効なア
    ナログ信号に対応する選択されたしきい値以下であると
    きに、ピークは発生しなかったと決定することによって
    更に特徴づけられることを特徴とする請求項３５記載の
    方法。
37. 【請求項３７】 前記アップカウンタをリセットするの
    を制御し、かつ前記アナログ信号をディジタル信号に変
    換するためのマイクロプロセッサを備え、 前記ディジタルカウントを前記マイクロプロセッサに転
    送するためのデータ送受信器を備え、 前記アップカウンタをディセーブルした後に続いて最初
    の標本化速度で、前記調整され、シフトされたアナログ
    信号をディジタル化するために、前記アナログ／ディジ
    タル変換器をイネーブルし、 別の標本化速度で前記アナログカウント信号をモニタ
    し、そして選択された時間周期に増加しない前記検知さ
    れたアナログカウント信号に応答して、前記アップカウ
    ンタをディセーブルすることによって更に特徴づけられ
    る請求項３２記載の方法。
38. 【請求項３８】 前記アップカウンタがディセーブルさ
    れかつ前記アナログ／ディジタル変換器のディジタル出
    力が前記ディジタルカウントに対応するときに、前記デ
    ィジタルカウントに応答して前記アナログ検知信号振幅
    のディジタル表示を供給することによって更に特徴づけ
    られる請求項３７記載の方法。
39. 【請求項３９】 ステップ（ｅ）は、前記基準電圧より
    も大きい振幅値かまたは前記基準電圧よりも小さい振幅
    値を有するアナログ信号入力を変換することによって更
    に特徴づけられることを特徴とする請求項２２記載の方
    法。