JPH0213335B2 - - Google Patents
Info
- Publication number
- JPH0213335B2 JPH0213335B2 JP56028472A JP2847281A JPH0213335B2 JP H0213335 B2 JPH0213335 B2 JP H0213335B2 JP 56028472 A JP56028472 A JP 56028472A JP 2847281 A JP2847281 A JP 2847281A JP H0213335 B2 JPH0213335 B2 JP H0213335B2
- Authority
- JP
- Japan
- Prior art keywords
- detection
- module
- latches
- check
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明は障害モジユール検出装置に関し、より
詳細には、複数の論理モジユールから成る情報処
理装置において、障害が発生した場合に最初に障
害を検出したモジユールを検出する障害モジユー
ル検出装置に関する。
詳細には、複数の論理モジユールから成る情報処
理装置において、障害が発生した場合に最初に障
害を検出したモジユールを検出する障害モジユー
ル検出装置に関する。
複数の論理モジユール（以下、単に「モジユー
ル」という）から成る情報処理装置において処理
中にデータ障害等が発生すると、従来は、パリテ
イチエツク回路により障害を検出して処理装置の
タイミングを停止し、必要なログアウト情報を採
つた後、リトライ機能等により命令の再スタート
を行つていた。この場合、障害が検出されてから
処理装置のタイミングを停止するまでに要する時
間の間に、障害データが処理装置を構成する複数
のモジユールに伝達されて、複数のモジユールに
わたつてエラーラツチが点灯してしまうことがあ
つた。そこで、処理装置のタイミング停止後にチ
エツクラツチのログアウト情報を解析して障害モ
ジユールを指摘しようとしても、最初にどのモジ
ユールのチエツクラツチが点灯したのかが判別で
きず、ログアウト情報の解析および障害モジユー
ルの指摘に大変に時間がかかるという問題があつ
た。
ル」という）から成る情報処理装置において処理
中にデータ障害等が発生すると、従来は、パリテ
イチエツク回路により障害を検出して処理装置の
タイミングを停止し、必要なログアウト情報を採
つた後、リトライ機能等により命令の再スタート
を行つていた。この場合、障害が検出されてから
処理装置のタイミングを停止するまでに要する時
間の間に、障害データが処理装置を構成する複数
のモジユールに伝達されて、複数のモジユールに
わたつてエラーラツチが点灯してしまうことがあ
つた。そこで、処理装置のタイミング停止後にチ
エツクラツチのログアウト情報を解析して障害モ
ジユールを指摘しようとしても、最初にどのモジ
ユールのチエツクラツチが点灯したのかが判別で
きず、ログアウト情報の解析および障害モジユー
ルの指摘に大変に時間がかかるという問題があつ
た。
本発明の目的は、従来の障害モジユール検出回
路の上述の如き問題を解消し、障害の伝播により
複数のモジユールにわたつてチエツクラツチが点
灯した場合でも、どのモジユールのチエツクラツ
チが最初に点灯したかを検出することが可能な障
害モジユール検出装置を提供することにある。
路の上述の如き問題を解消し、障害の伝播により
複数のモジユールにわたつてチエツクラツチが点
灯した場合でも、どのモジユールのチエツクラツ
チが最初に点灯したかを検出することが可能な障
害モジユール検出装置を提供することにある。
本発明の上記目的は、それぞれ点灯されるタイ
ミングをもつ複数の論理モジユールから構成され
る情報処理装置において、上記各モジユールに対
応して設けられ、各モジユール単位にモジユール
内の上記複数のチエツクラツチ出力をオアするオ
ア回路と、上記各モジユールに対応して設けられ
た検出ラツチ群であつて、各検出ラツチ群はそれ
ぞれ異なるタイミングでトリガされる複数の検出
ラツチを含み、対応する上記オア回路出力を上記
検出ラツチに記憶する検出ラツチ群と、上記検出
ラツチのいずれかがセツトされることに応じて上
記の全ての検出ラツチ群の全ての検出ラツチの更
新を抑止する手段とによつて達成される。
ミングをもつ複数の論理モジユールから構成され
る情報処理装置において、上記各モジユールに対
応して設けられ、各モジユール単位にモジユール
内の上記複数のチエツクラツチ出力をオアするオ
ア回路と、上記各モジユールに対応して設けられ
た検出ラツチ群であつて、各検出ラツチ群はそれ
ぞれ異なるタイミングでトリガされる複数の検出
ラツチを含み、対応する上記オア回路出力を上記
検出ラツチに記憶する検出ラツチ群と、上記検出
ラツチのいずれかがセツトされることに応じて上
記の全ての検出ラツチ群の全ての検出ラツチの更
新を抑止する手段とによつて達成される。
以下、本発明を図面に基づいてより詳細に説明
する。
する。
第１図は本発明の一実施例を示す障害モジユー
ル検出回路を有する情報処理装置の要部回路図で
ある。情報処理装置は複数のモジユール１a，１b
………から成り、例えばモジユール１aはその内
に５個のチエツクラツチ２，３，４，５，６を有
している。各チエツクラツチ２〜６はエラー時、
図示のT0〜T3のタイミングで点灯する。これら
のチエツクラツチの出力はオアゲート７に入力さ
れ、オアされて取り出される。各モジユール１a，
１b………から取り出されたチエツクラツチのオ
ア信号８a，８b………はすべて等長となるよう配
慮され、障害モジユール検出回路９に接続され
る。そして、各モジユール単位にそれぞれタイミ
ングの異なるラツチ１１a1，１１a2，１１a3，１
１a4に接続される。上記ラツチ１１a1，１１a2，
１１a3，１１a4はオアゲート１２aに接続され出力
がオアされた後、更に各モジユール単位にオアさ
れた出力と、ノアゲート１３により、すべてのラ
ツチからの出力オアが取られて、アンドゲート１
０a，１０b，１０c，１０dに接続される。該アン
ドゲート１０a，１０b，１０c，１０dのもう一方
の入力には、各タイミングT0，T1，T2，T3が接
続される。そして、このアンドゲート１０a，１
０b，１０c，１０dの出力が各モジユールのチエ
ツクラツチに対応するすべての検出ラツチ１１の
トリガ入力に接続される。各モジユール内のチエ
ツクラツチから検出ラツチまでの信号伝播時間
は、例えば１タイミングという如く予め設定して
おく。
ル検出回路を有する情報処理装置の要部回路図で
ある。情報処理装置は複数のモジユール１a，１b
………から成り、例えばモジユール１aはその内
に５個のチエツクラツチ２，３，４，５，６を有
している。各チエツクラツチ２〜６はエラー時、
図示のT0〜T3のタイミングで点灯する。これら
のチエツクラツチの出力はオアゲート７に入力さ
れ、オアされて取り出される。各モジユール１a，
１b………から取り出されたチエツクラツチのオ
ア信号８a，８b………はすべて等長となるよう配
慮され、障害モジユール検出回路９に接続され
る。そして、各モジユール単位にそれぞれタイミ
ングの異なるラツチ１１a1，１１a2，１１a3，１
１a4に接続される。上記ラツチ１１a1，１１a2，
１１a3，１１a4はオアゲート１２aに接続され出力
がオアされた後、更に各モジユール単位にオアさ
れた出力と、ノアゲート１３により、すべてのラ
ツチからの出力オアが取られて、アンドゲート１
０a，１０b，１０c，１０dに接続される。該アン
ドゲート１０a，１０b，１０c，１０dのもう一方
の入力には、各タイミングT0，T1，T2，T3が接
続される。そして、このアンドゲート１０a，１
０b，１０c，１０dの出力が各モジユールのチエ
ツクラツチに対応するすべての検出ラツチ１１の
トリガ入力に接続される。各モジユール内のチエ
ツクラツチから検出ラツチまでの信号伝播時間
は、例えば１タイミングという如く予め設定して
おく。
このように構成された本実施例回路において
は、例えばモジユール１a内のT1タイミングのチ
エツクラツチ３が点灯したとすると、この出力は
オア回路７により信号８aとして信号線により障
害モジユール検出回路９に伝達され、T2（信号伝
播時間を１タイミングとしたため、すなわち、
T2−T1＝１）のタイミングラツチ１１a3がセツ
トされる。該検出ラツチの出力はオアゲート１２
ａを経て出力されるので、ノアゲート１３からの
出力は“０”となり、アンドゲート１０a，１０
ｂ，１０c，１０dがオンにならなくなり、タイミ
ングが抑止されてすべての検出ラツチがホールド
されることになる。そこで、該検出ラツチをログ
アウト情報として読み出すことにより、簡単に初
期障害モジユールを検出することができる。第１
図の実施例ではチエツクラツチ２および６はT0
という同じタイミングで点灯するので、検出ラツ
チ１１a3がセツトされてもチエツクラツチ２か６
のいずれが最初に点灯したかは特定はできない。
しかし、本実施例によれば、どの論理モジユール
のどのタイミングのチエツクラツチかを特定でき
るため、障害モジユールの指摘が極めて容易とな
る。
は、例えばモジユール１a内のT1タイミングのチ
エツクラツチ３が点灯したとすると、この出力は
オア回路７により信号８aとして信号線により障
害モジユール検出回路９に伝達され、T2（信号伝
播時間を１タイミングとしたため、すなわち、
T2−T1＝１）のタイミングラツチ１１a3がセツ
トされる。該検出ラツチの出力はオアゲート１２
ａを経て出力されるので、ノアゲート１３からの
出力は“０”となり、アンドゲート１０a，１０
ｂ，１０c，１０dがオンにならなくなり、タイミ
ングが抑止されてすべての検出ラツチがホールド
されることになる。そこで、該検出ラツチをログ
アウト情報として読み出すことにより、簡単に初
期障害モジユールを検出することができる。第１
図の実施例ではチエツクラツチ２および６はT0
という同じタイミングで点灯するので、検出ラツ
チ１１a3がセツトされてもチエツクラツチ２か６
のいずれが最初に点灯したかは特定はできない。
しかし、本実施例によれば、どの論理モジユール
のどのタイミングのチエツクラツチかを特定でき
るため、障害モジユールの指摘が極めて容易とな
る。
なお、上記実施例では、障害モジユール検出回
路９において、モジユール１aに対応する回路部
のアンド回路１０a，１０b，１０c，１０dをモジ
ユール１oに対応する回路部にも出力するように
しているが、これは各モジユールに対応して各タ
イミングに対応する如く設けてもよいし、必要に
より適宜本実施例の如く共用させることもできる
ものである。
路９において、モジユール１aに対応する回路部
のアンド回路１０a，１０b，１０c，１０dをモジ
ユール１oに対応する回路部にも出力するように
しているが、これは各モジユールに対応して各タ
イミングに対応する如く設けてもよいし、必要に
より適宜本実施例の如く共用させることもできる
ものである。
以上述べた如く、本発明によれば、データ障害
が発生し複数のモジユールにわたつてチエツクラ
ツチが点灯した場合でも、どのモジユールのどの
タイミングのチエツクラツチが最初に点灯したか
を簡単に検出することができ、きわめて大きな実
用的効果を奏するものである。そして前述したご
とく、どのモジユールのどのタイミングのチエツ
クラツチが点灯したかはチエツクラツチではな
く、検出ラツチをログアウト情報として読出すこ
とにより行うことができるので、各所に点在して
いるチエツクラツチをログアウトする場合に比し
て制御が容易となる。
が発生し複数のモジユールにわたつてチエツクラ
ツチが点灯した場合でも、どのモジユールのどの
タイミングのチエツクラツチが最初に点灯したか
を簡単に検出することができ、きわめて大きな実
用的効果を奏するものである。そして前述したご
とく、どのモジユールのどのタイミングのチエツ
クラツチが点灯したかはチエツクラツチではな
く、検出ラツチをログアウト情報として読出すこ
とにより行うことができるので、各所に点在して
いるチエツクラツチをログアウトする場合に比し
て制御が容易となる。
第１図は本発明の一実施例を示す障害モジユー
ル検出回路を有する情報処理装置の要部回路図で
ある。 １a，１b，………１o：モジユール、２，３，
４，５，６：チエツクラツチ、７：オアゲート、
８a，８b………８o：オア信号、９：障害モジユ
ール検出回路、１０a，１０b，１０c，１０d：ア
ンドゲート、１１a1，１１a2，……１１o：検出ラ
ツチ、１２a，１２b，………１２o：オアゲート、
１３：ノアゲート。
ル検出回路を有する情報処理装置の要部回路図で
ある。 １a，１b，………１o：モジユール、２，３，
４，５，６：チエツクラツチ、７：オアゲート、
８a，８b………８o：オア信号、９：障害モジユ
ール検出回路、１０a，１０b，１０c，１０d：ア
ンドゲート、１１a1，１１a2，……１１o：検出ラ
ツチ、１２a，１２b，………１２o：オアゲート、
１３：ノアゲート。
Claims (1)
- 【特許請求の範囲】 １ それぞれ点灯される異なるタイミングをもつ
複数のチエツクラツチを有する複数の論理モジユ
ールから構成される情報処理装置における障害モ
ジユール検出装置において、 上記各モジユールに対応して設けられ、各モジ
ユール単位にモジユール内の上記複数のチエツク
ラツチ出力をオアするオア回路と、 上記各モジユールに対応して設けられた検出ラ
ツチ群であつて、各検出ラツチ群は上記のそれぞ
れ異なるタイミングでトリガされる複数の検出ラ
ツチを含み、対応する上記オア回路出力を上記チ
エツクラツチが点灯したタイミングに対応する検
出ラツチに記憶する各検出ラツチ群と、上記検出
ラツチのいずれかがセツトされることに応じて上
記の全ての検出ラツチ群の全ての検出ラツチの更
新を抑止する手段と、 を有することを特徴とする障害モジユール検出装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56028472A JPS57143648A (en) | 1981-03-02 | 1981-03-02 | Faulty module detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56028472A JPS57143648A (en) | 1981-03-02 | 1981-03-02 | Faulty module detecting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57143648A JPS57143648A (en) | 1982-09-04 |
| JPH0213335B2 true JPH0213335B2 (ja) | 1990-04-04 |
Family
ID=12249586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56028472A Granted JPS57143648A (en) | 1981-03-02 | 1981-03-02 | Faulty module detecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57143648A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04107929U (ja) * | 1991-02-28 | 1992-09-17 | 株式会社ケンウツド | 無線受信機 |
-
1981
- 1981-03-02 JP JP56028472A patent/JPS57143648A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04107929U (ja) * | 1991-02-28 | 1992-09-17 | 株式会社ケンウツド | 無線受信機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57143648A (en) | 1982-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6829729B2 (en) | Method and system for fault isolation methodology for I/O unrecoverable, uncorrectable error | |
| US6845469B2 (en) | Method for managing an uncorrectable, unrecoverable data error (UE) as the UE passes through a plurality of devices in a central electronics complex | |
| JPS58225453A (ja) | 診断回路の誤り検出方式 | |
| JPH0213335B2 (ja) | ||
| JPS6126698B2 (ja) | ||
| JP3109573B2 (ja) | 障害ｌｓｉ検出方式 | |
| JP3326546B2 (ja) | コンピュータシステムの故障検知方法 | |
| JPS6161427B2 (ja) | ||
| ITSA970005A1 (it) | Metodo e sistema per testare una generalita' di apparecchiature elettroniche a processori. | |
| JPH03189736A (ja) | 選択回路の障害検出方式 | |
| JPS5963099A (ja) | メモリ診断方式 | |
| JPS5816487B2 (ja) | コンピユ−タシステムにおける多重選択検出装置 | |
| SU1383361A1 (ru) | Устройство дл контрол логического блока | |
| JPS6013120Y2 (ja) | Ｒｏｍの書込装置 | |
| JPS63208964A (ja) | バス競合検出方式 | |
| JPS6077246A (ja) | デ−タ処理装置 | |
| JPS5838813B2 (ja) | 論理装置 | |
| JPS624746B2 (ja) | ||
| JPS62226238A (ja) | コンピユ−タシステム | |
| JPH02242452A (ja) | メモリカード | |
| JPS5917465B2 (ja) | チエツク装置 | |
| JPH0377546B2 (ja) | ||
| JPS58186861A (ja) | エラ−状態ログ方式 | |
| JPS6122821B2 (ja) | ||
| JPH0561701A (ja) | アドレス制御メモリ用監視装置 |