JPS6161427B2 - - Google Patents
Info
- Publication number
- JPS6161427B2 JPS6161427B2 JP55106021A JP10602180A JPS6161427B2 JP S6161427 B2 JPS6161427 B2 JP S6161427B2 JP 55106021 A JP55106021 A JP 55106021A JP 10602180 A JP10602180 A JP 10602180A JP S6161427 B2 JPS6161427 B2 JP S6161427B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- flip
- flop
- check
- firmware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】
本発明は、障害処理機能を検査する手段を有す
る、データ処理システムの情報処理装置に関す
る。
る、データ処理システムの情報処理装置に関す
る。
従来、この種のデータ処理装置では、障害処理
機能を検査する手段として、人手操作により擬似
的に障害を発生させ、検出する方法がとられてい
た。
機能を検査する手段として、人手操作により擬似
的に障害を発生させ、検出する方法がとられてい
た。
しかし障害の種類だけでも転送系、演算系、制
御系等と多岐にわたつており、これらの障害を検
出する各障害検出回路に対応し、有効な時期に１
つ１つ手操作で擬似的に障害を発生させるには多
大な時間を費すのみならず、操作の複雑なものま
た操作が不可能に近いものもあるため非常に困難
をきわめていた。
御系等と多岐にわたつており、これらの障害を検
出する各障害検出回路に対応し、有効な時期に１
つ１つ手操作で擬似的に障害を発生させるには多
大な時間を費すのみならず、操作の複雑なものま
た操作が不可能に近いものもあるため非常に困難
をきわめていた。
さらに近年の技術進歩による構成素子の高集積
度化、回路の高密度化は人手操作をより一層困難
なものにしているという欠点があつた。
度化、回路の高密度化は人手操作をより一層困難
なものにしているという欠点があつた。
本発明の目的は制御装置のフアームウエアによ
り制御することにより、上記欠点を除去し、人手
操作なしに有効な時期に任意の個所に擬似的に障
害を発生させることの出来る情報処理装置を提供
することにある。
り制御することにより、上記欠点を除去し、人手
操作なしに有効な時期に任意の個所に擬似的に障
害を発生させることの出来る情報処理装置を提供
することにある。
前記目的を達成するために本発明による情報処
理装置は、制御装置のフアームウエアにより制御
され、動作時における種々のエラー状態をチエツ
クする複数のチエツク手段と前記各チエツク手段
に対応するチエツクタイミングを発生する手段を
有する、データ処理システムの情報処理装置にお
いて、前記フアームウエアによりセツト、リセツ
トおよび読み出し可能な障害発生フリツプフロツ
プを前記各チエツク手段に対応して設け、各フリ
ツプフロツプ出力とそのフリツプフロツプに対応
するチエツク手段出力とでそれぞれ論理和を作成
し、さらに前記各論理和出力と前記対応するチエ
ツクタイミングとの論理積を作成して以後の処理
を行う回路部に送出し前記フアームウエアにエラ
ーが報告されたとき前記障害発生フリツプフロツ
プと前記各チエツク手段対応に設けられている障
害表示フリツプフロツプとを読み出し、擬似障害
によりエラーが発生したが否かを認識するように
構成されている。
理装置は、制御装置のフアームウエアにより制御
され、動作時における種々のエラー状態をチエツ
クする複数のチエツク手段と前記各チエツク手段
に対応するチエツクタイミングを発生する手段を
有する、データ処理システムの情報処理装置にお
いて、前記フアームウエアによりセツト、リセツ
トおよび読み出し可能な障害発生フリツプフロツ
プを前記各チエツク手段に対応して設け、各フリ
ツプフロツプ出力とそのフリツプフロツプに対応
するチエツク手段出力とでそれぞれ論理和を作成
し、さらに前記各論理和出力と前記対応するチエ
ツクタイミングとの論理積を作成して以後の処理
を行う回路部に送出し前記フアームウエアにエラ
ーが報告されたとき前記障害発生フリツプフロツ
プと前記各チエツク手段対応に設けられている障
害表示フリツプフロツプとを読み出し、擬似障害
によりエラーが発生したが否かを認識するように
構成されている。
以下、図面を参照して本発明をさらに詳しく説
明する。
明する。
第１図は本発明による情報処理装置の一実施例
を示す図である。
を示す図である。
本図は各障害処理機能を検査するための障害を
発生させる回路部を中心に示した回路図である。
図において、１１〜１ｎは各エラーに対応して設
けられたエラーチエツク回路である。
発生させる回路部を中心に示した回路図である。
図において、１１〜１ｎは各エラーに対応して設
けられたエラーチエツク回路である。
制御装置８のフアームウエアからの動作指示に
より制御回路５が働き出すと、所定の動作状態時
に、タイミング発生回路４からエラーチエツクタ
イミング信号が発生し、対応するアンド回路３１
〜３ｎに入力する。アンド回路３１〜３ｎのもう
一方の入力にはオア回路２１〜２ｎを通してくる
エラーチエツク回路１１〜１ｎの出力が入つてお
り、タイミング信号によりアド回路３１〜３ｎの
ゲートが開くことにより、エラー信号が制御回路
５および対応するエラー表示フリツプフロツプ６
１〜６ｎへ入力される。エラー信号を受けた制御
回路５は所定の動作を実行し、必要ならば制御装
置８へ知らせる。制御装置８のフアームウエア
は、エラー表示フリツプフロツプ６１〜６ｎ等を
読み出し、エラーの詳細情報を知るとともに所定
のエラー処理動作を行なう。
より制御回路５が働き出すと、所定の動作状態時
に、タイミング発生回路４からエラーチエツクタ
イミング信号が発生し、対応するアンド回路３１
〜３ｎに入力する。アンド回路３１〜３ｎのもう
一方の入力にはオア回路２１〜２ｎを通してくる
エラーチエツク回路１１〜１ｎの出力が入つてお
り、タイミング信号によりアド回路３１〜３ｎの
ゲートが開くことにより、エラー信号が制御回路
５および対応するエラー表示フリツプフロツプ６
１〜６ｎへ入力される。エラー信号を受けた制御
回路５は所定の動作を実行し、必要ならば制御装
置８へ知らせる。制御装置８のフアームウエア
は、エラー表示フリツプフロツプ６１〜６ｎ等を
読み出し、エラーの詳細情報を知るとともに所定
のエラー処理動作を行なう。
次に本発明の特徴であるフアームウエアにより
擬似的にエラーを発生させる方法について説明す
る。
擬似的にエラーを発生させる方法について説明す
る。
まず、フアームウエアは生起させたいエラー状
態（障害）に対応する擬似障害発生フリツプフロ
ツプ７１〜７ｎを“１”にセツトし、制御回路５
に対して動作指示を行なう。所定の動作状態にな
つたとき、タイミング発生回路４から対応するエ
ラーに対するチエツクタイミング信号が発生し、
アンド回路３１〜３ｎのゲートが開くことによ
り、あらかじめセツトされている擬似障害発生フ
リツプフロツプ７１〜７ｎの出力がオア回路２１
〜２ｎを通して、制御回路５および対応するエラ
ー表示フリツプフロツプ６１〜６ｎへ出力され
る。フアームウエアはエラーを制御回路５より報
告されると、擬似障害フリツプフロツプ７１〜７
ｎおよびエラー表示フリツプフロツプ６１〜６ｎ
等を読み出すことにより、擬似障害によりエラー
が発生したことを知り、所定のエラー処理動作を
行なう。
態（障害）に対応する擬似障害発生フリツプフロ
ツプ７１〜７ｎを“１”にセツトし、制御回路５
に対して動作指示を行なう。所定の動作状態にな
つたとき、タイミング発生回路４から対応するエ
ラーに対するチエツクタイミング信号が発生し、
アンド回路３１〜３ｎのゲートが開くことによ
り、あらかじめセツトされている擬似障害発生フ
リツプフロツプ７１〜７ｎの出力がオア回路２１
〜２ｎを通して、制御回路５および対応するエラ
ー表示フリツプフロツプ６１〜６ｎへ出力され
る。フアームウエアはエラーを制御回路５より報
告されると、擬似障害フリツプフロツプ７１〜７
ｎおよびエラー表示フリツプフロツプ６１〜６ｎ
等を読み出すことにより、擬似障害によりエラー
が発生したことを知り、所定のエラー処理動作を
行なう。
本発明は以上説明したように、フアームウエア
制御による装置に施し、エラーチエツク回路に対
応した擬似障害発生フリツプフロツプ、オア回路
およびアンド回路を設け、チエツクタイミング回
路およびエラー表示フリツプフロツプを利用する
構成である。したがつて擬似エラー信号発生のた
めの回路は必要最少限でよく、手動プログラム制
御等による場合の擬似エラー信号発生回路に比較
して、回路構成が簡単になる。
制御による装置に施し、エラーチエツク回路に対
応した擬似障害発生フリツプフロツプ、オア回路
およびアンド回路を設け、チエツクタイミング回
路およびエラー表示フリツプフロツプを利用する
構成である。したがつて擬似エラー信号発生のた
めの回路は必要最少限でよく、手動プログラム制
御等による場合の擬似エラー信号発生回路に比較
して、回路構成が簡単になる。
また、エラーチエツク回路からのエラー信号お
よび擬似障害発生回路からの擬似エラー信号とも
にチエツクタイミング回路によりアンド回路を開
放してエラー表示フリツプフロツプに表示させ、
フアームウエアにエラーが報告された場合、擬似
障害発生回路とエラー表示フリツプフロツプを読
み出す構成であるので、疑似エラー信号によるエ
ラーであることが確認でき、運転中での並行した
擬似エラー信号による試験の正当性をチエツクで
きるという効果がある。
よび擬似障害発生回路からの擬似エラー信号とも
にチエツクタイミング回路によりアンド回路を開
放してエラー表示フリツプフロツプに表示させ、
フアームウエアにエラーが報告された場合、擬似
障害発生回路とエラー表示フリツプフロツプを読
み出す構成であるので、疑似エラー信号によるエ
ラーであることが確認でき、運転中での並行した
擬似エラー信号による試験の正当性をチエツクで
きるという効果がある。
図は本発明による情報処理装置の一実施例を示
す回路図である。 １１〜１ｎ……エラーチエツク回路、２１〜２
ｎ……オア回路、３１〜３ｎ……アンド回路、４
……チエツクタイミング発生回路、５……制御回
路、６１〜６ｎ……エラー表示フリツプフロツ
プ、７１〜７ｎ……擬似障害発生フリツプフロツ
プ。
す回路図である。 １１〜１ｎ……エラーチエツク回路、２１〜２
ｎ……オア回路、３１〜３ｎ……アンド回路、４
……チエツクタイミング発生回路、５……制御回
路、６１〜６ｎ……エラー表示フリツプフロツ
プ、７１〜７ｎ……擬似障害発生フリツプフロツ
プ。
Claims (1)
- １ 制御装置のフアームウエアにより制御され、
動作時における種々のエラー状態をチエツクする
複数のチエツク手段と前記各チエツク手段に対応
するチエツクタイミングを発生する手段を有す
る、データ処理システムの情報処理装置におい
て、前記フアームウエアによりセツト、リセツト
および読み出し可能な障害発生フリツプフロツプ
を前記各チエツク手段に対応して設け、各フリツ
プフロツプ出力とそのフリツプフロツプに対応す
るチエツク手段出力とでそれぞれ論理和を作成
し、さらに前記各論理和出力と前記対応するチエ
ツクタイミングとの論理積を作成して以後の処理
を行う回路部に送出し前記フアームウエアにエラ
ーが報告されたとき前記障害発生フリツプフロツ
プと前記各チエツク手段対応に設けられている障
害表示フリツプフロツプとを読み出し、擬似障害
によりエラーが発生したか否かを認識するように
構成したことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10602180A JPS5731057A (en) | 1980-08-01 | 1980-08-01 | Information processing equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10602180A JPS5731057A (en) | 1980-08-01 | 1980-08-01 | Information processing equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5731057A JPS5731057A (en) | 1982-02-19 |
| JPS6161427B2 true JPS6161427B2 (ja) | 1986-12-25 |
Family
ID=14422990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10602180A Granted JPS5731057A (en) | 1980-08-01 | 1980-08-01 | Information processing equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5731057A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02502568A (ja) * | 1987-03-16 | 1990-08-16 | セトラ システムズ，インコーポレイテッド | 機械的な運動増幅手段を備えたコンパクトな力トランスジューサ |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6020247A (ja) * | 1983-07-15 | 1985-02-01 | Nec Corp | 障害検出装置 |
-
1980
- 1980-08-01 JP JP10602180A patent/JPS5731057A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02502568A (ja) * | 1987-03-16 | 1990-08-16 | セトラ システムズ，インコーポレイテッド | 機械的な運動増幅手段を備えたコンパクトな力トランスジューサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5731057A (en) | 1982-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3988579A (en) | System for testing a data processing unit | |
| KR870000114B1 (ko) | 데이타 처리 시스템 | |
| JPS63200249A (ja) | 情報処理装置 | |
| JPS5833579B2 (ja) | 情報処理装置 | |
| JP2806856B2 (ja) | 誤り検出訂正回路の診断装置 | |
| JP3348251B2 (ja) | 入出力装置 | |
| US4327409A (en) | Control system for input/output apparatus | |
| JPS6213697B2 (ja) | ||
| JPS63200250A (ja) | キヤツシユ記憶装置の擬似障害発生方式 | |
| JP2605440B2 (ja) | データ処理装置 | |
| JPH05108385A (ja) | エラー訂正回路診断方式 | |
| JPS61245069A (ja) | 診断回路 | |
| JP3156249B2 (ja) | 障害検出回路の診断方式 | |
| JPH0546426A (ja) | 自己診断回路 | |
| JPS6027423B2 (ja) | 擬似間欠誤り検査符号発生装置 | |
| JPS6322342B2 (ja) | ||
| JPS5917465B2 (ja) | チエツク装置 | |
| JPH0512057A (ja) | データ処理装置 | |
| JPS60251438A (ja) | 制御メモリ自己診断方式 | |
| JPH0232409A (ja) | 異常監視部の診断装置 | |
| JPH0298762A (ja) | 入出力インタフェース制御方式 | |
| JPH04220752A (ja) | 入出力装置 | |
| JPS62126444A (ja) | 故障診断システム | |
| JPS6149243A (ja) | 診断インタフエ−ス方式 | |
| JPH0377546B2 (ja) |