JPH02134831A - ダイボンド法 - Google Patents

ダイボンド法

Info

Publication number
JPH02134831A
JPH02134831A JP63289192A JP28919288A JPH02134831A JP H02134831 A JPH02134831 A JP H02134831A JP 63289192 A JP63289192 A JP 63289192A JP 28919288 A JP28919288 A JP 28919288A JP H02134831 A JPH02134831 A JP H02134831A
Authority
JP
Japan
Prior art keywords
solder
bonding
semiconductor chip
chip
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63289192A
Other languages
English (en)
Inventor
Mitsuhiko Asano
浅野 光彦
Akio Shimomura
昭夫 下村
Toshio Suzuki
俊男 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP63289192A priority Critical patent/JPH02134831A/ja
Publication of JPH02134831A publication Critical patent/JPH02134831A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】
この発明は、半導体チップを筐体等の部材の表面に接合
するダイボンド法に関し、とくに切削等によって形成し
た筐体表面に半導体チップを接合する場合や半導体圧力
センサのように高度の気密を保つように半導体チップを
接合する場合に好適なダイボンド法の改良に関する。
【従来の技術】
共晶系グイボンド法では、従来、半導体チップをボンデ
ィングコレットにより、接合すべき部材の表面に押さえ
つけて加圧し、スクラブ(振動)等を行いながら、さら
に熱を加えて接合している。
【発明が解決しようとする課題】
しかしながら、従来のダイボンド法では直接半導体チッ
プでAu/Si、 Au/Sn等のソルダに圧力、スク
ラブを加えているため、十分なダイボンドを行えないと
いう問題があった。すなわち、第一にソルダを部材の表
面に融合するのと半導体チップに融合するのとを同時に
行なわなければならないことと、第二に半導体チップの
加圧用の荷重、ソルダを溶かす温度あるいはソルダの選
定、スクラブ強度、回数、作業時間、雰囲気等のダイボ
ンド条件が、半導体チップを損なわない範囲という強い
制約の下に置かれていることとにより、十分な接合を実
現するのに必要な条件を選べないことが多い。 とくに、半導体圧力センサ等の高度の気密を要するデバ
イス、半導体レーザ等の熱交換を十分に行なわなければ
ならないデバイス、あるいは完全な電気的接合を要する
デバイスなどでは、このことが大きな問題となっている
。すなわち、半導体チップを接合すべき部材の表面は、
Au/Si、 Au/Sn等のソルダが半導体チップの
裏面と部材表面との間に隈なくいきわたってこそ接合が
完全になるので、十分に平滑でなければならないが、上
記の半導体圧力センサや半導体レーザなどのデバイスで
はコストとの関係で切削加工により作られた表面の粗い
筐体に半導体チップをダイボンドせざるを得ないので、
半導体チップ裏面の全面の均一な接合が困難で、接合部
にボイド(気泡)等が発生し易く、この工程の不良率が
きわめて高かった。 就中、高度の気密を要する半導体圧力センサの場合問題
は深刻である。 この発明は、半導体チップの特性劣化をまったく心配す
ることなくダイボンド条件を選定でき、それにより表面
の粗い部材にも完全に接合できるよう改善した、ダイボ
ンド法を提供することを目的とする。
【課題を解決するための手段】
上記目的を達成するため、この発明によるダイボンド法
においては、半導体チップを接合する前に、ダミーのチ
ップを用いてこれを振動させながら熱圧着することによ
りソルダを上記部材の表面に接合した後、そのソルダの
表面に上記半導体チップを接合するようにしている。
【作  用】
ダミーのチップを用い、このダミーチップにより部材表
面上のソルダを加圧し、振動させ、熱を加える。これに
よりソルダは部材表面に完全に接合する。すなわち、加
圧したり振動を加えたりするのはダミーのチップである
ため、どのような温度、加圧のための荷重、振動の強度
、回数であっても選ぶことができるので、部材表面が粗
くて細かな凹凸があるような場合でもそれを完全に埋め
てしまうことができる。 このあと、ソルダの表面にダミーでない半導体チップを
ダイボンドすることになるが、ソルダの表面は平滑であ
るため、この半導体チップの特性を劣化させない範囲の
ダイボンド条件でも、ソルダ表面と半導体チップ裏面と
の完全な接合が容易に実現できる。 このように、部材表面とソルダとの完全な接合か図れ、
且つソルダ表面と半導体チップ裏面との完全な接合が達
成されるため、半導体チップはソルダを介在して部材表
面に完全に接合されることになり、特性劣化の心配もま
ったくない。
【実 施 例】
つぎにこの発明の一実施例について図面を参照しながら
説明する。第1図はこの発明を適用した半導体圧力セン
サの組み立て装置を概念的に示すもので、この図におい
て、搬送装置1は筐体5を矢印に示すように搬送し、そ
の搬送方向に順にソルダ供給装置2、予備ヘッド3、ボ
ンディングヘッド4が配置される。ソルダ供給装置2は
この実施例の場合、シート状のAu/Si共晶系ソルダ
6を、第2図Aに示すように各筐体5に対して供給する
。 筐体5はステムであって金属(コバール、42アロイ、
鉄等の金属)を切削して貫通孔51を有するように作ら
れ、端子52が絶縁状態を保つように取り付けられてい
る。予備ヘッド3及びボンディングヘッド4はそれぞれ
ボンディングコレットが備えられ、予備ヘッド3では予
備的なスクラブが行なわれ、ボンディングヘッド4では
半導体チップのダイボンドが行なわれる。 まず、ソルダ供給ステージでは第2図Aのように筐体ら
の表面の所定の位置にソルダ6が供給される。 つぎに予備スクラブステージにおいて、第2図Bに示す
ように予備ヘッド3のボンディングコレット8によって
把持されたダミーチップ7がこのソルダ6に圧力を加え
るとともに、横方向の振動を加える。この実施例の場合
、ボンディングコレット8は(後述のボンディングコレ
ット10も同じであるが)真空吸着によりダミーチップ
7を把持する。このとき、筐体5の表面が粗い場合には
その凹凸がソルダ6によって完全に埋め込まれるように
、コレット8による加圧の荷重、スクラブの強度・回数
・時間、温度、雰囲気等の条件を設定する。この場合、
実際に加圧・振動を与えるのはダミーのチップ7である
ため、その劣化等は考慮する必要がなく、自由に条件を
設定してボイド等のない完全な接合を行なって筐体5の
表面の凹凸を埋め込み、且つソルダ6の表面平滑度を得
るようにすることができる。 このような予備スクラブの終了した筐体5は、ダイボン
ドステージまで搬送される。そしてこのダイボンドステ
ージにおいて第2図Cのように、ボンディングヘッド4
のボンディングコレット10によって把持された半導体
チップ9がソルダ6の表面にダイボンドされる。この場
合、ソルダ6の表面は十分に平滑であるため、加圧の荷
重、温度、スクラブの回数等の条件は半導体チップ9の
劣化を生じない範囲に設定しても、ソルダ6の表面と半
導体チップ9の裏面との接合は完全なものとなる。 その後、第2図りのように半導体チップ9と端子52と
の間にワイヤ53をボンディングし、カバー54を筐体
5に取り付けて半導体圧力センサが完成する。この半導
体圧力センサにおいては、筐体5の表面の貫通孔51の
周囲で半導体チップ9が完全に接合されるので、気密性
が高いものが容易にできる。この半導体圧力センサでは
貫通孔51を通じて導入された圧力により半導体チップ
9を変形させるため、半導体チップ9との接合部の気密
性が重要であり、この気密性が得られないものは不良品
となる。そこで、上記のように容易に気密性が得られる
ことからこの工程での不良率を大幅に下げることができ
る。 なお、上記では筐体5の表面に凹凸が存在している場合
について述べたが、第3図に示すように筐体5のセツテ
ィングが完全でなくて、角度θだけ傾いているような場
合、半導体チップ9のダイボンドの前にソルダ6を接合
することによりその傾きを吸収してしまうことができる
ので、この点でも不良率を下げると同時に筐体5のコス
トの低減を図ることができる。 実際の組み立て装置では、これらの各加工ステージは筐
体5の流れに沿って同時に自動的に行なわれるため、予
備スクラブのための時間はほとんど吸収されてしまい、
サイクルタイムの長大化はないと考えてよい。 以上実施例について説明してきたが、この発明は上記の
実施例に限定される趣旨でないことは勿論である。たと
えばソルダとして共晶系のもの以外にAu/Snはんだ
等を用いることができるし、半導体圧力センサ以外の半
導体デバイスの製造工程に適用できる。
【発明の効果】
この発明のダイボンド法によれば、半導体チップの特性
劣化をまったく心配することなく半導体チップの所定の
部材への完全な接合が可能である。 そのため、たとえば切削加工した表面の粗い筐体に接合
するような場合や、気密を要するような場合に絶大の効
果がある。また、部材のわずかな傾きも吸収することが
できる。
【図面の簡単な説明】
第1図はこの発明の一実施例の全体の模式図、第2図A
、B、C,Dは同実施例の各工程を示す断面図、第3図
は筐体が傾いているときを示す断面図である。 1・・・搬送装置、2・・・ソルダ供給装置、3・・・
予備ヘッド、4・・・ボンディングヘッド、5・・・筐
体、51・・・貫通孔、52・・・端子、53・・・ワ
イヤ、54・・・カバー、6・・・ソルダ、7・・・ダ
ミーチップ、8.10・・・ボンディングコレット、9
・・・半導体チップ。

Claims (1)

    【特許請求の範囲】
  1. (1)半導体チップを所定の部材の表面に接合するダイ
    ボンド法において、上記半導体チップを接合する前に、
    ダミーのチップを用いてこれを振動させながら熱圧着す
    ることによりソルダを上記部材の表面に接合した後、そ
    のソルダの表面に上記半導体チップを接合することを特
    徴とするダイボンド法。
JP63289192A 1988-11-16 1988-11-16 ダイボンド法 Pending JPH02134831A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63289192A JPH02134831A (ja) 1988-11-16 1988-11-16 ダイボンド法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63289192A JPH02134831A (ja) 1988-11-16 1988-11-16 ダイボンド法

Publications (1)

Publication Number Publication Date
JPH02134831A true JPH02134831A (ja) 1990-05-23

Family

ID=17739967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63289192A Pending JPH02134831A (ja) 1988-11-16 1988-11-16 ダイボンド法

Country Status (1)

Country Link
JP (1) JPH02134831A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010503982A (ja) * 2006-09-14 2010-02-04 バレオ エレクトロニク エ システメ デ リアイソン 材料を加えることによって部材をサポートに接着する方法、および2つの要素を重ね合わせる装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010503982A (ja) * 2006-09-14 2010-02-04 バレオ エレクトロニク エ システメ デ リアイソン 材料を加えることによって部材をサポートに接着する方法、および2つの要素を重ね合わせる装置
US8952288B2 (en) 2006-09-14 2015-02-10 Valeo Equipements Electriques Monteur Method of bonding a member to a support by addition of material, and device for arranging two elements, one on the other

Similar Documents

Publication Publication Date Title
JP4206320B2 (ja) 半導体集積回路装置の製造方法
JP3423897B2 (ja) 半導体装置の製造方法
JPH08274204A (ja) ハーメチックシールシステムおよびデバイスのハーメチックシール方法
US20020056740A1 (en) Flip chip bonding method
US20050093180A1 (en) Chip scale packaged semiconductor device
US6199743B1 (en) Apparatuses for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies
JPH02134831A (ja) ダイボンド法
JP4796610B2 (ja) 半導体集積回路装置の製造方法
JPS59208844A (ja) フエイスダウンボンダ−
JP2002050651A (ja) 実装方法
JP2000349099A (ja) はんだ接合方法および、半導体装置の製造方法
JP2000164636A (ja) 半導体発光素子の実装方法及びこれに用いるボンディングツール
JPH03218950A (ja) 無フラックスはんだ付け方法
JP4378227B2 (ja) フリップチップ実装方法
JPH08148512A (ja) 半導体装置の製造方法
JPH0590460A (ja) 半導体装置の製造方法
KR100401017B1 (ko) 히트블럭 및 이를 이용한 반도체패키지의 제조방법
JPS61251045A (ja) 半導体チツプのダイボンデイング方法
JPS5878434A (ja) 半導体素子接着方法
JP2591600B2 (ja) ボンディング方法
JPH02174143A (ja) 半田封止構造
JPH0251258B2 (ja)
JPH05144989A (ja) リードフレームの製造方法とそれを用いた半導体素子の接合方法
JPH0480948A (ja) 半導体製造装置
JPH0917826A (ja) 半導体製造装置及び方法