JPH02174143A - 半田封止構造 - Google Patents
半田封止構造Info
- Publication number
- JPH02174143A JPH02174143A JP63328656A JP32865688A JPH02174143A JP H02174143 A JPH02174143 A JP H02174143A JP 63328656 A JP63328656 A JP 63328656A JP 32865688 A JP32865688 A JP 32865688A JP H02174143 A JPH02174143 A JP H02174143A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- cap
- substrate
- sealed
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Casings For Electric Apparatus (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半田封止技術に関し、特に、半導体装置の気
密封止構造に適用して有効な半田封止技術に関する。
密封止構造に適用して有効な半田封止技術に関する。
たとえば、従来の半導体装置の気密封止構造に用いられ
る半田封止技術としては、ジエイ・プラデイ(J、Br
ady )とエム−:l−) −?−イ(M、 Cou
rtney)による空冷アイ・ビー・エム4381モジ
ユールのための気密賜/鉛半田封止(”Hermeti
c tin/1ead 5older sealing
for the air−cooled 1BM 4
381 module”) (ICCD’83.198
3年11月1日)に記載されるものが知られている。
る半田封止技術としては、ジエイ・プラデイ(J、Br
ady )とエム−:l−) −?−イ(M、 Cou
rtney)による空冷アイ・ビー・エム4381モジ
ユールのための気密賜/鉛半田封止(”Hermeti
c tin/1ead 5older sealing
for the air−cooled 1BM 4
381 module”) (ICCD’83.198
3年11月1日)に記載されるものが知られている。
その概要は、多数の半導体素子を搭載したセラミック基
板に対して、同材質のキャップを半田を介して封着する
ことにより、内部の半導体素子を気密に封止するととも
に、封着面に突設され、半田中に埋没した状態となる所
定の高さのスペーサによって基板とキャップとの間に介
在する半田層の厚さを一定に制御して、基板の歪みなど
を半田層の厚さで吸収させるようにしたものである。
板に対して、同材質のキャップを半田を介して封着する
ことにより、内部の半導体素子を気密に封止するととも
に、封着面に突設され、半田中に埋没した状態となる所
定の高さのスペーサによって基板とキャップとの間に介
在する半田層の厚さを一定に制御して、基板の歪みなど
を半田層の厚さで吸収させるようにしたものである。
また、同種の他の技術としては、たとえば、特開昭59
−17271号公報に開示されるものが知られている。
−17271号公報に開示されるものが知られている。
すなわち、半導体素子が収容される凹所が形成されたセ
ラミック容器と蓋とを、ろう材を介して封着してなるセ
ラミックパッケージ半導体装置において、セラミック容
器の封着部に傾斜面または段差を形成し、この傾斜面や
段差と蓋との間の空間に封着時の余剰のろう材を保持さ
せるようにして、余剰のろう材がセラミック容器の内部
に流出することに起因する種々の不都合を防止しようと
するものである。
ラミック容器と蓋とを、ろう材を介して封着してなるセ
ラミックパッケージ半導体装置において、セラミック容
器の封着部に傾斜面または段差を形成し、この傾斜面や
段差と蓋との間の空間に封着時の余剰のろう材を保持さ
せるようにして、余剰のろう材がセラミック容器の内部
に流出することに起因する種々の不都合を防止しようと
するものである。
ところが、上記の前者の従来技術においては、基板の歪
みなどによる当該基板とキャップとの間隙の変動によっ
て、封着領域の全域に一定の割合で塗着されている半田
に過不足を生じることとなり、封着部位に形成される半
田フィレットの断面形状が望ましいへの字形から外れて
、封止構造の信頼性が低下するという問題がある。
みなどによる当該基板とキャップとの間隙の変動によっ
て、封着領域の全域に一定の割合で塗着されている半田
に過不足を生じることとなり、封着部位に形成される半
田フィレットの断面形状が望ましいへの字形から外れて
、封止構造の信頼性が低下するという問題がある。
すなわち、セラミック基板の歪みが甚だしく、セラミッ
ク基板とキャップとの間隙が基準の値よりも小さくなる
場合には、余剰の半田が封着部位からキャンプ内部に溢
れ出して内部の半導体素子の短絡を引き起こすなどの障
害をもたらし、逆に、セラミック基板とキャップとの間
隙が大きくなる場合には、封着部に対する半田の充填状
態が不十分となって、封着部の気密性を確保できなくな
るなどの障害が発生するものである。
ク基板とキャップとの間隙が基準の値よりも小さくなる
場合には、余剰の半田が封着部位からキャンプ内部に溢
れ出して内部の半導体素子の短絡を引き起こすなどの障
害をもたらし、逆に、セラミック基板とキャップとの間
隙が大きくなる場合には、封着部に対する半田の充填状
態が不十分となって、封着部の気密性を確保できなくな
るなどの障害が発生するものである。
また、後者の従来技術では、セラミック容器の封着部に
複雑な加工を施す必要があり、製造工程が煩雑になると
いう問題がある。
複雑な加工を施す必要があり、製造工程が煩雑になると
いう問題がある。
そこで、本発明の目的は、封着部の間隙の変動に影響さ
れることなく、望ましい半田フィレットの形状を維持す
ることを可能にして、信頼性を向上させることが可能な
半導体封止技術を提供することにある。
れることなく、望ましい半田フィレットの形状を維持す
ることを可能にして、信頼性を向上させることが可能な
半導体封止技術を提供することにある。
本発明の他の目的は、簡単な工程で、封着部における半
田の過不足に起因する欠陥の発生を防止することが可能
な半田封止技術を提供することにある。
田の過不足に起因する欠陥の発生を防止することが可能
な半田封止技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、本発明になる半田封止構造は、半導体素子を
第1主面に搭載した基板と、半導体素子を隠蔽するキャ
ップとを半田を介して封着してなる半田封止構造であっ
て、キャップにおける半田濡れ領域を、基板に対向し、
当該キャップを構成するフレーム部の端面および当該フ
レーム部の内外側面にわたって形成するようにしたもの
である。
第1主面に搭載した基板と、半導体素子を隠蔽するキャ
ップとを半田を介して封着してなる半田封止構造であっ
て、キャップにおける半田濡れ領域を、基板に対向し、
当該キャップを構成するフレーム部の端面および当該フ
レーム部の内外側面にわたって形成するようにしたもの
である。
上記した手段によれば、たとえば、キャップを構成する
フレームの基板に対する対向面のみに半田濡れ領域を形
成する場合に比較して、半田濡れ領域の面積が大きくな
るので、基板とキャップとの封着部の間隙が歪みなどに
よって設計時に想定された値から変動しても、当該間隙
の変動による半田の過不足を補い得る適量の半田を、望
ましい半田フィレットの形状を維持した状態で半田濡れ
領域に保持させることができる。
フレームの基板に対する対向面のみに半田濡れ領域を形
成する場合に比較して、半田濡れ領域の面積が大きくな
るので、基板とキャップとの封着部の間隙が歪みなどに
よって設計時に想定された値から変動しても、当該間隙
の変動による半田の過不足を補い得る適量の半田を、望
ましい半田フィレットの形状を維持した状態で半田濡れ
領域に保持させることができる。
これにより、封着部の間隙の変動に影響されることなく
、半田封止構造の信頼性を確保することができる。
、半田封止構造の信頼性を確保することができる。
また、基板やキャップ自体に特別な加工を施す必要がな
いので、簡単な工程で封着部における半田−の過不足に
起因する欠陥の発生を防止することができる。
いので、簡単な工程で封着部における半田−の過不足に
起因する欠陥の発生を防止することができる。
第1図は、本発明の一実施例である半田封止構造を用い
た半導体装置の気密封止構造の断面図であり、第2図は
、その構成部品の製造工程の一例を示す断面図、さらに
第3図(a)〜(C)は、その作用の一例を示す説明図
である。
た半導体装置の気密封止構造の断面図であり、第2図は
、その構成部品の製造工程の一例を示す断面図、さらに
第3図(a)〜(C)は、その作用の一例を示す説明図
である。
たとえば、セラミックなどからなる基板lの第1主面1
aには、図示しない配線パターンや電極が形成されてお
り、この配線パターンや電極に対応する位置には、複数
の半田バンブ2を介して、複数の半導体素子3が、当該
半導体素子3の図示しない外部接続電極が電気的に接続
された状態で搭載されている。
aには、図示しない配線パターンや電極が形成されてお
り、この配線パターンや電極に対応する位置には、複数
の半田バンブ2を介して、複数の半導体素子3が、当該
半導体素子3の図示しない外部接続電極が電気的に接続
された状態で搭載されている。
基板1における第1主面1aの裏側の第2主面1bには
、複数のピン4がろう付けなどの技術によって所定のピ
ッチで固定されており、個々のピン4は、当該基板1の
内部に設けら、れている図示しない多層配線構造などを
介して、第1主面1aの側の図示しない配線構造や電極
などに電気的に接続されている。
、複数のピン4がろう付けなどの技術によって所定のピ
ッチで固定されており、個々のピン4は、当該基板1の
内部に設けら、れている図示しない多層配線構造などを
介して、第1主面1aの側の図示しない配線構造や電極
などに電気的に接続されている。
これにより、半田バンプ2.基板lの内部の図示しない
多層配線構造および複数のピン4を介して、基板lに搭
載された複数の半導体素子3と外部との間における電気
信号の授受や動作電力の供給などが行われるものである
。
多層配線構造および複数のピン4を介して、基板lに搭
載された複数の半導体素子3と外部との間における電気
信号の授受や動作電力の供給などが行われるものである
。
複数の半導体素子3を搭載した基板1の第1主面1aに
は、当該複数の半導体素子3を隠蔽するようにキャップ
5が半田6を介して封着されてふり、このキャップ5と
基板1とで気密封止構造を構成している。
は、当該複数の半導体素子3を隠蔽するようにキャップ
5が半田6を介して封着されてふり、このキャップ5と
基板1とで気密封止構造を構成している。
キャップ5は、たとえば熱伝導性の良好な窒化アルミニ
ウムなどからなる板状の蓋体5aと、たとえば、427
0イなどからなるフレーム5bとで構成されており、蓋
体5aの複数の半導体素子3に対する対向面には、封着
状態において個々の半導体素子3に所定の間隙で対向す
るように複数の伝熱体7が設けられている。
ウムなどからなる板状の蓋体5aと、たとえば、427
0イなどからなるフレーム5bとで構成されており、蓋
体5aの複数の半導体素子3に対する対向面には、封着
状態において個々の半導体素子3に所定の間隙で対向す
るように複数の伝熱体7が設けられている。
そして、動作中の半導体素子3から発生する熱は、封着
時にキャップ5の内部に封入されたヘリウムなどのガス
および伝熱体7、さらにはキャップ5の蓋体5aを介し
て外部に放散される構造となっている。
時にキャップ5の内部に封入されたヘリウムなどのガス
および伝熱体7、さらにはキャップ5の蓋体5aを介し
て外部に放散される構造となっている。
基板1においてキャップ5が封着される第1主面1aの
外縁部には棒状に、半田6に対する濡れ性の良好なメタ
ライズパターン8が形成されている。
外縁部には棒状に、半田6に対する濡れ性の良好なメタ
ライズパターン8が形成されている。
この場合、基板1の側のメタライズパターン8に封着さ
れるキャップ5のフレーム5bの端部には、当該メタラ
イズパターン8に対向する端面5Cおよび内側面5d、
外側面5eにわたって、断面形状がコの字形となるよう
に、半田に対する濡れ性の良好なメタライズパターン9
(半田濡し領域)が形成されている。
れるキャップ5のフレーム5bの端部には、当該メタラ
イズパターン8に対向する端面5Cおよび内側面5d、
外側面5eにわたって、断面形状がコの字形となるよう
に、半田に対する濡れ性の良好なメタライズパターン9
(半田濡し領域)が形成されている。
このフレーム5bのメタライズパターン9は、たとえば
、フレーム5bの目的の形成領域以外の部分にマスクを
施して行われるニッケルー金メツキなどによって簡便に
形成される。
、フレーム5bの目的の形成領域以外の部分にマスクを
施して行われるニッケルー金メツキなどによって簡便に
形成される。
また、その際には、蓋体5aに対するフレーム5bのろ
う付けのための下地領域5fも同時に形成され、第2図
に示されるように、フレーム5bは、蓋体5aに対して
、たとえばチタンを含有した銀−銅ろうなどによって一
体に固定されることによりキャップ5を構成する。
う付けのための下地領域5fも同時に形成され、第2図
に示されるように、フレーム5bは、蓋体5aに対して
、たとえばチタンを含有した銀−銅ろうなどによって一
体に固定されることによりキャップ5を構成する。
そして、基板1のメタライズパターン8と、キャップ5
のメタライズパターン9との間に、周知のりフロー操作
によって均等に溶融・分散される半田6により基板1と
キャップ5とが気密に封着されるものである。
のメタライズパターン9との間に、周知のりフロー操作
によって均等に溶融・分散される半田6により基板1と
キャップ5とが気密に封着されるものである。
なお、特に図示しないが、キャップ5を構成するフレー
ム5bの基板1に対する対向面には、封着状態において
半田6の内部に埋没した状態となる位胃に所定の高さの
複数の突起が設けられており、この突起の高さによって
、フレーム5bと基板lとの間隙、すなわち半田接続高
さり、が所定に制御されている。
ム5bの基板1に対する対向面には、封着状態において
半田6の内部に埋没した状態となる位胃に所定の高さの
複数の突起が設けられており、この突起の高さによって
、フレーム5bと基板lとの間隙、すなわち半田接続高
さり、が所定に制御されている。
ここで、本実施例の場合には、半田接続高さhが所定の
標準値のときには、第3図(b)に示されるように、メ
タライズパターン9の内側面5dおよび外側面5eの側
にも半田6が溜まるように、当該半田6の量が設定され
、この時、半田6のリフロー時における自重とメタライ
ズパターン9の内側面5dおよび外側面5eへの濡れ上
がる力右よび表面張力が均衡して、フレーム5bの内側
面5dおよび外側面5eの双方に形成される半田フィレ
ット6aは望ましいへの字形を呈するようになっている
。
標準値のときには、第3図(b)に示されるように、メ
タライズパターン9の内側面5dおよび外側面5eの側
にも半田6が溜まるように、当該半田6の量が設定され
、この時、半田6のリフロー時における自重とメタライ
ズパターン9の内側面5dおよび外側面5eへの濡れ上
がる力右よび表面張力が均衡して、フレーム5bの内側
面5dおよび外側面5eの双方に形成される半田フィレ
ット6aは望ましいへの字形を呈するようになっている
。
一方、基板1の歪みなどによって半田接続高さり、が標
準値よりも小さくなった封着部位においては、フレーム
5bの端面5Cと基板1との間隙から一部の半田6が外
部に押し出されることになるが、本実施例の場合には、
第3図(a)に示されるように、押し出された半田6は
、フレーム5bの内側面5dおよび外側面5eの各々に
延設されているメタライズパターン9の全域に分散して
保持され、半田フイシン)6aは標準の半田接続高さり
、の場合と同様に、望ましいへの字形を呈する状態とな
る。
準値よりも小さくなった封着部位においては、フレーム
5bの端面5Cと基板1との間隙から一部の半田6が外
部に押し出されることになるが、本実施例の場合には、
第3図(a)に示されるように、押し出された半田6は
、フレーム5bの内側面5dおよび外側面5eの各々に
延設されているメタライズパターン9の全域に分散して
保持され、半田フイシン)6aは標準の半田接続高さり
、の場合と同様に、望ましいへの字形を呈する状態とな
る。
このため、フレーム5bと基板1との間隙から押し出さ
れた余剰の半田6がキャップ5の内部の半導体素子3の
側に流れ出す懸念がなく、余剰の半田6による短絡など
の障害が確実に防止される。
れた余剰の半田6がキャップ5の内部の半導体素子3の
側に流れ出す懸念がなく、余剰の半田6による短絡など
の障害が確実に防止される。
逆に、基板1の歪みなどによって、半田接続高さり、が
標準値よりも大きくなった場合には、従来では、当該標
準値を想定して設定されている半田6の量では不足気味
となることが懸念されるが、本実施例の場合には、標準
の半田接続高さhjの状態においてメタライズパターン
9の内側面5dおよび外側面5eの側に保持されていた
半田6により、不足分が適切に補われるので、第3図(
C)に示されるように、フレーム5bの端面5Cにおけ
るメタライズパターン9と、基板1の側のメタライズパ
ターン8との間に、半田6が確実に充満した状態となる
とともに、半田フィレット5a(D形状も、標準の半田
接続高さり、の場合と同様に、望ましいへの字形を呈す
る状態となる。
標準値よりも大きくなった場合には、従来では、当該標
準値を想定して設定されている半田6の量では不足気味
となることが懸念されるが、本実施例の場合には、標準
の半田接続高さhjの状態においてメタライズパターン
9の内側面5dおよび外側面5eの側に保持されていた
半田6により、不足分が適切に補われるので、第3図(
C)に示されるように、フレーム5bの端面5Cにおけ
るメタライズパターン9と、基板1の側のメタライズパ
ターン8との間に、半田6が確実に充満した状態となる
とともに、半田フィレット5a(D形状も、標準の半田
接続高さり、の場合と同様に、望ましいへの字形を呈す
る状態となる。
このため、たとえば、フレーム5bと基板1とを封着す
る半田6の量が不足した状態となることに起因して、封
着部の気密性や強度などが損なわれることが確実に防止
される。
る半田6の量が不足した状態となることに起因して、封
着部の気密性や強度などが損なわれることが確実に防止
される。
このように、本実施例における半田封止構造によれば、
基板1の歪みなどに起因する半田接続高さり、の変動に
影響されることなく、当該基板1とキャップ5との封着
部の信頼性を確保することができる。
基板1の歪みなどに起因する半田接続高さり、の変動に
影響されることなく、当該基板1とキャップ5との封着
部の信頼性を確保することができる。
また、キャップ5を構成するフレーム5bに設けられる
メタライズパターン9は、たとえば目的の領域以外をマ
スクしたメツキなどによって比較的簡便に形成すること
ができるので、たとえば、フレーム5bや基板1自体を
特殊な形状に加工する場合などに比較して製作工程が簡
略化される。
メタライズパターン9は、たとえば目的の領域以外をマ
スクしたメツキなどによって比較的簡便に形成すること
ができるので、たとえば、フレーム5bや基板1自体を
特殊な形状に加工する場合などに比較して製作工程が簡
略化される。
これにより、半田封止構造における量産性と信頼性の確
保とを両立させることが可能となる。
保とを両立させることが可能となる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、キャップの構造としては、前記の実施例中に
例示したものに限らず、蓋体とフレームとをセラミック
スなどで一体に成形したものを用いてもよい。
例示したものに限らず、蓋体とフレームとをセラミック
スなどで一体に成形したものを用いてもよい。
また、メタライズパターンを構成する物質としては、ニ
ッケルー金メツキなどに限らず、半田に対する濡れ性な
ど、半田封止構造に必要な所定の特性を満足するもので
あればいかなるものであってもよい。
ッケルー金メツキなどに限らず、半田に対する濡れ性な
ど、半田封止構造に必要な所定の特性を満足するもので
あればいかなるものであってもよい。
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、以下のとおりで
ある。
って得られる効果を簡単に説明すれば、以下のとおりで
ある。
すなわち、本発明になる半田封止構造によれば、半導体
素子を第1主面に搭載した基板と、前記半導体素子を隠
蔽するキャップとを半田を介して封着してなる半田封止
構造であって、前記キャップにおける半田濡れ領域が、
前記基板に対向し、当該キャップを構成するフレーム部
の端面および当該フレーム部の内外側面にわたって形成
されているので、たとえば、キャップを構成するフレー
ムの基板に対する対向面のみに半田濡れ領域を形成する
場合に比較して、半田濡れ領域の面積が大きくなり、基
板とキャップとの封着部の間隙が歪みなどによって設計
時に想定された値から変動しても、当該間隙の変動によ
る半田の過不足を補い得る適量の半田を、望ましい半田
フィレットの形状を維持した状態で半田濡れ領域に保持
させることができる。
素子を第1主面に搭載した基板と、前記半導体素子を隠
蔽するキャップとを半田を介して封着してなる半田封止
構造であって、前記キャップにおける半田濡れ領域が、
前記基板に対向し、当該キャップを構成するフレーム部
の端面および当該フレーム部の内外側面にわたって形成
されているので、たとえば、キャップを構成するフレー
ムの基板に対する対向面のみに半田濡れ領域を形成する
場合に比較して、半田濡れ領域の面積が大きくなり、基
板とキャップとの封着部の間隙が歪みなどによって設計
時に想定された値から変動しても、当該間隙の変動によ
る半田の過不足を補い得る適量の半田を、望ましい半田
フィレットの形状を維持した状態で半田濡れ領域に保持
させることができる。
これにより、封着部の間隙の変動に影響されることなく
、半田封止構造の信頼性を確保することができる。
、半田封止構造の信頼性を確保することができる。
また、基板やキャップ自体に特別な加工を施す必要がな
いので、簡単な工程で封着部における半田の過不足に起
因する欠陥の発生を防止することができる。
いので、簡単な工程で封着部における半田の過不足に起
因する欠陥の発生を防止することができる。
第1図は本発明の一実施例である半田封止構造を用いた
半導体装置の気密封止構造の断面図、第2図はその構成
部品の製造工程の一例を示す断面図、 第3図(a)〜(C)はその作用の一例を示す説明図で
ある。 l・・・基板、1a・・・第1主面、■b・・・第2主
面、2・・・半田バンプ、3・・・半導体素子、4・・
・ビン、5・・・キャップ、5a・・・M体、5b・・
・フレーム、5C・・・端面、5d・・・内側面、5e
・・・外側面、5f・・・下地領域、6・・・半田、6
a・・・半田フィレット、7・・・伝熱体、8・・・メ
タライズパターン、9・・・メタライズパターン(半田
濡れ領域)、h、・・・半田接続高さ。
半導体装置の気密封止構造の断面図、第2図はその構成
部品の製造工程の一例を示す断面図、 第3図(a)〜(C)はその作用の一例を示す説明図で
ある。 l・・・基板、1a・・・第1主面、■b・・・第2主
面、2・・・半田バンプ、3・・・半導体素子、4・・
・ビン、5・・・キャップ、5a・・・M体、5b・・
・フレーム、5C・・・端面、5d・・・内側面、5e
・・・外側面、5f・・・下地領域、6・・・半田、6
a・・・半田フィレット、7・・・伝熱体、8・・・メ
タライズパターン、9・・・メタライズパターン(半田
濡れ領域)、h、・・・半田接続高さ。
Claims (1)
- 1.半導体素子を第1主面に搭載した基板と、前記半導
体素子を隠蔽するキャップとを半田を介して封着してな
る半田封止構造であって、前記キャップにおける半田濡
れ領域が、前記基板に対向し、当該キャップを構成する
フレーム部の端面および当該フレーム部の内外側面にわ
たって形成されていることを特徴とする半田封止構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63328656A JP2531768B2 (ja) | 1988-12-26 | 1988-12-26 | 半田封止構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63328656A JP2531768B2 (ja) | 1988-12-26 | 1988-12-26 | 半田封止構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02174143A true JPH02174143A (ja) | 1990-07-05 |
| JP2531768B2 JP2531768B2 (ja) | 1996-09-04 |
Family
ID=18212697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63328656A Expired - Fee Related JP2531768B2 (ja) | 1988-12-26 | 1988-12-26 | 半田封止構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2531768B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022013375A (ja) * | 2020-07-03 | 2022-01-18 | 株式会社Kelk | 熱電発電モジュール |
| CN114566456A (zh) * | 2022-04-29 | 2022-05-31 | 深圳市铨天科技有限公司 | 一种多层堆叠存储芯片的封装设备 |
-
1988
- 1988-12-26 JP JP63328656A patent/JP2531768B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022013375A (ja) * | 2020-07-03 | 2022-01-18 | 株式会社Kelk | 熱電発電モジュール |
| US11387398B2 (en) | 2020-07-03 | 2022-07-12 | Kelk Ltd. | Thermoelectric power generation module |
| CN114566456A (zh) * | 2022-04-29 | 2022-05-31 | 深圳市铨天科技有限公司 | 一种多层堆叠存储芯片的封装设备 |
| CN114566456B (zh) * | 2022-04-29 | 2022-08-23 | 深圳市铨天科技有限公司 | 一种多层堆叠存储芯片的封装设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2531768B2 (ja) | 1996-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6601295B2 (en) | Method of producing chip-type electronic devices | |
| US5219794A (en) | Semiconductor integrated circuit device and method of fabricating same | |
| US4654966A (en) | Method of making a dimensionally stable semiconductor device | |
| JPH04274347A (ja) | 半導体パッケージ | |
| JPH05283460A (ja) | 半導体装置 | |
| KR101754031B1 (ko) | 양면 기판 노출형 반도체 패키지 | |
| US3337678A (en) | Sealed microminiature electronic package | |
| JP3642688B2 (ja) | 電子部品 | |
| JPH02174143A (ja) | 半田封止構造 | |
| JPH0487354A (ja) | 半導体装置 | |
| JPH03187247A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH03280453A (ja) | 半導体装置及びその製造方法 | |
| JPH0196952A (ja) | 気密封止チツプキヤリア | |
| JPH03108361A (ja) | 半導体集積回路装置 | |
| JPH0473955A (ja) | 半導体装置及びその製造方法 | |
| JPH118334A (ja) | ボールグリッドアレイパッケージの中間体及び製造方法 | |
| JPH03142860A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03181153A (ja) | 半導体集積回路装置 | |
| JP2002184907A (ja) | 電力用半導体装置 | |
| JPS6332952A (ja) | ハイブリツドic用パツケ−ジ | |
| JPH04360557A (ja) | 封止体接続方法及び封止体 | |
| JPS5931046A (ja) | 半導体装置 | |
| JPS60165742A (ja) | 半導体装置 | |
| JPH07321255A (ja) | 半導体パッケージ及びその半導体パッケージを用いた半導体装置及びその半導体装置の製造方法 | |
| JPH05114662A (ja) | 電子部品用気密封止容器およびその封止方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |