JPH02135809A - ドライバー回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明はダーリントン接続きれたトランジスタからなる
ドライバー回路に関し、更に詳しく言えば過電流に対す
る保護機能を有するドライバー回路に関するものである
。

（ロ）従来の技術 ダーリントン接続のトランジスタからなるドライバー回
路の出力段トランジスタには、ドライバー本来の機能と
して、ある程度の量の電流が流れることが予定されてい
る。従って所定の電流が流れる限り、トランジスタが劣
化、又は破壊されないように設計されている。

しかし、実際には取扱いを誤って、出力が短絡されて短
絡電流が流れたり、あるいは外部から出力に大を流が流
れ込み、出力トランジスタが破壊されることがある。通
常のドライバー回路においては、出力トランジスタのパ
ターン面積を大きくすることにより（オーバーデザイン
）、かかる大電流が流れても十分に対処しうるようにし
ている。しかし、オーバーデザインにより対処する方法
によれば、半導体装置の集積化、小型化が困難になる。

その為第２図に示す如く、オーバーデザインを不要とし
た過電流制限回路付のドライバー回路も提案きれている
。第２図において、（１）は出力段トランジスタ、（２
）はドライブ段トランジスタであり、ダーリントン接続
されている。（３）と（４）はこれらトランジスタのバ
イアス抵抗、（８）は入力抵抗である。そして、この回
路の過電流制限回路は、抵抗（５）　、　（６）及びト
ランジスタ（７）により構成されている。なお、（９）
はドライバー回路の入力端子（Ｖ＋ｓ）、（１０）　ハ
その出力端子（Ｖ、）、（１１〉は接地端子（ＧＮＤ）
である。

次にこのドライバー回路の動作について概略説明する。

いま入力端子（９）に所定の電圧（ＶＩＮ）が入力する
と、抵抗（３）　、　（４）　、　（６）　、　（８）
等によりトランジスタ（１）　、　（２）の各ベースが
所定の電圧にバイアスされる。これによりトランジスタ
（１）　、　（２）がオンするので、出力端子（１０）
に所定の電圧を発生することができる。

次いでこのドライバー回路に過′Ｗ！、流が流れたとき
の保護機能について説明する。出力段トランジスタ（１
）に電流が流れると、抵抗（６）の両端に電圧降下が生
じるが、過電流が流れるとその電圧降下が大きくなって
抵抗（５）を介してトランジスタ（７）をオンさせるよ
うになる。これにより、トランジスタ（２）のベース電
位を下げることができるので、出力段トランジスタ（１
）に流れる過電流を抑えることが可能となる。なお、抵
抗（６）の抵抗値は、定常動作電流ではトランジスタ（
７）をオンさせないが、所定の電流量を越えたとき（過
’Ｋｍ）にはオンするように設定されている。

（ハ）発明が解決しようとする課題 しかし、この従来の過電流保護回路付ドライバー回路に
よれば、通常動作状態でも抵抗（６）に電圧降下が生じ
て出力段トランジスタ（１）のエミッタ電位が上昇する
ため、出力段トランジスタ（１）のドライブ電流が抑え
られ、電力損失を招くという問題がある。

また、入力端子（９）には、電源投入時に、高い１「圧
ピークを有するラッシュ電圧が入力することがある。そ
の場合にも、出力段トランジスタ（１）に大電流が流れ
、該出力段トランジスタ（１）の劣化又は破壊を招くこ
とがある。

本発明はかかる従来の問題点に鑑みて創作されたもので
あり、低電圧入力で十分なドライブ電流が得られ、かつ
過電流による劣化又は破壊を防止することを可能とする
ドライバー回路の提供を目的とする。

（ニ）課題を解決するための手段 本発明の第１のドライバー回路は、初段トランジスタと
、出力段トランジスタとをダーリントン接続して成るド
ライバー回路において、前記出力段トランジスタとベー
ス及びエミッタが共通接続され、前記出力段トランジス
タのベース・エミッタ接合領域の面積よりも小なるベー
ス・エミｙり接合領域を有する検出トランジスタと、該
検出トランジスタに流れる出力電流に応じて、前記初段
トランジスタのベース入力を制御する制御回路とを備え
ることを特徴とする。

また本発明の第２のドライバー回路は、初段トランジス
タと、出力段トランジスタとをダーリントン接続して成
るドライバー回路において、エミッタが抵抗を介して初
段トランジスタのベースに接続され、ベースが初段トラ
ンジスタのエミ・７りに接続された保護トランジスタを
設け、該保護トランジスタのベース・エミッタ接合領域
の面積を前記初段トランジスタのそれよりも大きくした
ことを特徴とする。

（ホ）作用 本発明の第１のドライバー回路によれば、出力段トラン
ジスタとベースを共通にする検出トランジスタが設けら
れている。ところで検出トランジスタのベース・エミッ
タ接合領域の面積は、出力段トランジスタのベース・エ
ミッタ接合領域の面積に比べて小さく形成されているの
で、検出トランジスタのベース・エミッタ接合の順方向
重圧は出力段トランジスタのベース・エミッタ接合の順
方向電圧よりも高くなっている。このため通常動作時に
おいては、出力段及び検出トランジスタの共通ベースに
電圧が印加されたとき、出力段トランジスタが先にオン
して所定のドライブ電流が流れる。

いま出力負荷短絡やその他の原因により出力段トランジ
スタに過大な出力電流が流れたとする。

このとき出力段トランジスタのベース電位は通常動作状
態のベース電位よりも上昇するが、この電位が検出トラ
ンジスタのベース・エミッタ接合の順方向重圧を越える
と、検出トランジスタもオンする。そして検出トランジ
スタに所定値以上の電流が流れると、制御回路は入力段
トランジスタのベース電位を下げ、出力段トランジスタ
に過大電流が流れるのを抑制すべく機能する。

本発明の第２のドライバー回路によれば、エミッタが初
段トランジスタのベースに接続され、ベースが該初段ト
ランジスタのエミッタに接続された保護トランジスタが
設けられている。この保護トランジスタは入力段トラン
ジスタとは相補関係を有している。そして、保護トラン
ジスタのベース・エミッタ接合領域の面積は入力段トラ
ンジスタのベース・エミッタ接合領域の面積よりも小さ
く形成しているので、保護トランジスタのベース・エミ
ッタ接合の順方向電圧は入力段トランジスタのベース・
エミッタ接合の順方向電圧よりも高い。このため通常動
作時においては、入力段トランジスタのベースに入力電
圧が印加きれたとき、同じ入力電圧が保護トランジスタ
のエミッタにも印加されるが、順方向電圧の差により入
力段トランジスタが先にオンして所定の動作が行なわれ
る。

次に、入力段トランジスタのベースに通常の入力電圧よ
りも高いピーク値を有するラッシュ電圧が入力したとす
る。このラッシュ電圧により順方向重圧の低い入力段ト
ランジスタが先ずオンし、次いで保護トランジスタが遅
れてオンする。これにより保護トランジスタに電流が流
れると、入力段トランジスタのベース電位が下げられる
から、入力段トランジスタのオン状態が浅くなる。この
ため出力段トランジスタに過大電流が流れるのを抑える
ことができる。

（へ）実施例 次に第１図を参照しながら本発明の実施例について説明
する。第１図は本発明の実施例に係る過電流保護回路付
ドライバー回路の構成図である。

なお、本′実施例回路には、出力短絡や外部から出力を
介して出力段トランジスタに大電流が流れるのを防止す
る過電流防止回路と入力側からラッシュ電圧が入力した
ときに出力段トランジスタに大電流が流れるのを防止す
る過電流防止回路の双方を設けている。

まず回路構成について説明すると、（１２〉は出力段の
ＮＰＮ　トランジスタ、（１３）は入力段のＮＰＮトラ
ンジスタであり、ダーリントン接続されている。（１４
）と（１５）はこれらトランジスタ（１２）　、　（１
３）のベース動作電圧を設定するバイアス抵抗である。

また（１６）は入力抵抗である。

出力負荷短絡等によって出力段のＮＰＮ　ｌ−ランジス
タ（１２）に過電流が流れるのを防止する過１Ｍ、流防
止回路は、過を流検出用のＮＰＮトランジスタ（１７）
、過電流検出伝達用のＰＮＰ　Ｉ−ランジスタ（１８〉
、プルアップ抵抗（１９）及び制御用のＮＰＮ）−ラン
ジスタ（２０）、バイアス抵抗（２１）、ノイズ制限抵
抗（２２）によって構成されている。ここでＮＰＮトラ
ンジスタ（１７）はベースを出力段のＮＰＮ　トランジ
スタ＜１２）のベースと共通接続されており、またＮＰ
Ｎ）ランジスタ（１７）のベース・エミッタ接合領域の
面積は出力段のＮＰＮトランジスタ〈１２）のそれより
も／Ｊ＼さく形成されている。例えば、面積比を１：３
５程度にする。これによりＮＰＮ　トランジスタ（１７
）のベース・エミッタ間の順方向電圧はＮＰＮトランジ
スタ（１２）のそれよりも高い。また、プルアップ抵抗
（１９）とＰＮＰトランジスタ（１８）、プルダウン抵
抗（２１）、ＮＰＮ　トランジスタ（２０）及びノイズ
制限抵抗（２２）は負帰還回路を構成し、ＮＰＮトラン
ジスタ（１７）にある程度以上の電流が流れるとき初段
のＮＰＮ　トランジスタ（１３）のベース電位を下げて
出力段のＮＰＮ　トランジスタ（１２）に過電流が流れ
るのを防止する。

入力側にラッシュ電圧が入力したときに出力段のＮＰＮ
　トランジスタ（１２）に過電流力はれるのを防止する
過電流助士回路は、エミッタが抵抗（２４）ヲ介してＮ
ＰＮトランジスタ（１３）のベースに接続きれ、ベース
がＮＰＮトランジスタ（１３）のエミッタに接続され、
コレクタが接地されているＰＮＰトランジスタ（２３）
によって構成されている。そしてＰＮＰ　トランジスタ
（２３）のベース争エミッタ接合領域の面積はＮＰＮト
ランジスタ（１３）のそれよりも小さく形成されている
。例えば面積比を１：９程度にする。これによりＰＮＰ
　トランジスタ（２３）のベース・エミッタ接合の順方
向電圧はＮＰＮトランジスタ（１３）のそれよりも高く
なる。なお、（２５）は入力端子、（２６）は出力端子
、（２７）はＶ。Ｃ電源端子（２８）は接地端子である
。

次に本発明の動作について説明する。まず、通常動作状
態においては、入力端子（２５）を介して所定の入力電
圧■、Ｎが印加される。これによりバイアス抵抗（１４
）　、　（１５）を介して所定のベース電圧がダーリン
トン接続のＮＰＮ　トランジスタ（１２）　、　（１３
）の各ベースに印加されるので、出力端子（２６）に所
定の出力Ｍ、流を得ることができる。このとき過電流検
出用のＮＰＮ　トランジスタ（１７）のベースにも出力
段のＮＰＮトランジスタ〈１２）と同一のベース電圧が
入力されるが、ベース・エミッタ間の順方向電圧が高い
ので該ＮＰＮトランジスタ（１７）はオンしないか、少
なくともオンの程度は極めて浅い。このため抵抗（１９
）による電圧降下は過電流検出伝達用のＰＮＰ　トラン
ジスタ（１８）をオンさせるまでには至らない。同様に
、ラッシュ電圧検出用のＰＮＰトランジスタ（２３）の
ベースにも入力段のＮＰＮ　トランジスタ（１３）と同
一の電圧が印加されるが、この場合もベース・エミッタ
間の順方向電圧が高いのでＰＮＰトランジスタ（２３）
はオンしないか、オンしても抵抗（２４）によりオンの
程度は極めて浅く抑えられている。従って通常動作に影
響はない。

次に負荷短絡等により出力に過電流が流入した場合につ
いて考える。このときには過電流量に対応して出力段の
ＮＰＮ　トランジスタ（１２）のベース電位も上昇する
ことになるので、過電流検出用のＮＰＮトランジスタ（
１７）がオンする。このため抵抗（１９）の電圧降下が
大きくなってＰＮＰトランジスタ（１８）がオンし、従
って制御用のＮＰＮトランジスタ（２０）もオンする。

これにより初段のＮＰＮトランジスタ（１３）のベース
を低下させることができるので、出力段のＮＰＮトラン
ジスタ（１２）に流れる過電流を抑えることができる。

なお、過電流量が大きいほど制御量も大きくなるので、
過電流量の抑制の効果は大きい。

次いでラッシュ電圧が入力に印加した場合について考え
る。このときには初段のＮＰＮ）−ランジスタ（１３）
のベース電位が上昇するので、ＰＮＰ　トランジスタ（
２３）がオンし、初段のＮＰＮ　トランジスタ（１３）
のベース電位を下げることができる。このときもラッシ
ュ電圧が大きいとそれに応じてＮＰＮトランジスタ（２
３）が深くオンして電流を流すので、ベース電位低下の
効果は大きい。

（ト）発明の詳細 な説明したように、本発明の第１のドライバー回路によ
れば、ドライバー回路の本来のドライバー機能を損なう
ことなく、負荷短絡等による過電流を効果的に抑制する
ことが可能となる。これにより、素子の劣化や破壊を防
止することができる。

また本発明の第２のドライバー回路によれば、ドライバ
ー回路の本来のドライバー機能を損なうことなく入力か
らのラッシュ電圧による過Ｍ、流を効果的に抑制するこ
とが可能となり、素子の劣化や破壊を防止することがで
きる。

【図面の簡単な説明】 第１図は、本発明の一実施例を示す回路図、及び第２図
は従来のドライバー回路を示す回路図である。 （１２）・・・出力段トランジスタ、　（１３）・・・
入力段トランジスタ、　（１７）・・・過電流検出トラ
ンジスタ、り２０）・・・制御用トランジスタ、　（２
３）・・・ＰＮＰ　トランジスタ。

Claims (2)

【特許請求の範囲】
1. （１）初段トランジスタと出力段トランジスタとをダー
   リントン接続して成るドライバー回路において、 前記出力段トランジスタとベース及びエミッタが共通接
   続され、前記出力段トランジスタのベース・エミッタ接
   合領域の面積よりも小なるベース・エミッタ接合領域を
   有する検出トランジスタと、 該検出トランジスタに流れる電流に応じて、前記初段ト
   ランジスタのベースを制御する制御回路とを備えること
   を特徴とするドライバー回路。
2. （２）初段トランジスタと出力段トランジスタとをダー
   リントン接続して成るドライバー回路において、 エミッタが抵抗を介して前記初段トランジスタのベース
   に接続され、ベースが前記初段トランジスタのエミッタ
   に接続された保護トランジスタを設け、該保護トランジ
   スタのベース・エミッタ接合領域の面積を前記初段トラ
   ンジスタのそれよりも小としたことを特徴とするドライ
   バー回路。