JPH02137227A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02137227A JPH02137227A JP29138488A JP29138488A JPH02137227A JP H02137227 A JPH02137227 A JP H02137227A JP 29138488 A JP29138488 A JP 29138488A JP 29138488 A JP29138488 A JP 29138488A JP H02137227 A JPH02137227 A JP H02137227A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- regions
- scribe line
- protective tape
- peripheral part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 13
- 230000001681 protective effect Effects 0.000 claims abstract description 13
- 230000002093 peripheral effect Effects 0.000 claims abstract description 12
- 239000007788 liquid Substances 0.000 abstract description 10
- 238000005530 etching Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000002950 deficient Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 7
- 230000035515 penetration Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Landscapes
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に基板表面に
半導体素子を形成したのち基板の裏面を研削する工程を
有する半導体装置の製造方法に関する。
半導体素子を形成したのち基板の裏面を研削する工程を
有する半導体装置の製造方法に関する。
従来、半導体ウェーハく以下単にウェーハという）に半
導体素子を形成する場合は、第３図に示すように、チッ
プ領域３を分割する為のスクライブ線２は、ウェーハ１
の全面にわたって形成された凹部により形成されていた
。従ってチップ領域３に半導体素子を形成したのちウェ
ーハ１の裏面を研削する場合は、第４区に示すように、
ウェーハ１の表面に保護テープ４を接着するが、保護テ
ープ４と基板ＩＡ間にはスクライブ線２による空間が生
じやすい構造となっていた。
導体素子を形成する場合は、第３図に示すように、チッ
プ領域３を分割する為のスクライブ線２は、ウェーハ１
の全面にわたって形成された凹部により形成されていた
。従ってチップ領域３に半導体素子を形成したのちウェ
ーハ１の裏面を研削する場合は、第４区に示すように、
ウェーハ１の表面に保護テープ４を接着するが、保護テ
ープ４と基板ＩＡ間にはスクライブ線２による空間が生
じやすい構造となっていた。
上述した従来の半導体装置の製造方法においては、基板
ＩＡ上のスクライブ線２がウェーハ全面に−様な深さで
縦横に配置される構造となっているので、基板ＩＡの裏
面研削時に使用する保護テープ４でウェーハ１の表面を
覆っても、研削時使用する液体がウェーハｌの周縁部に
形成されたスクライブ線２より浸透し、チップ領域３を
汚染し製造歩留り及び信頼性を低下させるという欠点が
ある。
ＩＡ上のスクライブ線２がウェーハ全面に−様な深さで
縦横に配置される構造となっているので、基板ＩＡの裏
面研削時に使用する保護テープ４でウェーハ１の表面を
覆っても、研削時使用する液体がウェーハｌの周縁部に
形成されたスクライブ線２より浸透し、チップ領域３を
汚染し製造歩留り及び信頼性を低下させるという欠点が
ある。
本発明の半導体装置の製造方法は、半導体素子が形成さ
れた半導体ウェーハの表面に保護テープを設けたのち半
導体ウェーハの裏面を研削する半導体装１の製造方法に
おいて、前記半導体ウェーハ表面の周縁部のスクライブ
線領域をフィールド領域とほぼ同じ厚さに形成したのち
保護テープを設けるものである。
れた半導体ウェーハの表面に保護テープを設けたのち半
導体ウェーハの裏面を研削する半導体装１の製造方法に
おいて、前記半導体ウェーハ表面の周縁部のスクライブ
線領域をフィールド領域とほぼ同じ厚さに形成したのち
保護テープを設けるものである。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を説明するためのウェーハの
平面図、第２区は第１図に示したウェーハの周縁部にお
ける断面図である。
平面図、第２区は第１図に示したウェーハの周縁部にお
ける断面図である。
半導体装置の製造工程において、第１国に示すように、
チップ領域３に半導体素子を形成するが、この半導体素
子形成工程におけるエツチングにより凹状のスクライブ
線２を形成する場合、良品のチップが得られないウェー
ハ１の周縁部における不完全チップ領域３Ａのスクライ
ブ線領域２Ａはエツチングしないでおくことにより、こ
のスクライブ線領域２Ａ、をフィールド領域とほぼ同じ
厚さに形成する。次で従来と同様にウェーハ１の表面に
保護テープ４を貼り付けたのちウェーハ１の裏面を研削
する。
チップ領域３に半導体素子を形成するが、この半導体素
子形成工程におけるエツチングにより凹状のスクライブ
線２を形成する場合、良品のチップが得られないウェー
ハ１の周縁部における不完全チップ領域３Ａのスクライ
ブ線領域２Ａはエツチングしないでおくことにより、こ
のスクライブ線領域２Ａ、をフィールド領域とほぼ同じ
厚さに形成する。次で従来と同様にウェーハ１の表面に
保護テープ４を貼り付けたのちウェーハ１の裏面を研削
する。
このように本実施例によれば、ウェーハ１の周縁部にお
けるスクライブ線領域２Ａは第２図に示したように、そ
の周囲のフィールド領域とほぼ同じ厚さに形成されるた
め、保護テープ４を貼った場合、ウェーハ１表面の周縁
部は密封された状態となる。従って、研削時に使用する
液体が良品の得られるチップ領域に浸透することはなく
なるため、液体の浸透による不良発生はなくなる。
けるスクライブ線領域２Ａは第２図に示したように、そ
の周囲のフィールド領域とほぼ同じ厚さに形成されるた
め、保護テープ４を貼った場合、ウェーハ１表面の周縁
部は密封された状態となる。従って、研削時に使用する
液体が良品の得られるチップ領域に浸透することはなく
なるため、液体の浸透による不良発生はなくなる。
上記実施例においては、不完全チップ領域３Ａにおける
スクライブ線領域２Ａに形成された絶縁膜等をエツチン
グしない場合について説明したが、不完全チップ領域３
Ａにパタンを形成しないようにしてもよい。
スクライブ線領域２Ａに形成された絶縁膜等をエツチン
グしない場合について説明したが、不完全チップ領域３
Ａにパタンを形成しないようにしてもよい。
すなわち、ステッパー露光方式等でパターン形成する場
合等、基板最外周部の不完全チップ領域３Ａの露光を行
なわない等の方法により、不完全チップ領域３Ａにおい
て、パターン形成のエツチングを実施せず、アルミ膜、
絶縁膜等を残すことでこの領域を裏面研削時の液体浸透
防止領域とする。
合等、基板最外周部の不完全チップ領域３Ａの露光を行
なわない等の方法により、不完全チップ領域３Ａにおい
て、パターン形成のエツチングを実施せず、アルミ膜、
絶縁膜等を残すことでこの領域を裏面研削時の液体浸透
防止領域とする。
この不完全チップ領域による液体浸透防止領域は、素子
が形成されたチップ領域３のフィールド部と同程度の高
さとなるため、裏面研削時の保護テープの貼り付けの際
、基板周縁部での基板と保護テープの接着面積は大幅に
拡大し、研削時の液体の浸透防止の効果はより大きくな
る。
が形成されたチップ領域３のフィールド部と同程度の高
さとなるため、裏面研削時の保護テープの貼り付けの際
、基板周縁部での基板と保護テープの接着面積は大幅に
拡大し、研削時の液体の浸透防止の効果はより大きくな
る。
以上説明したように本発明は、半導体ウェーハ表面の周
縁部のスクライブ線領域をフィールド領域とほぼ同じ厚
さに形成することにより、保護テープを使用したウェー
ハの裏面研削において、テープと基板周縁部の密着性が
大幅に向上するため、研削に用いる液体の侵入を防止で
きる効果がある。従って半導体装置の製造歩留り及び信
頼性は向上する。
縁部のスクライブ線領域をフィールド領域とほぼ同じ厚
さに形成することにより、保護テープを使用したウェー
ハの裏面研削において、テープと基板周縁部の密着性が
大幅に向上するため、研削に用いる液体の侵入を防止で
きる効果がある。従って半導体装置の製造歩留り及び信
頼性は向上する。
第１図は本発明の一実施例を説明するためのウェーハの
平面図、第２図は第１図に示したウェーハの周縁部の断
面図、第３図は従来の半導体装置の製造方法を説明する
ためのウェーハの平面図、第４区は第３区に示したウェ
ーハの周縁部の断面図である。 １・・・ウェーハ、ＩＡ・・・基板、２・・・スクライ
ブ線、２人・・・スクライブ線領域、３・・・チップ領
域、３Ａ・・・不完全チップ領域、４・・・保護テープ
。
平面図、第２図は第１図に示したウェーハの周縁部の断
面図、第３図は従来の半導体装置の製造方法を説明する
ためのウェーハの平面図、第４区は第３区に示したウェ
ーハの周縁部の断面図である。 １・・・ウェーハ、ＩＡ・・・基板、２・・・スクライ
ブ線、２人・・・スクライブ線領域、３・・・チップ領
域、３Ａ・・・不完全チップ領域、４・・・保護テープ
。
Claims (1)
- 半導体素子が形成された半導体ウェーハの表面に保護テ
ープを設けたのち半導体ウェーハの裏面を研削する半導
体装置の製造方法において、前記半導体ウェーハ表面の
周縁部のスクライブ線領域をフィールド領域とほぼ同じ
厚さに形成したのち保護テープを設けることを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29138488A JPH02137227A (ja) | 1988-11-17 | 1988-11-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29138488A JPH02137227A (ja) | 1988-11-17 | 1988-11-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02137227A true JPH02137227A (ja) | 1990-05-25 |
Family
ID=17768220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29138488A Pending JPH02137227A (ja) | 1988-11-17 | 1988-11-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02137227A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7115485B2 (en) * | 2003-09-26 | 2006-10-03 | Disco Corporation | Method for processing wafer |
-
1988
- 1988-11-17 JP JP29138488A patent/JPH02137227A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7115485B2 (en) * | 2003-09-26 | 2006-10-03 | Disco Corporation | Method for processing wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3455762B2 (ja) | 半導体装置およびその製造方法 | |
| US5136354A (en) | Semiconductor device wafer with interlayer insulating film covering the scribe lines | |
| EP0129915B1 (en) | A method of manufacturing an integrated circuit device | |
| US5237199A (en) | Semiconductor device with interlayer insulating film covering the chip scribe lines | |
| JPH05226305A (ja) | 張合せウェハの製造方法 | |
| JPH0936385A (ja) | 半導体装置の製造方法 | |
| JP2005501420A (ja) | 透過性基板上のカラー画像センサ及びその製造方法 | |
| JP2625362B2 (ja) | 半導体装置の製造方法 | |
| JPS61280660A (ja) | 半導体装置の製造方法 | |
| JP2993339B2 (ja) | 半導体装置の製造方法 | |
| US3807038A (en) | Process of producing semiconductor devices | |
| JPH0237747A (ja) | 半導体装置の製造方法 | |
| JP2913716B2 (ja) | 半導体装置 | |
| JP2689710B2 (ja) | 半導体装置の製造方法 | |
| JPH10223571A (ja) | 半導体装置の製造方法 | |
| JPS61263227A (ja) | 半導体装置の製造方法 | |
| JPH03268433A (ja) | 半導体装置 | |
| JPH05129173A (ja) | 半導体基板およびその製造方法 | |
| JPH0349212A (ja) | 半導体装置の露光パターン用位置合わせマークの形成方法 | |
| JPS6161436A (ja) | 半導体基板分割方法 | |
| JPH0318019A (ja) | 半導体装置のコンタクト孔形成方法 | |
| JPH0550851B2 (ja) | ||
| JPH0529454A (ja) | 半導体集積回路チツプの製造方法 | |
| JPS6165447A (ja) | 半導体装置の製造方法 | |
| JPS62261142A (ja) | 半導体装置の製造方法 |