JPH02137249A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02137249A
JPH02137249A JP63292982A JP29298288A JPH02137249A JP H02137249 A JPH02137249 A JP H02137249A JP 63292982 A JP63292982 A JP 63292982A JP 29298288 A JP29298288 A JP 29298288A JP H02137249 A JPH02137249 A JP H02137249A
Authority
JP
Japan
Prior art keywords
semiconductor element
thermal conductor
semiconductor device
lower die
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63292982A
Other languages
English (en)
Inventor
Tatsuya Hirai
達也 平井
Seiji Takemura
竹村　誠次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63292982A priority Critical patent/JPH02137249A/ja
Publication of JPH02137249A publication Critical patent/JPH02137249A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、放熱効果の大きい半導体装置に関するもの
である。
〔従来の技術〕
第５区は従来のこの種表面実装型の半導体装置を示す。
即ち第５図において、１は半導体素子、２は半導体素子
１が載置されるアイランド、３は半導体素子１に金属細
線４を介して接続されるインナーリード、５は半導体素
子１、アイランド２、インナーリード３、および金属細
線４を封止する封止部材である。
〔発明が解決しようとする課題〕
この従来の半導体装置は以上のように構成されているの
で、半導体素子１から発せられる熱が十分放熱されず、
高発熱半導体素子には適していない構造であった。
この発明は、このような従来のものの問題点を解消する
ためになされたもので、高発熱半導体素子に対して放熱
効果を高めることが可能な半導体装置を得ることを目的
とする。
〔課題を解決するための手段〕
この発明に係る半導体装置は、アイランドに載置された
半導体素子と、この半導体素子に金属細線を介して接続
されるリードと、半導体装置の近傍にこれに所定間隙隔
てて配置された熱伝導体とを一体に封止部材によって封
止したものである。
〔作用〕
この発明における半導体装置には、熱伝導体が半導体素
子の近傍に埋設されているので、放熱効果が大きくなる
。
〔実施例〕
以下第１図〜第４図にもとづいてこの発明の一実施例を
説明する。
即ち第１図〜第４図において、６は貫通穴６１を有する
リードフレーム、７は封止！材５の内部に配設された熱
伝導体、８はキャビティ内部に支柱８１が設けられた成
形用上金型、９はキャビティ内部に支柱９１が設けられ
た成形用下金型である。なおその他の構成は第５図に示
す従来のものと同様であるので説明を省略する。
このように構成されたものでは、まず第４図に示すよう
に成形用下金型９の支柱９１の上に熱伝導体７を配置し
、リードフレーム６を成形用下金型９に載置する。
次に上金型８を下金型９に合わせる。ここで上金型８の
支柱８１がリードフレーム６の貫通穴６１を貫通して熱
伝導体７に当接して支持する。しかる後、周知の方法に
よって上下金型間に封止部材を注入し、半導体素子１、
アイランド２、インナーリード３、金属細線４等を封止
する。
この場合、熱伝導体７は支柱８１．９１によって位置決
めされ、封止部材を注入しても、位置ずれを起こすこと
がなく、封止部材内部に確実に内蔵されることになる。
また、支柱８１．９１を上下可動式にしておけば、板厚
の異なる熱伝導体７に対しても、あるいは封止材内部に
おける熱伝導体７の位置を変えることに対しても適用で
きる。
このようにして形成された半導体装置は、封止部材５に
穴５１が設けられ、熱伝導体７の一部が穴５１に露出さ
れることになり、熱伝導体の放熱効果が増大する。
〔発明の効果〕
上記のようにこの発明による半導体装置は、半導体素子
の近傍に熱伝導体が配置されているので、高発熱半導体
素子に対して放熱効果が大きくなる。
【図面の簡単な説明】
第１図〜第４図はこの発明の一実施例を示す図で、第１
図は断面図、　第２図は斜視図、第３図は製造工程を示
す分解斜視図、第４図は製造工程を示す断面図、第５図
は従来のこの種半導体装置を示す断面図である。 図中、１は半導体素子、２はアイランド、３はインナー
リード、４は金属細線、５は封止部材、６はリードフレ
ーム、６１は貫通穴、７は熱伝導体、８は成形用上金型
、９は成形用下金型、８１．９１は支柱である。 なお、図中同一符号は同−又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. アイランドと、このアイランドに載置された半導体素子
    と、この半導体素子に金属細線を介して接続されるリー
    ドと、上記半導体素子の近傍に所定間隙隔てて配置され
    た熱伝導体を一体に封止する封止部材を備えた半導体装
    置。
JP63292982A 1988-11-17 1988-11-17 半導体装置 Pending JPH02137249A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63292982A JPH02137249A (ja) 1988-11-17 1988-11-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63292982A JPH02137249A (ja) 1988-11-17 1988-11-17 半導体装置

Publications (1)

Publication Number Publication Date
JPH02137249A true JPH02137249A (ja) 1990-05-25

Family

ID=17788939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63292982A Pending JPH02137249A (ja) 1988-11-17 1988-11-17 半導体装置

Country Status (1)

Country Link
JP (1) JPH02137249A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0445563A (ja) * 1990-06-13 1992-02-14 Mitsubishi Electric Corp 半導体装置の製造方法
WO1993006621A1 (en) * 1991-09-27 1993-04-01 Vlsi Technology, Inc. Exposed die-attach heatsink package
US5384286A (en) * 1991-08-16 1995-01-24 Mitsubishi Denki Kabushiki Kaisha Process for encapsulating a semiconductor chip, leadframe and heatsink
US5891759A (en) * 1993-12-16 1999-04-06 Seiko Epson Corporation Method of making a multiple heat sink resin sealing type semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0445563A (ja) * 1990-06-13 1992-02-14 Mitsubishi Electric Corp 半導体装置の製造方法
US5384286A (en) * 1991-08-16 1995-01-24 Mitsubishi Denki Kabushiki Kaisha Process for encapsulating a semiconductor chip, leadframe and heatsink
WO1993006621A1 (en) * 1991-09-27 1993-04-01 Vlsi Technology, Inc. Exposed die-attach heatsink package
US5891759A (en) * 1993-12-16 1999-04-06 Seiko Epson Corporation Method of making a multiple heat sink resin sealing type semiconductor device

Similar Documents

Publication Publication Date Title
KR930009039A (ko) 방열구조를 갖는 반도체장치 및 그의 제조방법
US6274408B1 (en) Method for producing a plastic molded semiconductor package
KR950021435A (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
JP2517691B2 (ja) 半導体装置及びその製造方法
JPS5895852A (ja) リ−ドフレ−ムおよびその製造方法
JPS62115834A (ja) 半導体封止装置
JPS63200550A (ja) リ−ドフレ−ム
KR870009453A (ko) 수지봉합형 반도체장치
KR910001949A (ko) 무플래그 리드프레임, 피키지 및 방법
JPS6223097Y2 (ja)
JPH02163954A (ja) 半導体装置
JPH0135478Y2 (ja)
JP2759523B2 (ja) 半導体装置の製造方法
JPH0445563A (ja) 半導体装置の製造方法
JPS61276245A (ja) 半導体集積回路装置
JPS61219143A (ja) 樹脂封止形半導体装置の製造方法
JPH01198058A (ja) 半導体装置用リードフレーム
JPH02159750A (ja) 半導体装置の製造方法
JPS638130Y2 (ja)
JP2936679B2 (ja) 樹脂封止型半導体装置の製造方法及び封止用金型
JPS5926604Y2 (ja) 半導体装置
JPS61267333A (ja) 半導体装置
KR880010492A (ko) 리이드프레임을 갖춘 반도체장치 및 그 제조방법
JPH0341476Y2 (ja)
JPS647496B2 (ja)