JPH02137334A - 集積回路装置組込用バイポーラトランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路装置内に組み込まれるバイポーラトラ
ンジスタに関する。

〔従来の技術〕

周知のように集積回路装置では一方の導電形ふつうはＰ
形の基板の上にそれとは逆の他方の導電形ふつうはｎ形
のエピタキシャル層を成長させ、このエピタキシャル層
を接合分離等の手段で複数個の半導体領域に分割した上
で、この各半導体領域内にトランジスタやダイオード等
の回路要素ないしは回路要素群を作り込む、この回路要
素がバイポーラトランジスタである場合は、ふつう　ｎ
ｐｎ形とｐｏｐ形の２種を作り込むことが必要で、通常
は前者が縦形トランジスタ、後者が横形トランジスタと
される。よく知られていることであるが、第３図および
第４図にかかるパイポーラトランジスタの一般的な構造
を断面で示す。

第３図は縦形のｎｐｎ）ランジスタの構造を示すもので
ある。基Ｆｉｌはｐ形で、その表面のトランジスタを作
り込むべき範囲にｎ形の埋込層３とその回りを取り囲む
ｐ形の埋込分離層２をいずれも高不純物濃度で拡散した
後、エピタキシャル層４をｎ形で成長させる。ついで、
このエピタキシャル層４の表面から、ｐ形の接合分離層
５を高不純物濃度で埋込分離層２に接続するように深く
拡散することにより、エピタキシャル層４を互いに独立
な電位をとりうる複数個の島状の半導体領域に分割する
。

縦形ｎｐｎ）ランジスタは、このｎ形の半導体領域をコ
レクタとして作り込まれる。このため、まずｎ形のコレ
クタ接続層２１を高不純物濃度で埋込層３に達するよう
に深く拡散した上で、二重構造のｐ形のベース層２２お
よびｎ形のエミツタ層２３を拡散し、酸化ＩＩＩ！３０
に明けた窓を介して電極膜４０をコレクタ接続層２１．
　ベース層２２およびエミツタ層２３に導電接触させて
それぞれコレクタ端子Ｃ，ベース端子Ｂおよびエミッタ
端子Ｅとする。

第４図の横形のｐｎｐ　）ランジスタでは、エピタキシ
ャル層４を半導体領域に分割するまでは前と同じである
が、この半導体領域をベースとして作り込まれる。この
ため、島状のｐ形のエミツタ層２４とそれを取り囲む環
状のｐ形のコレクタ層２５を同時拡散した上で、ｎ形の
ベース接続層２６を浅く拡散し、同様に電極Ｍ４４０か
らエミッタＥ、コレクタＣおよびベースＢ用の端子が導
出される。

〔発明が解決しようとする課題〕

ところが、上述のいずれのバイポーラトランジスタでも
ベース層とエミツタ層との間の接合が半導体の表面と交
わるので、エミツタ層からベース層に注入されるキャリ
アがこの表面付近で再結合を起こしやすい、従って、か
かる従来のトランジスタとくに横形のトランジスタでは
、ベース層に対するキャリアの注入効率がこの再結合に
よって低下することになり、その電流増幅率を高める上
での制約になる問題がある。

従来のバイポーラトランジスタのもう一つの問題点は、
エピタキシャル層の比抵抗が比較的高いために、第３図
の縦形トランジスタではコレクタの抵抗が、第４図の横
形トランジスタではベースの抵抗があまり低くできない
ことである。もちろん、これらの抵抗を極力低めるため
に、前述のように縦形トランジスタではコレクタ接続層
２】を。

横形トランジスタではベース接続層２６をそれぞれ設け
るのであるが、それでも充分に抵抗値を下げることは困
難で、しかもこれらの接続層を設けるためにチップの面
積がかなり食われてしまう問題がある。

本発明はかかる観点から、バイポーラトランジスタを作
り込むために要する集積Ｂ路装置のチップ面積を増すこ
となく、ベース層に対するキャリアの注入効率を向上さ
せることを目的とする。

〔課題を解決するための手段〕

本発明によればこの目的は、一方の導電形の集積回路装
置用の基板の上に他方の導電形で成長された第１のエピ
タキシャル層と、第１のエピタキシャル層の表面から拡
散された第１および第２の半導体層と、第１および第２
の半導体層を埋め込むように第１のエピタキシャル層上
に他方の導電形で成長された第２のエピタキシャル層と
、第２のエピタキシャル層の表面からそれぞれ第１およ
び第２の半導体層と同じ導電形でかつそれらに接続する
ように拡散された接続層と、第２のエピタキシャル層の
表面の第１および第２の半導体層に対応する範囲の接続
層外の部分に少なくともその土部が拡散された他方の導
電形の第３の半導体層と、接続層および第３の半導体層
の表面にそれぞれ導電接触された接続用の電極膜とを備
えてなる集積回路装置組込用バイポーラトランジスタに
よって達成される。

上記構成において、縦形のバイポーラトランジスタの場
合、第１および第２のエピタキシャル層がコレクタ層に
、第１の半導体層がベース層に。

第２の半導体層がエミツタ層に、第３の半導体層がコレ
クタ接続層にされる。また、横形のバイポーラトランジ
スタの場合は、第１＃よび第２のエピタキシャル層がベ
ース層に、第１の半導体装置エミツタ層に、第２の半導
体層がコレクタ層に。

第３の半導体層がベース接続層にされる。

〔作用〕

上記構成かられかるように本発明では、集積回路装置の
基板上に第１および第２のエピタキシャル層を順次成長
させ、両エピタキシャル層間に第１および第２の半導体
層を埋め込み、これらの半導体層をそれぞれ第２のエピ
タキシャル層の表面から拡散された接続層を介して外部
接続用の電橿膜と接続する。これによって、ベース・エ
ミッタ間接合の半導体表面と交わる個所は接続層の周囲
だけに限定され、この部分が電流増幅率に貢献するベー
ス層の活性領域から離され、かつその長さも接続層の周
囲長だけになって従来の数分の１に減少するので、キャ
リアがこの接合の半導体表面部で再結合によって消失す
る確率はほとんどなくなる。つまり本発明は、ベース・
エミッタ間接合の半導体表面と交わる個所を接続層の周
囲のみに限定することにより、ベース層へのキャリアの
注入効率を向上させるものである。

さらに本発明では、上記構成にいう第３の半導体層の主
部を第２のエピタキシャル層の表面の第１および第２の
半導体層に対応する範囲の接続層外の部分に拡散するこ
とにより、エピタキシャル層を外部と接続するために従
来のようにとくにチップ面積を割く必要をなくすととも
に、この接続抵抗としてのコレクタ抵抗やベース抵抗の
値も従来より減少させることができる。

〔実施例〕

以下、図を参照しながら本発明の詳細な説明する。第１
図は本発明を縦形バイポーラトランジスタに通用した実
施例を示し、同図（ｅ）に完成時の状態が、同図（ａ）
から（ｄ）に主な工程ごとの状態がそれぞれ示されてい
る。以下、工程順に説明することとする。

第１図（ａ）は基板ｌを示す、この基板Ｉは集積回路装
置用の通常のものでよく、この例では通例のようにｐ形
のものが用いられる。この基板１の表面の所定範囲にｐ
形の埋込分離層２を高不純物濃度で環状ないしは枠状に
拡散し、その内側にｎ形の埋込層３を高不純物濃度で島
状に拡散してこの第１図（ａ）の状態とする。この際、
通例のように埋込分離層２用のＰ形不純物にはボロンを
、埋込層３用のｎ形不純物にはアンチモンをそれぞれ用
いるのがよい。

同図（ｂ）はこの上に第１のエピタキシャル層４をｎ形
で成長させた状態を示す、このエピタキシャル層は、ト
ランジスタに持たせるべき耐圧値によっても異なるが、
例えば５〜１０＊の厚みに成長され、その不純物濃度は
所望の比抵抗が得られるように比較的低めに選定される
。この第１のエピタキシャル層４の成長工程の間に、埋
込分離層２用のボロンはその中に図示のようにやや深く
、埋込層３用のこれより拡散係数の小さいアンチ゛モン
はごく僅かにそれぞれ第１のエピタキシャル層４内に上
がり込み拡散される。

次の第１図（Ｃ）の工程では、まず第１のエピタキシャ
ル層４の表面からｐ形の中間埋込分離層５を高不純物濃
度で下方から上がり込んでくる下側の埋込分離層２と接
続するように深（拡散する。ついでその表面から、第１
の半導体層６をｐ形で。

第２の半導体層７をｎ形でそれぞれごく浅（拡散する。

この実施例では、第１の半導体層６はペース雇用であっ
て、ｐ形不純物としてのボロン等が場合に応じてＩＱＩ
Ｓ〜１０′？原子／Ｃ−の不純物濃度で拡散され、第２
の半導体層７はエミツタ層用で、ｎ形不純物としてアン
チモンが例えば１０′ｅ〜１０！。

原子／Ｃ−の不純物濃度で拡散される。

同図（ｄ）はその上に第２のエピタキシャル層１０をｎ
形で成長させた状態を示す、この第２のエピタキシャル
層１０の不純物濃度はもちろん第１のエピタキシャル層
４と同程度とされ、その厚みも同程度か若干薄めとされ
るが、第２のエピタキシャル層ｌＯの成長温度は第１の
エピタキシャル層４の場合よりも低めにして、第１の半
導体層６および第２の半導体層７の上がり込みを抑えて
おくのが望ましい、この実施例では、これらのエピタキ
シャル層４および１０が縦形トランジスタのコレクタ層
を構成する。

第１図〔川の完成状態にするには、第２のエビタキシ中
ル層１００表面から、まずｐ形の接合分離層１１を中間
埋込分離層５と接続するように拡散するとともに、ｐ形
の接続層１２を第１の半導体層６と接続するように拡散
して、第１のエピタキシャル層４および第２のエピタキ
シャル層ｌＯを独立した半導体領域に接合分離する。こ
れらの接合分離層１１および接続層１２は、いずれもボ
ロンを不純物としてＩ０１＊原子／ｄ程度の高不純物濃
度で同時拡散することかで合る。ついで、接続層１２の
内側にｎ形の接続層１３を例えばりんを不純物として高
不純物濃度で拡散して第２の半導体層７と接続する。

この実施例では、接続層１２はベース接続層で、接続層
１３はエミッタ接続層である。

以上の接合分離層１１．接続層１２および接続層１３の
比較的深い拡散の間に、この例ではベース層であるｐ形
の第１の半導体層６およびエミツタ層であるｎ形の第２
の半導体層７は、それぞれ図示のように上下方向に拡散
され、この実施例ではｐ形不純物としてのボロンとｎ形
不純物としてのアンチモンの拡散係数の差を利用して、
１〜．２−のべ一入暢が上下両側にほぼ均等に形成され
る。

最後に、この例ではコレクタ接続層になる第３の半導体
層１４を、第２のエピタキシャル層１０の表面から、例
えばりんを不純物として１Ｑｌｅ原子／ｄ程度の高不純
物濃度のｎ形で浅く拡散する。この第３の半導体層１４
の拡散パターンは、第２の半導体層６の拡散パターン範
囲中の接続層１２以外の範囲をほぼ覆うようにされる。

これで拡散工程がおわり、酸化膜３０の窓を介して導電
接触するアルミ等の電極膜４０により、第２のエピタキ
シャル層ｌＯからコレクタ端子Ｃが、接続層１２からベ
ース端子Ｂが、接続層１３からエミッタ端子−Ｅがそれ
ぞれ図示のように導出される。

以上のようにして作り込まれるこの実施例における縦形
バイポーラトランジスタでは、ベース層である第１の半
導体層６のすぐ上にコレクタ接続層である第３の半導体
層１４が設けられるので、コレクタ抵抗を従来より低（
することができる、またこの実施例では、ベース層であ
る第１の半導体層６のエミツタ層である第２の半導体層
７の上側部分が主な活性ベース層として機能するが、そ
の下側部分もほぼ同じベース幅に形成されるのでその貢
献分だけ従来の縦形トランジスタよりもコレクタ電流を
大きく取ることができる。

さらにこの実施例かられかるように、ベース・エミッタ
間接合の半導体表面と交わる長さが接続層１３の周囲長
なので従来の数分の１と短いほか、この接合の表面部が
ベース層の上述の本来の活性領域から離れているので、
ベースに注入されるキャリアの再結合がこの部分で起き
る確率は非常に小さい、従って、本発明を縦形バイポー
ラトランジスタに通用することにより、キャリアの利用
効率をほぼ１００％に向上することができる。

第２図は本発明を横形バイポーラトランジスタに適用し
た実施例を示すものである。この第２図でも完成状態が
同図（ｅ）に示されている。同図（ａ）および（ｂ）は
第１図の場合と同じなので説明は省略する。ただし、同
図ｂ）の第１のエピタキシャル層４はこの実施例の場合
、Ｐｎｌ）　）ランジスタのｎ形のベース層の一部とし
て用いられる。

第２図（Ｃ）の工程では、中間埋込分離層５をｐ形で拡
散した後、ｎ形の第１のエピタキシャル層４の表面から
、エミツタ層となる第１の半導体層８を島状のパターン
で、コレクタ層とある第２の半導体層９をこれを取り囲
む環状のパターンで、いずれも例えばボロンを不純物と
するｐ形で同時拡散する。同図（ｂ）の工程では、その
上にベース層となる第２のエピタキシャル層ｌＯをｎ形
で成長させる。この成長条件は第１のエピタキシャル層
４に対すると同じであってよい。

第２図（８）の完成状態にするには、この実施例ではい
ずれもｐ形の接合分離層１１．エミッタ用の接続層１５
およびコレクタ用の接続層１６を、ボロン等を不純物と
してそれぞれ中間埋込分離層５．第１の半導体層８およ
び第２の半導体層９と接続するように１０１９原子／ｄ
程度の高不純物濃度で同時拡散する０次に、ｎ形のベー
ス接続層となる第３の半導体層１７かりん等を不純物と
して同程度の濃度で浅く拡散される。この第３の半導体
層１７の拡散パターンは、第２のエピタキシャル層の第
１０半導体層８および第２の半導体層９に対応する範囲
から接続層１５および１６の拡散部分を除（範囲を図示
のように覆う環状に形成される。この後、酸化膜３０に
明けた窓を介して接続１１４０を導電接触させることに
より、接続膜１５からエミッタ端子Ｅが。

接続膜１６からコレクタ端子Ｃが、第３の半導体層１７
からベース端子Ｂがそれぞれ導出される。

以上にように構成されたこの実施例における横形バイポ
ーラトランジスタでは、上述のように第１のエピタキシ
ャル層４と第２のエピタキシャル層ｌＯとがベース層と
なるが、その活性領域はエミツタ層である第１の半導体
層８とコレクタ層である第２の半導体層９に挟まれた環
状領域である。

ベース・エミッタ間接合の半導体表面部は接続層１５の
周囲であるが、上の活性ベース領域から離れているので
、そこでのキャリアの再結合はほとんど起こらない、ま
た、活性ベース領域のすぐ上側にベース接続層としての
第３の半導体層１７が設けられているので、この横形ト
ランジスタのベース抵抗は非常に小さい、なお、この実
施例において埋込層３は必ずしも設ける必要はないが、
ベース層の下側部になる第１のエピタキシャル層４の基
板１からの接合分離を完全にし、この横形トランジスタ
の動作を安定化させる上で役立つ。

以上説明した実施例からもわかるように、本発明は種々
の態様で実施をすることができる０例えば、本発明の実
施対象としてのバイポーラトランジスタが低電圧用に場
合には、第１および第２のエピタキシャル層を合わせた
厚みを５４程度まで薄くすることができるから、これら
をむしろ単一のエピタキシャル層とし、５００〜１００
０ｋＶ以上の加速電圧を用いるイオン注入法によって、
その中に埋込層としての第１および第２の半導体層を作
り込むことも可能である。

〔発明の効果〕

以上述べたように本発明による集積回路装置組込用バイ
ポーラトランジスタでは、一方の導電形の集積回路装置
用の基板の上に他方の導電形で順次成長された第１およ
び第２のエピタキシャル層の間に第１および第２の半導
体層を埋め込み、これらの半導体層にそれぞれ接続する
接続層を第２のエピタキシャル層の表面から拡散するよ
うにしたので、バイポーラトランジスタのベース・エミ
ッタ間接合の半導体表面部が活性ベース領域から離れた
接続層の周囲に限定され、エミッタからベースに注入さ
れるキャリアがこの半導体表面部で再結合により消失す
る確率をほとんどゼロにすることができ、これによって
キャリアの利用効率を格段に高めてバイポーラトランジ
スタの電流増幅率を向上することができる。

さらに本発明では、第１および第２のエピタキシャル層
に対する接続層としての第３の半導体層の主部を、第２
のエピタキシャル層の表面の第１および第２の半導体層
に対応する範囲の接続層外の部分に拡散するようにした
ので、活性ベース領域のごく近（で第１および第２のエ
ピタキシャル層が外部と接続され、縦形トランジスタで
はコレクタ抵抗を、横形トランジスタではベース抵抗を
従来より減少させることができ、しかもこの接続用に集
積回路装置のチップ面積を割く必要をなくすことができ
る。

本発明はとくに高電流増幅率で高耐圧を要する集積回路
装置用バイポーラトランジスタに適用して上述の効果が
高く、本発明により電流増幅率等の特性に優れた縦形や
横形のトランジスタを最低のチップ面積内に組み込むこ
とによって、集積回路装置の性能と経済性を同時に向上
できる著効を奏することができる。

【図面の簡単な説明】

第１図および第２図が本発明に関し、第１図は本発明に
よる集積回路装置組込用バイポーラトランジスタを縦形
トランジスタに通用した実施例をその主な工程ごとの状
態で示す集積回路装置の一部拡大断面図、第２図は本発
明を横形トランジスタに適用した実施例の同様な断面図
である。第３図以降は従来技術に関し、第３図および第
４図はそれぞれ従来構造の縦形および横形バイポーラト
ランジスタの断面図である６図において、ｌ：基板、２
：埋込分離層、３：埋込層、４；第１のエピタキシャル
層、５：中間埋込分離層、６：第１の半導体層ないし縦
形トランジスタのベース層、７：第２の半導体層ないし
縦形トランジスタのエミツタ層、８：第１の半導体層な
いし横形トランジスタのエミツタ層、９：第２の半導体
層ないし横形トランジスタのコレクタ層、ｌＯ：第２の
エピタキシャル層、１１：接合分離層、１２：縦形トラ
ンジスタのベース接続層、１３：Ｆ［形トランジスタの
エミッタ接続層、１４：第３の半導体層ないし縦形トラ
ンジスタのコレクタ接続層、１５：横形トランジスタの
エミッタ接続層、１６：横形トランジスタのコレクタ接
続層、１７：第３の半導体層ないし横形トランジスタの
ベース接続層、３０：酸化膜、４０：電極膜、Ｂ：ベー
ス端子、Ｃ：コレツ′＄２図 箒１聞 第３図 第４図

Claims (1)

1. 【特許請求の範囲】 （ａ）一方の導電形の集積回路装置用の基板の上に他方
   の導電形で成長された第１のエピタキシャル層と、 （ｂ）第１のエピタキシャル層の表面から拡散された第
   １および第２の半導体層と、 （ｃ）第１および第２の半導体層を埋め込むように第１
   のエピタキシャル層上に他方の導電形で成長された第２
   のエピタキシャル層と、 （ｄ）第２のエピタキシャル層の表面からそれぞれ第１
   および第２の半導体層と同じ導電形でかつそれらに接続
   するように拡散された接続層と、（ｅ）第２のエピタキ
   シャル層の表面の第１および第２の半導体層に対応する
   範囲の接続層外の部分に少なくともその主部が拡散され
   た他方の導電形の第３の半導体層と、 （ｆ）接続層および第３の半導体層の表面にそれぞれ導
   電接触された接続用の電極膜と を備えてなる集積回路装置組込用バイポーラトランジス
   タ。