JPH02137409A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、演算増幅器に関し、特に、低消費電力かつ低
雑音の演算増幅器に関する。

〔従来の技術〕

従来の低消費電力形の演算増幅器は、バイポーラトラン
ジスタを使い単にコレクタ電流を下ケ消費電力をさげた
り、０ＭＯ８を用いて増幅回路を構成するなどがあるが
低雑音とは相反する特性を示す。

〔発明が解決しようとする課題〕

上述した従来の技術では、低消費電力形演算増幅器は、
バイポーラトランジスタで構成しコレクタ電流を低く設
定したり０ＭＯ８を使って増幅回路を構成して消費電力
を低減していたが、雑音特性はよくないという欠点があ
る。

〔課題を解決するための手段〕

本発明の半導体集積回路装置は、入力段の差動増幅にＢ
１ＣＭＯＳプロセスで形成したバイポーラトランジスタ
と、後段の増幅には、Ｂ１ＣＭＯＳプロセスで形成した
０ＭＯ８とを有している。

すなわち、本発明では、雑音特性を決定する増幅器の初
段にバイポーラトランジスタを使用し、後段の回路を０
ＭＯ３で構成している。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例の回路図である。

ＮＰＮ）ランジスタＱ１、およびＮＰＮ）ランジスタＱ
２は入力段の差動増幅を構成している。

ＭＯＳ型トランジスタＱ３、ＭＯ８型トランジスタＱ４
は、ＮＰＮ　トランジスタＱｌおよびＮｆ）Ｎトランジ
スタＱ２の能動負荷である。前記ＮＰＮトランジスタＱ
２のコレクタは次段への出力端子であり、ＭＯ８型トラ
ンジスタＱ５はドレイン接地を構成し出力段をドライブ
する。ＭＯ８型トランジスタＱ６とＭＯ８型トランジス
タＱ７は、相補形出力回路を構成している。定電流源１
、定電流源２は各段の電流を決めており０ＭＯ８で構成
されている。

第２図は本発明の他の実施例のブロック図である。この
実施例では、初段だけバイポーラトランジスタでなく出
力段にもバイポーラトランジスタを使用し一実施例より
出力電流が流せる利点がある。

〔発明の効果〕

以上説明したように本発明は、初段にバイポーラトラン
ジスタを使用し、雑音に対して最適な条件、すなわち雑
音下限界がベース抵抗の熱雑音で決定される様にバイア
スを設定するさらに後段の増幅回路は、０ＭＯ８を使っ
て構成することで全てバイポーラで構成された演算増幅
器に比べ低消費電力となり、全て０ＭＯ８で構成した演
算増幅器に比べ低雑音になり、低雑音、低消費電力と相
反する効果を同時に満たすことができる効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例の回路図、第２図は他の実
施例のブロック図である。 １・・・・・・非反転入力端子、２・・・・・・反転入
力端子、３・・・・・・出力端子、４・・・・・・高電
位側電源、５・・・・・・低電位側電源、６，７・・・
・・・定電流源（０ＭＯ８で構成）、Ｑｌ、Ｑ２・・・
・・・ＮＰＮ）ランジスタ、Ｑ３゜Ｑ４．Ｑ５．Ｑ６・
・・・・・Ｐ型ＭＯ８）ランジスタ、Ｑ７・・・・・・
Ｎ型ＭＯ３）ランジスタ。１０・・・・・・バイポーラ
Ｔｒ差動入力段、１１・・・・・・ＣＭＯ８電圧増幅、
１２・・・・・・バイポーラＴｒ電力増幅、１３・・・
・・・ＣＭＯＳバイアス回路。 代理人　弁理士　　内　原　　　晋

Claims (1)

【特許請求の範囲】
1. 入力段の差動増幅にバイポーラトランジスタを用い、そ
   の後段の増幅にはＣＭＯＳトランジスタを用いたことを
   特徴とする半導体集積回路装置。