JPH0213754B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は、レーダ、ソナー等のように周期的な
パルスエネルギの送信により時系列的に得られる
受信信号を一旦記憶し、記憶後に時間伸長を行な
つて表示もしくは信号処理を行なう装置に於い
て、近距離における分解能の向上を簡単な構成で
実現できるようにした信号記憶装置に関する。 従来、物標映像を画像表示するレーダにおい
て、例えば地点Ａから電波を送信し、地点Ｂに存
在する物標で反射され電波が再び地点Ａで受信さ
れたとすると、電波がＡ〜Ｂ地点を往復して受信
信号が得られるに要する時間は、 （時間）＝（距離）×２／（電波伝播速度） で与えられる。 一方、通常の舶用レーダにおける最少表示距離
レンジは0.25海里程度まで必要であることから、
この所要時間は上式より3.1μs（3.1×10^-6秒）とな
り、極めて短い時間となる。この0.25海里の距離
範囲にある物標よりの受信信号を標本化する場
合、市販のＡ〜Ｄ変換器の最高速度は約30MHz
（3.3×10^-8秒）程度であるから、Ａ／Ｄ変換器で
標本化されるサンプルデータの数は 3.1μs／33ns＝94ケ となる。 しかしながら、94ケのサンプルデータにより物
標を極座標掃引表示（PPI表示）したとすると、
データ数が少ないために物標の距離分解能が悪
く、粗い画面となる。 そこで従来のレーダ装置では、例えば第１図に
示すように、Ａ／Ｄ変換器とメモリを２系列に設
け、２相クロツクを用いた標本化によりサンプル
データの数を増して距離分解能を向上させてい
る。 第１図において、１Ａ，１ＢはＡ／Ｄ変換器、
２Ａ，２Ｂはメモリ、３はデータ変換器、４は
Ｄ／Ａ変換器であり、その動作は第２図のタイム
チヤートに示す２相クロツクφ₁，φ₂がＡ／Ｄ変
換器１Ａ，１Ｂに個別に供給され、まず受信ビデ
オ信号の最初のデータとなる振幅D₀の受信信号
がクロツクφ₁によりＡ／Ｄ変換器１Ａで量子化
されメモリ２Ａに記憶される。次に振幅D₁とな
る受信信号はクロツクφ₂によりＡ／Ｄ変換器１
Ｂで量子化されメモリ２Ｂに記憶される。すなわ
ちクロツクφ₁により量子化された偶数データは
メモリ２Ａに順次記憶され、クロツクφ₂により
量子化された奇数データはメモリ２Ｂに順次記憶
される。このようにクロツクφ₁，φ₂によりメモ
リ２Ａ，２Ｂに記憶された量子化データは次の送
信周期において第３図のタイムチヤートに示すよ
うに読出しクロツクにより並列的に読出され、デ
ータ切換器３により読出し周期を２分割し、前半
の半周期で偶数データを選択出力すると共に後半
の半周期で奇数データを選択出力し、Ｄ／Ａ変換
器４で量子化ビデオ信号に変換し、ビデオ増幅後
にPPI表示する。 このように第１図の従来装置では、Ａ／Ｄ変換
器とメモリを２系列に設け、２相クロツクによる
量子化でサンプリング速度を実質的に２倍とし、
サンプルデータ数を２倍にすることで距離分解能
を向上しているものである。 しかしながら、Ａ／Ｄ変換器とメモリを２系列
にした従来装置では高速のＡ／Ｄ変換器を２台使
用しているためにコストが大幅に増加し、そのた
め、費用を問題としない特殊なレーダ装置に用い
られるに留り、通常のレーダ装置にあつては依然
として距離分解能の悪い粗い画像表示をしてお
り、距離分解能の高い良質な画像を得ることがコ
スト的に困難であつた。 本発明は、このような従来の問題点に鑑みてな
されたもので、距離分解能の向上を必要とする近
距離レンジにおいては電波の伝播所要時間が短か
いために送信パルスの繰り返し周波数が大きくと
れることに着目し、送信繰り返し周波数をPPI表
示の掃引繰り返し周波数（アンテナ回転数とPPI
表示で必要とする表示分解能を満足する周波数）
より大きくとり、周期的に得られる受信信号を多
相サンプルクロツクを用いた一台のＡ／Ｄ変換器
で標本化し、掃引繰り返えし周期の間に受信され
る複数の受信ビデオ信号の標本化データを記憶
し、この記憶データを１回の掃引に用いるデータ
として一括して再生することにより、費用を高め
ることなく距離分解能を向上する信号記憶装置を
提供することを目的とする。 以下、本発明を図面に基づいて説明する。 第４図は、本発明の一実施例をレーダー装置を
例にとつて示した、ブロツク図である。まず、構
成を説明すると、１０は送信アンテナより送信さ
れたパルス電波による物標の反射信号の受信によ
り得られた受信ビデオ信号をサンプリングしてデ
ジタルデータに変換するＡ／Ｄ変換器である。こ
こで、Ａ／Ｄ変換器１０に入力する受信ビデオ信
号を得る為の送信パルス繰り返し周波数として
は、表示用掃引周波数の２倍となる繰り返し周波
数としており、例えば表示用掃引繰り返し周波数
が2KHzであつたとすると、送信パルス繰り返し
周波数は4KHzに定められている。 １２はＡ／Ｄ変換器１０のサンプリング動作を
行なわせる為に発生している２相サンプルクロツ
クφ₁，φ₂を選択して出力する信号選択回路であ
り、外部より送信パルスに同期した選択制御信号
が供給されており、送信パルスの数を０、１、
２、３、……に番号づけしたとすると、偶数送信
パルスに対応した選択制御信号により、サンプル
クロツクφ₁を選択して、Ａ／Ｄ変換器１０にサ
ンプル信号として出力し、又奇数送信パルスに同
期した選択制御信号によりサンプルクロツクφ₂
を選択して同じくＡ／Ｄ変換器１０にサンプル信
号として出力するように構成している。 １０はＡ／Ｄ変換器、１４は量子化されたデー
タを記憶するメモリであり、このメモリ１４に対
するデータの書き込みアドレスは、信号選択回路
１２より、選択出力されるサンプルクロツクφ₁
又はφ₂により書き込みクロツク信号及び送信周
期ごとに出力される選択制御信号に基づいたアド
レスカウンタのアドレスデータによつて設定され
る。すなわち、メモリ１４に対するアドレス選択
回路１６による書き込みアドレスの設定は、まず
偶数送信パルスにより得られる受信ビデオ信号の
デジタル変換データの書込みについては、信号選
択回路１２よりのサンプルクロツクφ₁と選択制
御信号に基づいてメモリ１４の偶数アドレスを順
次書込みアドレスとして指定し、一方、奇数送信
パルスにより得られる受信ビデオ信号のデジタル
変換データの、書き込みについては、信号選択回
路１２よりの、サンプルクロツクφ₂と、選択制
御信号とに基づいてメモリ１４の奇数アドレスを
順次書き込みアドレスとして設定するように構成
している。更にアドレス選択回路１６は、偶数送
信パルスに同期した偶数アドレスの書き込み及
び、偶数アドレスの書き込みにつづいて行なわれ
る奇数送信パルスに同期した奇数アドレスの書き
込み終了後に、外部より供給されている読み出し
クロツク信号を、計数して順次読み出しアドレス
を設定し、送信パルスの２周期を通じてメモリ１
４に書き込まれたデータを一括して読み出すアド
レスカウンタを内蔵する。１８はメモリ１４より
読み出されたデータをアナログ信号に変換する
Ｄ／Ａ変換器であり、このＤ／Ａ変換器１８の変
換出力は量子化ビデオ信号としてビデオ増幅され
た後に、PPI掃引によりCRT画面に物標映像とし
て画像表示される。 次に、第４図の実施例の動作を、第５図のタイ
ムチヤートを参照して説明する。 まず、受信ビデオ信号を得る為の送信パルスの
繰り返し周波数は、表示用掃引繰り返し周波数の
２倍に設定されていることから、掃引スタートパ
ルスで示す掃引周期内に２個の送信パルスが発生
され、送信パルスに同期して信号選択回路１２に
は、位相が180゜異なつた２相クロツクパルスφ₁，
φ₂が供給されており、信号選択回路１２に対す
る外部よりの選択制御信号により偶数送信パルス
０、２、……については、サンプルクロツクφ₁
が選択されて、Ａ／Ｄ変換器１０に出力され、又
奇数送信パルス１、３、……については、サンプ
ルクロツクφ₂が選択されてＡ／Ｄ変換器１０に
出力されており、サンプルクロツクφ₁により偶
数送信送信パルスにより得られる受信ビデオ信号
を量子化してメモリ１４の偶数アドレス０、２、
４、……に偶数データを書き込み、奇数送信パル
ス１、３、５、……により得られた受信ビデオ信
号は、サンプルクロツクφ₂により量子化されて
メモリ１４の奇数アドレスに順次書き込まれ、送
信パルス０、１による奇数データ及び偶数データ
の書き込みが終了すると、メモリ１４よりデータ
の読み出しが開始され、この動作を繰り返すよう
になる。 次に、第６図のタイムチヤートを参照して偶数
送信パルスにより得られた受信ビデオ信号のメモ
リ１４の偶数アドレスに対する書き込み動作を詳
細に説明する。 すなわち、偶数送信パルスにより得られた受信
ビデオ信号は、信号選択回路１２よりのサンプル
クロツクφ₁の立ち上りに同期して振幅値D₀，D₂，
D₄，D₆，……をもつ受信ビデオ信号がデジタル
データに変換され、アドレス選択回路１６による
メモリ１４の偶数アドレスの設定によりデータ
D₀，D₂，D₄，D₆，……として書き込まれる。こ
のようにメモリ１４の偶数アドレスに偶数データ
D₀，D₂，D₄，D₆，……を書き込す為の書き込み
アドレスの設定は、第７図に示すアドレスカウン
タにより行なわれる。 第７図において、２２は例えばJKフリツプフ
ロツプであり、偶数送信パルスに同期した外部よ
りの選択制御信号をリセツト信号として入力し、
このリセツトによりJKフリツプフロツプ２２の
出力Ｑ＝０とし、その出力A₀は常に“０”とな
る。一方、２０は４桁の２進カウンタであり、信
号選択回路１２で選択されたサンプルクロツク
φ₁がクロツク信号として供給され、その出力端
子A₁〜A₄に計数データを出力する。 この第７図に示す、アドレスカウンタの出力
A₀〜A₄は次表−１のようになる。

【表】 … … … … … …
次に、奇数送信パルスにより得られた受信ビデ
オ信号の記憶を第８図のタイムチヤートを参照し
て詳細に説明する。 奇数送信パルスにより得られた受信ビデオ信号
は、信号選択回路１２より出力されるサンプルク
ロツクφ₂の立ち上りに同期したD₁，D₃，D₅，
D₇，……の振幅を持つ受信ビデオ信号がＡ／Ｄ
変換器１０でデジタルデータに変換され、メモリ
１４の奇数アドレス１、３、５、７、……に奇数
データD₁，D₃，D₅，D₇，……として書き込まれ
る。この奇数データD₁，D₃，D₅，D₇，……を書
き込す為の奇数アドレスの設定は、第９図に示す
アドレスカウンタにより行なわれる。すなわち、
奇数送信パルスに同期した外部よりの選択制御信
号をJKフリツプフロツプ２２にセツト信号とし
て供給し、その出力A₀を常に“１”とし、又２
進カウンタ２０に対し信号選択回路１２よりサン
プルクロツクφ₂をクロツク信号として供給する
ことにより計数出力A₁〜A₄を得、このアドレス
カウンタA₀〜A₄の出力は、次表−２のようにな
ることから、メモリ１４の奇数アドレスを書き込
みアドレスとして設定するようになる。

【表】 … … … … … …
更に、送信パルスの２周期、すなわち、偶数送
信パルスと奇数送信パルスのそれぞれにより得ら
れた偶数データD₀，D₂，D₄，……及び、偶数デ
ータD₁，D₃，D₅，……が書き込まれたメモリ１
４よりのデータ読み出しは、アドレス選択回路１
６に設けている第１０図に示す読み出しアドレス
を設定する為のアドレスカウンタのアドレス設定
により読み出される。 第１０図において、２４は２進カウンタ、２６
はJKフリツプフロツプであり、メモリ１４に順
次偶数データ及び、奇数データの書き込みが終了
すると、第１０図のアドレスカウンタによる読み
出しアドレスの設定によりメモリ１４の書き込み
データが一括して読み出される。すなわち、第１
０図のアドレスカウンタにおいて、読み出しクロ
ツク信号は、JKフリツプフロツプ２６のクロツ
ク端子CKに印加され、JK端子のそれぞれを電源
電圧＋Vccにプルアツプしている為、JKフリツ
プフロツプ２６は２進カウンタとして動作し、
JKフリツプフロツプ２６の出力Ｑをカウンタ２
４に印加することにより、その合成出力A₀〜A₄
は次表−３に示すように、通常の２進カウンタに
よる計数出力となる。

【表】 … … … … … …
従つて、メモリ１４よりのデータ読み出しは、
読み出しアドレス０、１、２、３、４、５、……
番地を順次指定することとなり、その結果、偶数
送信パルス及び、奇数送信パルスのそれぞれによ
り得られた奇数及び偶数データがアドレス順に
D₀，D₁，D₂，D₄，D₅……として読み出されるこ
ととなり、その結果、メモリ１４よりのデータ読
み出しは、見かけ上サンプルクロツクφ₁の２倍
の周波数を持つクロツクで量子化された情報を読
み出したことと等価になる。このようにしてメモ
リ１４より一括して読み出されたデータを表示器
に供給してPPI掃引により表示したとすると、サ
ンプルクロツクφ₁の２倍の周波数を持つて受信
ビデオ信号をＡ／Ｄ変換器１０で量子化した場合
と同じ距離分解能を持つ細かい画像が得られるこ
とになる。 第１１図は本発明の他の実施例を示したブロツ
ク図であり、この実施例は記憶手段としてのメモ
リを２組設け、一方のメモリにデータを書き込ん
でいる時に同時に他方のメモリから画像を読み出
すようにし、これを交互に切り換えて繰り返すこ
とにより送信繰り返し周期の大部分を掃引時間に
利用できることを可能とし、CRT表示器の表示
面に対するビーム照射時間を十分に長くとりビデ
オ信号の表示輝度を向上させるようにしたことを
特徴とする。 すなわち、一般にCRTの螢光面へのビーム照
射時間が長くとれる場合には、低速発光で残光性
の長い螢光材が使用でき、ビーム照射に基づく発
光輝度と残光時間中に於ける残光輝度の総和とし
て表示輝度が与えられるため、ビーム照射時間を
長くすることで映像信号の表示輝度を向上でき
る。例えばレーダ装置に於いて距離レンジを0.25
海里とした時の実時間としての受信期間は約
3.1μsであり、掃引繰り返し周波数を2KHzとした
場合には300〜400μsのビーム照射時間を容易に取
ることができるので、メモリを２組設けて多相サ
ンプルクロツクの相数に等しい送信パルス数の送
信周期毎にデータの読み出し表示を行なうことに
よる表示輝度の増加が実現される。 そこで第１１図の実施例について、まず構成を
説明すると、１０はＡ／Ｄ変換器であり、表示用
掃引周波数の２倍の送信繰り返し周波数を持つ送
信パルスにより得られる受信ビデオ信号をクロツ
ク選択回路１２よりのサンプルクロツクφ₁又は
φ₂によりデジタルデータに量子化して出力する。
Ａ／Ｄ変換器１０の出力には切換スイツチS₁を介
して２組のメモリ１４Ａ，１４Ｂが設けられ、各
メモリ１４Ａ，１４Ｂについてはアドレス選択回
路１６Ａ，１６Ｂを設けており、各アドレス選択
回路１６Ａ，１６Ｂに対してはクロツク選択回路
１２より切換スイツチS₂を介してサンプルクロツ
クφ₁又はφ₂でなる書込クロツク信号が与えられ
ている。 更にメモリ１４Ａ，１４Ｂの読み出し出力は、
切換スイツチS₃を介してＤ／Ａ変換器１８に与え
られており、又、アドレス選択回路１６Ａ，１６
Ｂに対しては切換スイツチS₄を介して読出クロツ
ク信号が与えられている。 ここで切換スイツチS₁，S₂とS₃，S₄のそれぞれ
は連動して切換動作する切換スイツチであり、切
換スイツチS₁，S₂が図示のように切換接点ａ側に
切換わつている時、切換スイツチS₃，S₄は反対側
の切換接点ｂ側に切換わつており、その結果、図
示の状態でメモリ１４Ａに対するデータ書込みが
選択され、一方、メモリ１４Ｂはデータ読出しの
選択状態となる。 又、切換スイツチS₁，S₂とS₃，S₄の切換作動
は、例えばフリツプフロツプF₀及びF₁を送信パ
ルスにより第１２図のタイムチヤートに示すよう
に２進カウンタとして動作させ、フリツプフロツ
プF₁の出力が“０”の時、第１１図のように切
換スイツチS₁，S₂をａ側に切換え、同時に切換ス
イツチS₃，S₄をｂ側に切換えてメモリ１４Ａを書
込み、メモリ１４Ｂを読出しとし、次いでフリツ
プフロツプF₁の出力が“１”の時、切換スイツ
チS₁，S₂をｂ側に切換え、同時に切換スイツチ
S₃，S₄をｄ側に切換えることでメモリ１４Ａを読
出し、メモリ１４Ｂを書込みとする切換えと繰り
返すようにする。 尚、第１１図におけるアドレス選択回路１６
Ａ，１６Ｂのそれぞれは、第４図の実施例に示し
たアドレス選択回路１６と同様に第７，９，１０
図に示す偶数書込みアドレスカウンタ、奇数書込
みアドレスカウンタ及び読出しアドレスカウンタ
のそれぞれを内臓している。 次に第１１図の実施例の動作を第１２図のタイ
ムチヤートを参照して説明する。 まず説明の都合上送信パルスの０、１、２、
３、についての周期をT₀、T₁、T₂及びT₃とする
と、最初の偶数送信パルスT₀によるフリツプフ
ロツプF₁の出力“０”で切換スイツチS₁，S₂は
ａ側に切換わり、切換スイツチS₃，S₄はｂ側に切
換わり、Ａ／Ｄ変換器１０の出力は切換スイツチ
S₁を介してメモリ１４Ａに接続され、又、メモリ
１４Ｂの出力は切換スイツチS₃を介してＤ／Ａ変
換器１８に接続され、更にクロツク選択回路１２
の出力は切換スイツチS₂を介してアドレス選択回
路１６Ａに接続され、又、読出しクロツク信号は
切換スイツチS₄を介してアドレス選択回路１６Ｂ
に与えられる。 その結果、偶数送信パルスに同期した外部より
の選択、制御信号によりクロツク選択回路１２は
サンプルクロツクφ₁をＡ／Ｄ変換器１０に出力
するとともに切換スイツチS₂を介してサンプルク
ロツクφ₁を書込みクロツク信号としてアドレス
選択回路１６Ａに出力し、これによつて０番目の
送信パルスにより得られた受信ビデオ信号はＡ／
Ｄ変換器１０でデジタルデータに量子化されたの
ち、アドレス選択回路１６Ａによる偶数アドレス
の設定によりメモリ１４Ａの偶数アドレスに順次
書込まれる。同時に読出しクロツク信号を切換ス
イツチS₄を介して受けたアドレス選択回路１６Ｂ
がメモリ１４Ｂの読出しアドレスを順次設定し、
０番目の送信パルス以前にすでにメモリ１４Ｂに
書込まれているデータを切換スイツチS₃を介して
Ｄ／Ａ変換器１８に読出し、Ｄ／Ａ変換器より量
子化ビデオ信号としてPPI表示器に出力する。 次に１番目の奇数送信パルスが出力されると、
クロツク選択回路１２はサンプルクロツクφ₂の
出力に切換わり、１番目の奇数送信パルスにより
得られた受信ビデオ信号をアドレス選択回路１６
Ａによる奇数アドレスの設定によりメモリ１４Ａ
の奇数アドレスに書込む。 このようなメモリ１４Ａの奇数アドレスに対す
る量子化データの書込み中に於いてもメモリ１４
Ｂよりのデータ読出しは継続されている。 次に２番目の偶数送信パルスが出力されるとフ
リツプフロツプF₁の出力が“１”に反転し、そ
の結果切換スイツチS₁，S₂がｂ側に切換わり、
又、切換スイツチS₃，S₄がａ側に切換わる。 従つて、２番目の偶数送信パルスにより得られ
た受信ビデオ信号は切換スイツチS₁を介してメモ
リ１４Ｂに与えられ、クロツク選択回路１２より
のサンプルクロツクφ₁が切換スイツチS₂を介し
てアドレス選択回路１６Ｂに与えられていること
からメモリ１４Ｂの偶数アドレスが書込みアドレ
スとして設定され、２番目の偶数送信パルスによ
り得られた量子化データはメモリ１４Ｂの偶数ア
ドレスに書込まれる。 一方、メモリ１４Ｂに対するデータ書込みと同
時に切換スイツチS₄を介してアドレス選択回路１
６Ａに読出しクロツク信号が与えられ、T₀及び
T₁の周期を通じてメモリ１４Ａに書込まれたデ
ータが切換スイツチS₃を介してＤ／Ａ変換器１８
に読出され、Ｄ／Ａ変換器より量子化ビデオ信号
としてPPI表示器に出力される。続いて第３番目
の奇数送信パルスが出力されると、クロツク選択
回路１２はサンプルクロツクφ₂の出力に切換わ
り、アドレス選択回路１６Ｂはメモリ１４Ｂの奇
数アドレスを書込みアドレスとして設定し、第３
番目の奇数送信パルスにより得られた量子化ビデ
オ信号を書込む。 勿論、メモリ１４Ｂの奇数アドレスに対するデ
ータ書込み中に於いても、メモリ１４Ａよりのデ
ータ読出しは継続されている。 以下同様に送信周期T₀〜T₃に対応したメモリ
１４Ａと１４Ｂのデータ書込み及び読出しが交互
に繰り返されるようになり、送信パルスの繰り返
し周期の２倍となる表示用掃引周期の大部分を読
出しデータの掃引時間に利用できることからPPI
表示器における量子化ビデオを高輝度表示するこ
とができる。 第１３図は、本発明の他の実施例を示したブロ
ツク図であり、この実施例はコスト的に安価な低
速記憶素子をメモリに使用できるようにしたこと
を特徴とする。 すなわち、一般に受信ビデオ信号を高速で標本
化してメモリに記憶させる場合、コスト的に安価
なMOSメモリでは応答速度に制限があり、受信
ビデオ信号の量子化速度に追従した書込み及び読
出し作動ができない。 勿論、高速のメモリ素子としてはECL等が存
在するが、コスト的に高価であると共にTTLか
らの信号レベルの変換を必要とし、回路構成が複
雑となる。 そこで第１３図の実施例では多相サンプルクロ
ツクの高速標本化に対し、低速の記憶素子の使用
を可能にして記憶装置としてのコストの大幅な低
減を図るものである。 まず、第１３図に於ける基本的な考え方は２相
サンプルクロツクによる高速標本化で得られた時
系列の直列データ信号を並列データ信号に変換し
て低速のメモリに記憶させることで書込み速度を
低下させ、次に記憶されたデータを読出し再生し
て元の時系列となる直列データに変換することに
より高速標本化で得られたデータの低速記憶素子
による書込み読出しを可能とするものである。 そこで第１３図の実施例の構成を説明すると、
１０は受信ビデオ信号をデジタルデータに変換す
るＡ／Ｄ変換器であり、クロツク選択回路１２よ
りのサンプルクロツクφ₁又はφ₂により受信ビデ
オ信号を標本化して時系列となる直列データ信号
として出力する。Ａ／Ｄ変換器１０の出力にはラ
ツチ回路３０が設けられ、ラツチ回路３０の出力
はラツチ回路３２及びそれぞれに与えられ、又、
ラツチ回路３２の出力はラツチ回路３４に与えら
れており、ラツチ回路３４，３６の出力はデータ
切換器４０を介してメモリ１４Ａ，１４Ｂに与え
られる。 勿論、メモリ１４Ａ，１４ＢはMOSメモリ等
の低速メモリを使用している。 一方、ラツチ回路３０，３２のラツチ動作はク
ロツク選択回路１２よりのサンプルクロツクφ₁
又はφ₂より行なわれており、一方、ラツチ回路
３４，３６のラツチ動作はラツチ選択回路３８よ
りのラツチパルスL₁又はL₂で行なわれ、このラ
ツチパルスL₁，L₂はサンプルクロツクφ₁，φ₂に
対し、180゜の位相遅れをもち且つサンプルクロツ
クφ₁，φ₂の1/2の周波数に設定されている。 メモリ１４Ａ，１４Ｂに対しては、アドレス選
択回路１６Ａ，１６Ｂが個別に設けられ、アドレ
ス選択回路１６Ａは偶数送信パルスに同期してメ
モリ１４Ａの偶数アドレスを書込みアドレスとし
て設定し、又、奇数送信パルスに同期してメモリ
１４Ａの奇数アドレスを書込みアドレスとして設
定する。 一方、アドレス選択回路１６Ｂはアドレス選択
回路１６Ａと逆に偶数送信パルスに同期してメモ
リ１４Ｂの奇数アドレスを書込みアドレスとして
設定し、又、奇数送信パルスに同期してメモリ１
４Ｂの偶数アドレスを書込みアドレスとして設定
するように構成している。 メモリ１４Ａ，１４Ｂの出力はデータ切換器４
２に与えられ、データ切換器４２には外部よりメ
モリ１４Ａ出力選択信号とメモリ１４Ｂ出力選択
信号が与えられており、メモリ１４Ａ，１４Ｂに
順次、偶数送信パルス及び奇数送信パルスに基づ
く受信データの書込みが終了した後のデータ読出
しに対し、メモリ１４Ａ，１４Ｂの読出し出力を
交互に切り換えて読出された並列データを元の直
列データに変換してＤ／Ａ変換器１８に出力する
ようにしている。 次に第１３図の実施例の動作を説明する。 まず、偶数送信パルスにより得られた受信ビデ
オ信号の標本化による記憶を第１４図のタイムチ
ヤートを参照して説明する。 偶数送信パルスに同期したクロツク選択制御信
号によりクロツク選択回路１２におけるサンプル
クロツクφ₁及びラツチ選択回路３８におけるラ
ツチパルスL₁（サンプルクロツクφ₁に対し、180゜
の位相遅れをもち且つ1/2の周波数）が選択出力
され、偶数送信パルスによる受信ビデオ信号はサ
ンプルクロツクφ₁の立上がりに対応した振幅D₀，
D₂，D₄，D₆……の信号レベルがＡ／Ｄ変換器１
０により時系列的な直列データに変換されてラツ
チ回路３０に出力される。 この直列データ信号はサンプルクロツクφ₁に
よるラツチ回路３０，３２に順次ラツチされ、続
いてラツチ選択回路３８よりのラツチパルスL₁
によるラツチ回路３４，３６の作動でラツチ回路
３２よりの最初のデータD₀はラツチ回路３４に
ラツチされ、同時に２番目のデータとなるD₂は
ラツチ回路３６にラツチされ、各ラツチデータ
D₀，D₂はは並列的にデータ切換器４０に与えら
れる。 データ切換器４０は外部より制御信号が与えら
れており、まずラツチ回路３４よりのラツチデー
タD₀をメモリ１４Ａに供給し、次いでラツチ回
路３６よりのラツチデータD₂をメモリ１４Ｂに
供給する。 一方、アドレス選択回路１６Ａ，１６Ｂのそれ
ぞれはサンプルクロツクφ₁でなる書込みクロツ
ク信号、及び偶数送信パルスに基づいた書込みア
ドレス制御信号が与えられており、アドレス選択
回路１６Ａはメモリ１４Ａの偶数アドレス０、
２、４……番地を書込みアドレスとして順次設定
し、一方、アドレス選択回路１６Ｂはメモリ１４
Ｂの奇数アドレス１、３、５……番地を順次書込
みアドレスとして設定する。 その結果、データ切換器４０よりのメモリ１４
Ａに対する最初のラツチデータD₀はメモリ１４
Ａの０番地に書込まれ、続いてデータ切換器４０
より出力するラツチデータD₂はメモリ１４Ｂの
１番地に書込まれる。 以下Ａ／Ｄ変換器１０より時系列的に出力され
る偶数データD₄，D₆，D₈，……についても同様
に並列データに変換した後にメモリ１４Ａ，１４
Ｂのそれぞれに書込まれる。 次に奇数送信パルスにより得られた受信ビデオ
信号の量子化による記憶を第１５図のタイムチヤ
ートを参照して説明する。 奇数送信パルスによりクロツク選択回路１２で
サンプルクロツクφ₂が選択され、又ラツチ選択
回路３８でラツチパルスL₂が選択される。 偶数送信パルスにより得られた受信ビデオ信号
はサンプルクロツクφ₂の立上がりに同期した振
幅D₁，D₃，D₅，D₇……のそれぞれがＡ／Ｄ変換
器１０で時系列的な直列データD₁，D₃，D₅，D₇
……に変換され、サンプルクロツクφ₂によるラ
ツチ回路３０，３２の作動で逐次ラツチされ、次
いでラツチパルスL₂によるラツチ回路３４，３
６の作動で最初のデータD₁はラツチ回路３４で
ラツチされ、同時に２番目のデータD₃がラツチ
回路３６にラツチされ、各ラツチデータD₁，D₃
は並列的にデータ切換器４０に与えられる。 一方、アドレス選択回路１６Ａ，１６Ｂはサン
プルクロツクφ₂による書込みクロツク信号、及
び奇数送信パルスに基づいた書込みアドレス制御
信号によりメモリ１４Ａ，１４Ｂに対する書込み
アドレスを設定している。 すなわち、第１４図に示した偶数送信パルスの
場合とは逆に、アドレス選択回路１６Ｂがメモリ
１４Ｂに於ける偶数アドレス０、２、４……番地
を順次指定し、一方、アドレス選択回路１６Ａは
メモリ１４Ａに於ける奇数アドレス１、３、５、
……番地を順次指定しており、その結果、データ
切換器４０よりの切換データD₁がまずメモリ１
４Ｂの０番地に書込まれ、続いてデータ切換器４
０よりのラツチデータD₃がメモリ１４Ａの１番
地に書込まれる。以下同様にＡ／Ｄ変換器１０よ
り直列的に出力されたデータD₅，D₇，……は順
次メモリ１４Ｂ，１４Ａに交互に書込まれる。 このように順次偶数送信パルス及び奇数送信パ
ルスにより得られた受信ビデオ信号の並列データ
への変換によるメモリ１４Ａ，１４Ｂへの書込み
が終了すると、アドレス選択回路１４Ａ，１４Ｂ
に読出しクロツク信号が供給され、メモリ１４
Ａ，１４Ｂの記憶データの読出しが行なわれる。 このメモリ１４Ａ，１４Ｂよりのデータ読出し
は第１６図のタイムチヤートに示すように、アド
レス選択回路１６Ａ，１６Ｂにより並列的にメモ
リ１４Ａ，１４Ｂの読出しアドレス０、１、２、
３、４、５……番地が指定され、メモリ１４Ａよ
りは記憶データD₀，D₃，D₄……が順次読出され、
同時にメモリ１４ＢからはデータD₁，D₂，D₅…
…が順次読出される。 この時、データ切換器４２にはメモリ１４Ａ，
１４Ｂの読出し周期に対応し、且つ位相が180゜異
なつたメモリ１４Ａ，１４Ｂ出力選択信号が印加
されており、まずメモリ１４Ａの読出し出力が選
択されてＤ／Ａ変換器１８に読出され、データ
D₀が出力され、続いてメモリ１４Ｂの出力が選
択されてメモリ１４Ｂよりの読出しデータD₁，
D₂が順次Ｄ／Ａ変換器１８に出力され、次いで
再びメモリ１４Ａの出力が選択されて読出しデー
タD₃，D₄が順次Ｄ／Ａ変換器１８に出力され、
このようなデータ切換器４２によるメモリ出力の
選択によりメモリ１４Ａ，１４Ｂから並列的に読
出された記憶データは、Ａ／Ｄ切換器１０よりの
量子化による時系列直列データと同じD₀，D₁，
D₂，……となる直列データに変換され、Ｄ／Ａ
変換器１８で量子化ビデオ信号に変換され、PPI
表示器に画像表示される。 このように第１３図の実施例では量子化された
時系列の直列データをラツチ回路３０〜３６で並
列データに変換してそれぞれメモリ１４Ａ，１４
Ｂに書込んでいるため、メモリに対する書込み速
度は量子化速度の1/2となり、又、データ読出し
についても書込み速度と同じ量子化速度の1/2と
なる速度で並列的に読出して直列データに変換す
ることで２相クロツクによる時系列の直列データ
と同じ速度でデータ読出しを行なうことができ、
その結果MOSメモリ等のコスト的に安価な低速
メモリの使用を可能にしてコストの大幅な低減を
可能にしている。 尚上記の実施例はレーダ装置の受信信号を２相
クロツクにより標本化して記憶し、この記憶デー
タの読出しにより表示させる場合を例に取るもの
であつたが、本発明はこれに限定されず、超音波
探傷機、超音波診断装置、光レーダ等のようにパ
ルス的なエネルギーを周期的に送信して得られる
受信信号を量子化して記憶し、記憶後に表示もし
くは信号処理する適宜の装置についてそのまま適
用することができる。 又、上記の実施例では表示用の掃引繰り返し周
波数に対し、２倍の送信繰り返し周波数を設定し
て２相クロツクにより受信信号を標本化する場合
を例に取るものであつたが、本発明はこれに限定
されず、メモリの書込み及び読出し速度に対応し
て送信繰り返し周波数を３倍、４倍……に高め、
３相、４相クロツク……により受信信号を標本化
してメモリに記憶し、多相クロツクの総数に対応
したデータ書込み終了後に一括して記憶データを
再生読出しするようにしてもよい。 以上説明してきたように、本発明によれば、掃
引表示等の受信信号処理周期より短い周期で送信
したパルスエネルギーにより時系列的に得られる
受信信号を標本化して記憶再生する信号記憶装置
において、受信信号処理の周期内となる送信周期
の数に対応した相数の位相の異なる多相サンプル
クロツクにより受信信号を逐次標本化し、各多相
サンプルクロツクの各々に対応して予め定めた書
込みアドレスの指定により逐次得られる標本化信
号を記憶手段に書込み、多相サンプルクロツクの
相数に応じた標本化信号の書込み終了後に読出し
アドレスを指定して記憶した標本化信号を一括し
て読出すようにしたため、従来装置のようにＡ／
Ｄ変換器を用いた標本化回路を２系列以上設けな
くとも単一の標本化回路により標本化系統を複数
系列設けた場合と同等の標本化データを記憶して
再生することができ、例えばレーダ装置において
最小距離レンジを選択した時の物標表示における
距離分解能をコストの増加を招ねくことなく高め
ることができる。 又、多相サンプルクロツクにより量子化された
データの書込みと読出しを交互に行なう２組のメ
モリを設けることにより、データ書込み時間とデ
ータ読出し時間で定まる記憶装置のデータ記憶再
生周期の大部分を受信データの表示処理に用いる
表示用掃引時間に割り当てることができ、その結
果、PPI表示器における表示輝度を大幅に向上さ
せることができる。 更に多相サンプルクロツクにより時系列的に得
られた直列データを並列データに変換してメモリ
に書込み、書込み終了後に並列的に読出して再び
直列データに変換して再生することにより、メモ
リに対する書込み及び読出し速度を下げ、これに
よつてMOSメモリ等のコスト的に安価な記憶素
子の使用を可能とし、装置コストを大幅に低減す
ることのできる経済性に優れた信号記憶装置を実
現することができるという効果も得られる。

【図面の簡単な説明】

第１図は従来装置の一例を示したブロツク図、
第２図は第１図の従来例における２相クロツクに
よる標本化を示したタイムチヤート図、第３図は
第１図の従来例によるデータ書込みと読出しを示
したタイムチヤート図、第４図は本発明の一実施
例を示したブロツク図、第５図は第４図の実施例
による記憶再生を示したタイムチヤート図、第６
図は第４図の実施例における偶数送信パルスによ
るデータ書込みを示したタイムチヤート図、第７
図はメモリの偶数アドレスカウンタの一例を示し
た回路図、第８図は第４図の実施例における奇数
送信パルスによるデータ書込みを示したタイムチ
ヤート図、第９図はメモリの奇数アドレスカウン
タの一例を示した回路図、第１０図はメモリ書込
みアドレスを指定するアドレスカウンタの一例を
示した回路図、第１１図はメモリを２組用いて表
示輝度を向上させる本発明の他の実施例を示した
ブロツク図、第１２図は第１１図の実施例の動作
を示したタイムチヤート図、第１３図は標本化直
列データを並列データに変換して記憶し、記憶再
生後に再び直列データに変換して出力する低速メ
モリの使用を可能にする本発明の他の実施例を示
したブロツク図、第１４図は第１３図の実施例に
おける偶数送信パルスによる書込み動作を示した
タイムチヤート図、第１５図は同じく奇数送信パ
ルスによる書込み動作を示したタイムチヤート
図、第１６図は同じくデータ読出し動作を示した
タイムチヤート図である。 １……Ａ／Ｄ変換器、１２……クロツク選択回
路、１４，１４Ａ，１４Ｂ……メモリ、１６，１
６Ａ，１６Ｂ……アドレス選択回路、１８……
Ｄ／Ａ変換器、２０，２４……カウンタ、２２，
２６……JKフリツプフロツプ、３０，３２，３
４，３６……ラツチ回路、４０，４２……データ
切換器、S₁〜S₄……切換スイツチ、３８……ラツ
チ選択回路。

Claims (1)

1. 【特許請求の範囲】 １ 掃引表示等の受信信号処理周期より短かい周
   期で送信したパルスエネルギにより時系列的に得
   られる受信信号を標本化して記憶再生する信号記
   憶装置に於いて、 前記受信信号処理の周期内における送信周期の
   数に対応した数の位相の異るサンプルクロツクを
   送信周期に対応して順次発生する多相サンプルク
   ロツク発生手段と、 該多相サンプルクロツク発生手段より順次出力
   する多相サンプルクロツクの各々に対応して予め
   定めたアドレスの選択指定により順次書込み、多
   相サンプルクロツクの相数に応じてた標本化信号
   の書込み終了後に読出しアドレスの選択指定によ
   り一括して標本化信号を読出す記憶手段とを設け
   たことを特徴とする信号記憶装置。 ２ 前記記憶手段は、多相サンプルクロツクに基
   づいた標本化信号の書込みと書込み終了後におけ
   る標本化信号の読出しを、多相サンプルクロツク
   の相数に等しい送信パルス数の送信周期毎に交互
   に行う２組の記憶器を備えて成る特許請求の範囲
   第１項記載の信号記憶装置。 ３ 前記記憶手段は、多相サンプルクロツクに同
   期して直列的に得られた標本化信号を並列信号に
   変換して記憶し、該記憶終了後に再生した並列信
   号を直列信号に変換して出力する信号変換手段を
   備えた特許請求の範囲第１項記載の信号記憶装
   置。