JPH021378B2 - - Google Patents
Info
- Publication number
- JPH021378B2 JPH021378B2 JP59015648A JP1564884A JPH021378B2 JP H021378 B2 JPH021378 B2 JP H021378B2 JP 59015648 A JP59015648 A JP 59015648A JP 1564884 A JP1564884 A JP 1564884A JP H021378 B2 JPH021378 B2 JP H021378B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- inverter circuit
- gate width
- circuits
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using Schottky type FET MESFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明はFET素子により構成する集積回路に
おけるインバータ回路の改良に関する。
おけるインバータ回路の改良に関する。
(b) 技術の背景
近年半導体技術の発達に伴い、多様の高速化あ
るいは高集積化論理回路が１パツケージとして低
コストで提供されるようになつた。従来より論理
回路はナンド、ノア、バツフア、インバータのよ
うな組合せ回路と複数の組合せ回路に得られるラ
ツチ、レジスタ、フリツプフロツプ回路（FF）
のような順序回路を相互に接続して構成される。
データ処理装置例えば中央処理装置（CPU）に
おける論理回路も組合せ回路および順序回路の集
大成による。こゝでは論理回路における基本回路
素子となるインバータ回路に関するものである。
るいは高集積化論理回路が１パツケージとして低
コストで提供されるようになつた。従来より論理
回路はナンド、ノア、バツフア、インバータのよ
うな組合せ回路と複数の組合せ回路に得られるラ
ツチ、レジスタ、フリツプフロツプ回路（FF）
のような順序回路を相互に接続して構成される。
データ処理装置例えば中央処理装置（CPU）に
おける論理回路も組合せ回路および順序回路の集
大成による。こゝでは論理回路における基本回路
素子となるインバータ回路に関するものである。
(c) 従来技術と問題点
第１図に従来および本発明の一実施例における
FETインバータ回路の構成例図および第２図ａ，
ｂにその入出力波形例図を示す。図においてQ1，
Q2，Q3，Q4はFET素子、D1，D2，D3はダイオ
ードである。ここでQ1はインバータ用、Q2はア
クテイブ負荷抵抗用、Q3はソースフオロ７によ
るバツフア用、Q4はアクテイブ負荷抵抗用およ
びD1〜3はレベルシフト用である。従来よりイン
バータ回路を構成するFET素子Q1〜4のゲート幅
Wg1〜Wg4は製造上共通のゲート幅比Wg1＝Wg2
＝Wg3＝Wg4あるいはWg1＝Wg3＝Wg4に対し、
Wg2＝0.5Wg1、0.75Wg1、0.8Wg1などが選択さ
れていた。
FETインバータ回路の構成例図および第２図ａ，
ｂにその入出力波形例図を示す。図においてQ1，
Q2，Q3，Q4はFET素子、D1，D2，D3はダイオ
ードである。ここでQ1はインバータ用、Q2はア
クテイブ負荷抵抗用、Q3はソースフオロ７によ
るバツフア用、Q4はアクテイブ負荷抵抗用およ
びD1〜3はレベルシフト用である。従来よりイン
バータ回路を構成するFET素子Q1〜4のゲート幅
Wg1〜Wg4は製造上共通のゲート幅比Wg1＝Wg2
＝Wg3＝Wg4あるいはWg1＝Wg3＝Wg4に対し、
Wg2＝0.5Wg1、0.75Wg1、0.8Wg1などが選択さ
れていた。
このインバータ回路における立上り時定数tpd
は tpd＝ Zout・CGS（VGS）ln（１−Vp−Vthh／Vp） (1)式 で表わされる。Zouは出力インピータス（Ω）、
CGS（VGS）はゲート・ソース間電圧VGS印加時にお
けるゲート・ソース間電極要量である。またCGS
（VGS）を、VGS＝０〔VGS（０）〕の時のゲート・ソ
ース間電極容量、VthをFET素子における最大振
幅電圧VBｉをビツトイン電圧とすれば CGS（VGS）＝CGS（０）／√１−（１−√）Bi
…(2)式 が成立する。こゝで、ｋはゲート幅比ｋ＝Wg2／
Wg1である。従つて Tpd＝Zout・CGS（０）／√１−（１−√）
VBi …(3)式 一方上記のｋ＝0.5、0.75、0.8の選択によつて
論理レベルの高レベル識別しきい値Vthh＝Vp
（１−√）に設定しているためVthhはゲート・
ソース間容量CGS（VGSの増加するバイアス点にあ
り、立上りの悪い形で高／低の識別を行つてい
る。因みにｋ＝0.5、0.75、0.8においてVthhは
夫々0.293Vth、0.134Vth、0.106Vthである。
は tpd＝ Zout・CGS（VGS）ln（１−Vp−Vthh／Vp） (1)式 で表わされる。Zouは出力インピータス（Ω）、
CGS（VGS）はゲート・ソース間電圧VGS印加時にお
けるゲート・ソース間電極要量である。またCGS
（VGS）を、VGS＝０〔VGS（０）〕の時のゲート・ソ
ース間電極容量、VthをFET素子における最大振
幅電圧VBｉをビツトイン電圧とすれば CGS（VGS）＝CGS（０）／√１−（１−√）Bi
…(2)式 が成立する。こゝで、ｋはゲート幅比ｋ＝Wg2／
Wg1である。従つて Tpd＝Zout・CGS（０）／√１−（１−√）
VBi …(3)式 一方上記のｋ＝0.5、0.75、0.8の選択によつて
論理レベルの高レベル識別しきい値Vthh＝Vp
（１−√）に設定しているためVthhはゲート・
ソース間容量CGS（VGSの増加するバイアス点にあ
り、立上りの悪い形で高／低の識別を行つてい
る。因みにｋ＝0.5、0.75、0.8においてVthhは
夫々0.293Vth、0.134Vth、0.106Vthである。
このため従来のゲート幅比構成ではtpdが大と
なり伝搬遅延時間が悪くなる欠点があつた。
なり伝搬遅延時間が悪くなる欠点があつた。
(d) 発明の目的
本発明の目的は上記の欠点を除去するため従来
のように高レベルVthhを飽和レベルに近くて立
上り時間の遅延する領域に設定することなく立上
り時間の早い領域に設定することによつて立上り
時間の早いFETインバータ回路を提供しようと
するものである。
のように高レベルVthhを飽和レベルに近くて立
上り時間の遅延する領域に設定することなく立上
り時間の早い領域に設定することによつて立上り
時間の早いFETインバータ回路を提供しようと
するものである。
(e) 発明の構成
本発明の目的は、メタルセミコンダクタFET
素子により構成する論理回路にあつて、入力信号
を増幅反転する第1FET素子のゲート幅に対しア
クテイブ負荷抵抗となる第2FET素子のゲート幅
比を0.25に設定して形成することを特徴とする
FETインバータ回路を提供することによつて達
成することが出来る。
素子により構成する論理回路にあつて、入力信号
を増幅反転する第1FET素子のゲート幅に対しア
クテイブ負荷抵抗となる第2FET素子のゲート幅
比を0.25に設定して形成することを特徴とする
FETインバータ回路を提供することによつて達
成することが出来る。
(f) 発明の実施例
以下図面を参照しつゝ本発明の一実施例につい
て説明する。
て説明する。
本発明の一実施例においてもFETインバータ
回路の構成は第１図と変りはない。従つて本実施
例におけるFETインバータ回路はFET素子Q1，
Q2，Q3，Q4およびダイオードD1〜3によつて構成
され、従来における例えばQ2の対Q1ゲート幅比
ｋ＝0.75が本実施例のQ2′ではk′＝0.25に設定され
る。
回路の構成は第１図と変りはない。従つて本実施
例におけるFETインバータ回路はFET素子Q1，
Q2，Q3，Q4およびダイオードD1〜3によつて構成
され、従来における例えばQ2の対Q1ゲート幅比
ｋ＝0.75が本実施例のQ2′ではk′＝0.25に設定され
る。
従つて本実施例における立上り時定数t′pdはガ
リウム砒素（GaAs）によるFETを適用してVp
＝−ボルト（Ｖ）、VBｉ＝0.76Vとすれば(3)式に
代入して が得られる。この値は従来のQ2におけるｋ＝0.75
時のtpdが同様に となる。従つてその時定数比(4)、(5)式よりtpd′＝
tpd＝0.285と約71％高速のFETインバータ回路が
得られる。
リウム砒素（GaAs）によるFETを適用してVp
＝−ボルト（Ｖ）、VBｉ＝0.76Vとすれば(3)式に
代入して が得られる。この値は従来のQ2におけるｋ＝0.75
時のtpdが同様に となる。従つてその時定数比(4)、(5)式よりtpd′＝
tpd＝0.285と約71％高速のFETインバータ回路が
得られる。
また本実施例によるFETインバータ回路ユニ
ツトの消費電力Wcop′は従来のWcopに比較して
Q2におけるｋ＝0.75時の0.75IDSSに対してQ′2のそ
れは0.25IDSSになるのでWcop′／Wcop＝0.714とな
り約29％減となる。
ツトの消費電力Wcop′は従来のWcopに比較して
Q2におけるｋ＝0.75時の0.75IDSSに対してQ′2のそ
れは0.25IDSSになるのでWcop′／Wcop＝0.714とな
り約29％減となる。
こゝでIDSSはWg1＝Wg2のときQ1における入力
電力VGS＝０の通電時におけるドレイン・ソース
間電流である。
電力VGS＝０の通電時におけるドレイン・ソース
間電流である。
以上はFETインバータ回路における例により
説明したが、他の論理回路であるナンド、ノアの
ような組合せ回路あるいは更にレジスタ、ラツ
チ、フリツプフロツプ回路（FF）のような順序
回路に適用しても同様に実現することはいう迄も
ない。第３図は、本発明の変形例を示したもので
３−入力ノア回路である。ここでQ1a，1b，1cは前
述のQ1に共通である。従つてQ2′のゲート幅は
Q1a〜1c，Q3およびQ4の0.25倍であり前述の本発
明の一実施例におけるFETインバータ回路と同
様の効果が得られる。
説明したが、他の論理回路であるナンド、ノアの
ような組合せ回路あるいは更にレジスタ、ラツ
チ、フリツプフロツプ回路（FF）のような順序
回路に適用しても同様に実現することはいう迄も
ない。第３図は、本発明の変形例を示したもので
３−入力ノア回路である。ここでQ1a，1b，1cは前
述のQ1に共通である。従つてQ2′のゲート幅は
Q1a〜1c，Q3およびQ4の0.25倍であり前述の本発
明の一実施例におけるFETインバータ回路と同
様の効果が得られる。
(g) 発明の効果
以上説明したように本発明によれば従来のゲー
ト幅比により構成するFETインバータ回路に比
較して、高速且低電力消費のFETインバータ回
路が得られるので有用である。
ト幅比により構成するFETインバータ回路に比
較して、高速且低電力消費のFETインバータ回
路が得られるので有用である。
第１図は従来および本発明の一実施例における
FETインバータ回路の構成例図、第２図はその
入出力波形例図および第３図は本発明の変形例に
おける３−入力ノア回路の構成例図である。図に
おいてQ1，2，2′，3，4はFET素子およびD1〜3はダイ
オードである。
FETインバータ回路の構成例図、第２図はその
入出力波形例図および第３図は本発明の変形例に
おける３−入力ノア回路の構成例図である。図に
おいてQ1，2，2′，3，4はFET素子およびD1〜3はダイ
オードである。
Claims (1)
- １ メタルセミコンダクタFET素子により構成
する論理回路にあつて、入力信号を増幅反転する
第1FET素子のゲート幅に対し、アクテイブ負荷
抵抗となる第2FET素子のゲート幅を0.25比に設
定して形成することを特徴とするFETインバー
タ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59015648A JPS60160649A (ja) | 1984-01-31 | 1984-01-31 | Ｆｅｔインバ−タ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59015648A JPS60160649A (ja) | 1984-01-31 | 1984-01-31 | Ｆｅｔインバ−タ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60160649A JPS60160649A (ja) | 1985-08-22 |
| JPH021378B2 true JPH021378B2 (ja) | 1990-01-11 |
Family
ID=11894535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59015648A Granted JPS60160649A (ja) | 1984-01-31 | 1984-01-31 | Ｆｅｔインバ−タ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60160649A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03119179U (ja) * | 1990-03-22 | 1991-12-09 |
-
1984
- 1984-01-31 JP JP59015648A patent/JPS60160649A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03119179U (ja) * | 1990-03-22 | 1991-12-09 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60160649A (ja) | 1985-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6188260B1 (en) | Master-slave flip-flop and method | |
| US5140179A (en) | Master-slave type flip-flop circuit | |
| JPS63175514A (ja) | 基本的ラツチ・セル | |
| JPS5975721A (ja) | 信号入力回路およびその制御方法 | |
| JPH021378B2 (ja) | ||
| US5055709A (en) | DCFL latch having a shared load | |
| US5982198A (en) | Free inverter circuit | |
| JPS62272722A (ja) | Ｔｔｌ論理レベルｃｍｏｓ入力バツフア | |
| Cathelin et al. | A 3.5 GHz self-aligned single-clocked binary frequency divider on GaAs | |
| JPS62159910A (ja) | 半導体集積回路 | |
| JP3304110B2 (ja) | 半導体記憶回路 | |
| JPS61125224A (ja) | 半導体回路装置 | |
| JP3418993B2 (ja) | 半導体集積回路 | |
| JPS6083419A (ja) | 出力バツフア回路 | |
| JPS60152117A (ja) | シユミツト回路 | |
| JPS6094740A (ja) | マスタ−スライスｉｃ | |
| JPS62117415A (ja) | 論理回路 | |
| JPS6281118A (ja) | 入出力回路 | |
| JPH0563520A (ja) | 半導体論理回路 | |
| JPH01202921A (ja) | 半導体論理回路 | |
| JPS6334798A (ja) | ラツチ回路 | |
| JPH04271516A (ja) | 半導体集積回路装置 | |
| JPS59117326A (ja) | 論理回路 | |
| JPS62159914A (ja) | Ｅｃｌコンパチブル出力回路 | |
| JPS58121830A (ja) | 出力駆動回路 |