JPS60242632A - 集積回路の多量製造方法 - Google Patents
集積回路の多量製造方法Info
- Publication number
- JPS60242632A JPS60242632A JP60097161A JP9716185A JPS60242632A JP S60242632 A JPS60242632 A JP S60242632A JP 60097161 A JP60097161 A JP 60097161A JP 9716185 A JP9716185 A JP 9716185A JP S60242632 A JPS60242632 A JP S60242632A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- index holes
- metal substrate
- slits
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/04—Manufacture or treatment of leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は集積回路の多量製造方法、特に金属基板を用い
た集積回路の多量製造方法に関する。
た集積回路の多量製造方法に関する。
（ロ）従来の技術
従来の半導体素子の多量製造方法としては特公昭４５−
１１３７号公報の如きパンチングメタルフレーム方法お
よび特公昭４７−３２０６号公報のフィルムキャリア方
法が知られている。
１１３７号公報の如きパンチングメタルフレーム方法お
よび特公昭４７−３２０６号公報のフィルムキャリア方
法が知られている。
（ハ）発明が解決しようとする問題点
しかしながらこれらの方法が適用されるのは電力消費の
小さいモノリシック集積回路に限られ、また各リード片
は自己支持されなくてはならないのである程度以上に細
くできずピン数の多い大規模集積回路には適していない
のである。
小さいモノリシック集積回路に限られ、また各リード片
は自己支持されなくてはならないのである程度以上に細
くできずピン数の多い大規模集積回路には適していない
のである。
に）問題点を解決するための手段
本発明は断点に鑑みてなされ、長板状の金属基板に設け
たインデックス孔あるいはスリット孔を設け、これらか
ら割り出される多数の区画内に夫々の複数個の異種導電
パターンを形成して集積回路を多量製造することにより
従来の欠点を大巾に改善した集積回路の多量製造方法を
実現するものである。
たインデックス孔あるいはスリット孔を設け、これらか
ら割り出される多数の区画内に夫々の複数個の異種導電
パターンを形成して集積回路を多量製造することにより
従来の欠点を大巾に改善した集積回路の多量製造方法を
実現するものである。
（ホ）作用
本発明に依れば、長板状の金属基板上の多数の区画内に
異種の集積回路を同時に形成でき且つ回路機能検査後に
個別集積回路に分離するので、はとんと大部分の工程を
自動化でき極めて高い量産性を確立できる。
異種の集積回路を同時に形成でき且つ回路機能検査後に
個別集積回路に分離するので、はとんと大部分の工程を
自動化でき極めて高い量産性を確立できる。
（へ）実施例
本発明の一実施例を第１図乃至第４図を参照して詳述す
る。
る。
まず第１図に示す如く、長板状の金属基板（１１を準備
し、基板（１）の長手方向に一定間隔でインデックス孔
（２）あるいはスリット孔（３）を形成する。金属基板
（１）としては１■厚のアルミニウムを用い、例えば７
０ｗｍＸ １０００ｖａの長板サイズとする。インデッ
クス、％ （２）あるいはスリット孔（３）はいずれか
が形成され、完成される集積回路が大きいものには第１
図Ｂの如くスリット孔（３）を用い、逆に小さいものは
第１図人の如くインデックス孔（２）を用いる。このイ
ンデックス孔（２）あるいはスリット孔（３）はプレス
で打抜かれ、後工程の機械的手段による位置の割り出し
として用いられる。従って完成される混成集積回路の大
きさに従ってインデックス孔（２）あるいはスリット孔
（３）の間隔が選ばれる、更に詳述する。と第１図人は
基板（１）の巾方向の両端にインデックス孔（２）を設
け、インデックス孔（２）で割り出される区画（４）に
２個の集積回路を備えている。
し、基板（１）の長手方向に一定間隔でインデックス孔
（２）あるいはスリット孔（３）を形成する。金属基板
（１）としては１■厚のアルミニウムを用い、例えば７
０ｗｍＸ １０００ｖａの長板サイズとする。インデッ
クス、％ （２）あるいはスリット孔（３）はいずれか
が形成され、完成される集積回路が大きいものには第１
図Ｂの如くスリット孔（３）を用い、逆に小さいものは
第１図人の如くインデックス孔（２）を用いる。このイ
ンデックス孔（２）あるいはスリット孔（３）はプレス
で打抜かれ、後工程の機械的手段による位置の割り出し
として用いられる。従って完成される混成集積回路の大
きさに従ってインデックス孔（２）あるいはスリット孔
（３）の間隔が選ばれる、更に詳述する。と第１図人は
基板（１）の巾方向の両端にインデックス孔（２）を設
け、インデックス孔（２）で割り出される区画（４）に
２個の集積回路を備えている。
即ちインデックス孔（２）を用いて位置の割り出しをし
た後、正字状のプレス溝α〔を形成して区画（４）に並
列に２個の集積回路を配列している。第１図Ｂは基板（
１）の巾方向に長いスリット孔（３）で各区画（４）を
区切り、区画（４）に複数個の集積回路を形成するもの
である。これから明らかな様に基板（１）の巾を標準化
することによって同一サイズの基板（１）で様々の大き
さの集積回路を形成できる。
た後、正字状のプレス溝α〔を形成して区画（４）に並
列に２個の集積回路を配列している。第１図Ｂは基板（
１）の巾方向に長いスリット孔（３）で各区画（４）を
区切り、区画（４）に複数個の集積回路を形成するもの
である。これから明らかな様に基板（１）の巾を標準化
することによって同一サイズの基板（１）で様々の大き
さの集積回路を形成できる。
次に第２図に示す如くインデックス孔（２）あるいはス
リット孔（３）で割り出される基板（１）上の多数の区
画（４）・・・（４）に導電パターン（５）を形成する
。区画（４）内には複数の導電パターン（５）が形成で
き、また異種の導電パターン（５）を同一区画（４）内
あるいは異なる区画（４）に形成できる。第２図では上
側と下側とで異なる導電パターン（５）を配置している
う前述した基板（１）は周知の陽極酸化によってその表
面に酸化アルミニウム被膜（図示せず）が形成され、更
に基板（１）の−主面に第４図に示す如（導電パターン
（５）が形成される。先ず第４図人の如く導電金属箔（
６）例えば銅箔が粘着される。金属箔（６）表面はスク
リーン印刷によって所望の導電ノくターン（５）を露出
してレジスト（７）でマスタされ、貴金属（金、銀、白
金）メッキ層（８）が第４図Ｂの如く金属箔（６）表面
にメッキされる。然る後レジストを除去して貴金属メッ
キ層（８）をマスクとして金属箔（６）のエツチングを
行い第４図Ｃの如く所望の導電／＜ターン（５）・・・
（５）が形成される。スクリーン印刷による導電パター
ン（５）・・・（５）の細さは０．５ ｍｓが限界であ
るので、極細配線を必要、とするときは周知の写真蝕刻
技術に依り約２μまでの極細導電ノくターン（５）・・
・（５）が可能となる。極細導電パターン（５）は従来
のパンチングメタルフレームやフィルムキャリアでは出
来なかったが本発明では可能となり、ピン数の多い大規
模集積回路の組立や高周波回路に利用できる。
リット孔（３）で割り出される基板（１）上の多数の区
画（４）・・・（４）に導電パターン（５）を形成する
。区画（４）内には複数の導電パターン（５）が形成で
き、また異種の導電パターン（５）を同一区画（４）内
あるいは異なる区画（４）に形成できる。第２図では上
側と下側とで異なる導電パターン（５）を配置している
う前述した基板（１）は周知の陽極酸化によってその表
面に酸化アルミニウム被膜（図示せず）が形成され、更
に基板（１）の−主面に第４図に示す如（導電パターン
（５）が形成される。先ず第４図人の如く導電金属箔（
６）例えば銅箔が粘着される。金属箔（６）表面はスク
リーン印刷によって所望の導電ノくターン（５）を露出
してレジスト（７）でマスタされ、貴金属（金、銀、白
金）メッキ層（８）が第４図Ｂの如く金属箔（６）表面
にメッキされる。然る後レジストを除去して貴金属メッ
キ層（８）をマスクとして金属箔（６）のエツチングを
行い第４図Ｃの如く所望の導電／＜ターン（５）・・・
（５）が形成される。スクリーン印刷による導電パター
ン（５）・・・（５）の細さは０．５ ｍｓが限界であ
るので、極細配線を必要、とするときは周知の写真蝕刻
技術に依り約２μまでの極細導電ノくターン（５）・・
・（５）が可能となる。極細導電パターン（５）は従来
のパンチングメタルフレームやフィルムキャリアでは出
来なかったが本発明では可能となり、ピン数の多い大規
模集積回路の組立や高周波回路に利用できる。
尚本工程で多層配線が必要なときは形成された導電パタ
ーン（５）上に更にポリイミドなどの絶縁層を形成しそ
の上にスクリーン印刷で導電塗料な印刷して焼成するこ
とで実現できる。
ーン（５）上に更にポリイミドなどの絶縁層を形成しそ
の上にスクリーン印刷で導電塗料な印刷して焼成するこ
とで実現できる。
また本工程で抵抗等の回路素子を組込むときは周知のス
クリーン印刷技術によって抵抗塗料を金属基板（１）に
印刷して焼成して形成する。
クリーン印刷技術によって抵抗塗料を金属基板（１）に
印刷して焼成して形成する。
続いて第３図に示す如く、導電パターン（５）の所望の
パッドｒ５１）上に半導体集積回路等の半導体素子（９
）を導電ペーストを用いて固着し、パッドｒ５］）に隣
接する導電パターン（５）と対応する半導体素子（９）
の電極とを金あるいはアルミニウム細線でボンディング
して接続する。なお同じ区画（４）内の上側と下側のパ
ッド６１）には夫々異存る半導体素子（９）を固着して
いる。
パッドｒ５１）上に半導体集積回路等の半導体素子（９
）を導電ペーストを用いて固着し、パッドｒ５］）に隣
接する導電パターン（５）と対応する半導体素子（９）
の電極とを金あるいはアルミニウム細線でボンディング
して接続する。なお同じ区画（４）内の上側と下側のパ
ッド６１）には夫々異存る半導体素子（９）を固着して
いる。
然る後インデックス孔（２）あるいはスリット孔（３）
を用いて機械的にコマ送りを行いながら測定される導電
パターン（５）に通電して半導体素子（９）および他の
回路素子を含む回路機能検査を行う。斯る検査で抵抗等
が組込まれている場合はファンクショナルトリミングを
して回路機能の調整を行い、更に半導体素子（９）が所
定の回路機能を出さないときは半導体素子（９）を除去
して再生を行い歩留の大巾向上をはかる。また必要なら
ばボンディング細線の接着強度の測定も行なえる。
を用いて機械的にコマ送りを行いながら測定される導電
パターン（５）に通電して半導体素子（９）および他の
回路素子を含む回路機能検査を行う。斯る検査で抵抗等
が組込まれている場合はファンクショナルトリミングを
して回路機能の調整を行い、更に半導体素子（９）が所
定の回路機能を出さないときは半導体素子（９）を除去
して再生を行い歩留の大巾向上をはかる。また必要なら
ばボンディング細線の接着強度の測定も行なえる。
即ち本工程では封止前に回路機能検査を連結された状態
で行なえるので極めて効率よく測定やトリミングが行な
え且つ不良品の再生もできるので大巾な歩留向上を達成
される。
で行なえるので極めて効率よく測定やトリミングが行な
え且つ不良品の再生もできるので大巾な歩留向上を達成
される。
更に斯る検査後半導体素子（９）および保護を必要とす
る回路素子にはシリコンレジンを塗付して素子およびボ
ンディング細線を保護する。また斯る素子はトランスフ
ァモールドにより部分的にモールドができる。
る回路素子にはシリコンレジンを塗付して素子およびボ
ンディング細線を保護する。また斯る素子はトランスフ
ァモールドにより部分的にモールドができる。
斯上の工程の後金属基板（１）に連結された状態で完成
された多数の集積回路はプレスによって金属基板（１）
から個別集積回路として分離される。このプレスはイン
デックス孔（２）あるいはスリット孔（３）に従って機
械的に位置を割り出して行なえるので極めて効率が良い
。このプレスでは雄型金型の周端部のみを基板（１）に
当接させて行うので基板（１）上の素子は影響を受けな
い。
された多数の集積回路はプレスによって金属基板（１）
から個別集積回路として分離される。このプレスはイン
デックス孔（２）あるいはスリット孔（３）に従って機
械的に位置を割り出して行なえるので極めて効率が良い
。このプレスでは雄型金型の周端部のみを基板（１）に
当接させて行うので基板（１）上の素子は影響を受けな
い。
個別集積回路には外部リードが半田付けされた後樹脂ケ
ースで封止するかエポキシ樹脂のディピングによってシ
ールを行って完成される。
ースで封止するかエポキシ樹脂のディピングによってシ
ールを行って完成される。
（ト）発明の効果
本発明に依れば金属基板（１）を採用しているので放熱
効果が大きく、高耐圧大出力用の半導体素子（９）の組
込みが可能となる。この結果高耐圧大出力のツイントラ
ンジスタ、デュアルトランジスタ、トランジスタアレー
、ダイオードアレー、ダーリントン接続カスケード接続
が量産化できる利点を有する。またオペアンプ等のモノ
リシック集積回路とパワートランジスタの組合せやダイ
オード、トランジスタ・モノリシック集積回路とＬＣＲ
素子の組合せが同一パッケージで量産できる利点もある
。更に前述した如く異種導電パターンを用いれば多機種
少量生産も効率化できる。更にまた連結状態での回路機
能検査が可能となるのでファンクショナルトリミングお
よび不良の再生ができ歩留はほぼ１００％となる。最後
にインデックス孔あるいはスリット孔を用いることによ
り従来より確立した自動化技術を容易に取り入れるこ、
とができ大巾な自動化が達成できる。
効果が大きく、高耐圧大出力用の半導体素子（９）の組
込みが可能となる。この結果高耐圧大出力のツイントラ
ンジスタ、デュアルトランジスタ、トランジスタアレー
、ダイオードアレー、ダーリントン接続カスケード接続
が量産化できる利点を有する。またオペアンプ等のモノ
リシック集積回路とパワートランジスタの組合せやダイ
オード、トランジスタ・モノリシック集積回路とＬＣＲ
素子の組合せが同一パッケージで量産できる利点もある
。更に前述した如く異種導電パターンを用いれば多機種
少量生産も効率化できる。更にまた連結状態での回路機
能検査が可能となるのでファンクショナルトリミングお
よび不良の再生ができ歩留はほぼ１００％となる。最後
にインデックス孔あるいはスリット孔を用いることによ
り従来より確立した自動化技術を容易に取り入れるこ、
とができ大巾な自動化が達成できる。
第１図乃至第３図は本発明を説明する上面図、第４図は
本発明の導電パターンの形成方法を説明する断面図であ
る。 主な図番の説明 （１）は金属基板、（２）はインデックス孔、（３）は
スリット孔、（４）・・・（４）は区画、（５）は導電
パターン、（９）は半導体素子である。 特許出願人 三洋電機株式会社 代表者 井 植 薫 外１名 第３図 第４図
本発明の導電パターンの形成方法を説明する断面図であ
る。 主な図番の説明 （１）は金属基板、（２）はインデックス孔、（３）は
スリット孔、（４）・・・（４）は区画、（５）は導電
パターン、（９）は半導体素子である。 特許出願人 三洋電機株式会社 代表者 井 植 薫 外１名 第３図 第４図
Claims (1)
- （１） 長板状の金属基板に間隔を設けてインデックス
孔あるいはスリット孔を設け、該インデックス孔あるい
はスリット孔で割り出される多数の区画内に夫々前記金
属基板とは絶縁処理された異種の導電パターンを形成し
、各導電パターン上の所望位置に少くとも半導体素子を
固着し且つボンディング細線による各導電パターンとの
接続を行い、前記半導体素子を含む回路機能検査を行っ
た後に前記金属基板から個別集積回路に分離することを
特徴とする集積回路の多量製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60097161A JPS60242632A (ja) | 1985-05-07 | 1985-05-07 | 集積回路の多量製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60097161A JPS60242632A (ja) | 1985-05-07 | 1985-05-07 | 集積回路の多量製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6515679A Division JPS55157245A (en) | 1979-05-25 | 1979-05-25 | Mass producing method of integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60242632A true JPS60242632A (ja) | 1985-12-02 |
Family
ID=14184844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60097161A Pending JPS60242632A (ja) | 1985-05-07 | 1985-05-07 | 集積回路の多量製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60242632A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5295296A (en) * | 1990-02-06 | 1994-03-22 | Citizen Watch Co., Ltd. | Method and apparatus for working a clad material |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4528100Y1 (ja) * | 1967-09-27 | 1970-10-29 | ||
| JPS4836983A (ja) * | 1971-09-10 | 1973-05-31 | ||
| JPS55157245A (en) * | 1979-05-25 | 1980-12-06 | Sanyo Electric Co Ltd | Mass producing method of integrated circuit |
| JPS6329414A (ja) * | 1986-07-16 | 1988-02-08 | ソシエタ・カビ・ピレリ−・ソシエタ・ペル・アジオニ | 直流電気ケ−ブル |
-
1985
- 1985-05-07 JP JP60097161A patent/JPS60242632A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4528100Y1 (ja) * | 1967-09-27 | 1970-10-29 | ||
| JPS4836983A (ja) * | 1971-09-10 | 1973-05-31 | ||
| JPS55157245A (en) * | 1979-05-25 | 1980-12-06 | Sanyo Electric Co Ltd | Mass producing method of integrated circuit |
| JPS6329414A (ja) * | 1986-07-16 | 1988-02-08 | ソシエタ・カビ・ピレリ−・ソシエタ・ペル・アジオニ | 直流電気ケ−ブル |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5295296A (en) * | 1990-02-06 | 1994-03-22 | Citizen Watch Co., Ltd. | Method and apparatus for working a clad material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3680206A (en) | Assemblies of semiconductor devices having mounting pillars as circuit connections | |
| JPH0982741A (ja) | チップキャリアの構造およびその製造方法 | |
| US5032542A (en) | Method of mass-producing integrated circuit devices using strip lead frame | |
| JP4159348B2 (ja) | 回路装置の製造方法 | |
| US5614443A (en) | Method of producing a frame made of connected semiconductor die mounting substrates | |
| JP2003258179A (ja) | 半導体装置およびその製造方法 | |
| JP2005203390A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS6329414B2 (ja) | ||
| JPS60242631A (ja) | 集積回路の多量製造方法 | |
| JPS60242630A (ja) | 集積回路の多量製造方法 | |
| US4536825A (en) | Leadframe having severable fingers for aligning one or more electronic circuit device components | |
| JPS6246537A (ja) | フィルムキャリヤ半導体装置の電気試験方法 | |
| JPS627109A (ja) | ネツトワ−ク電子部品の製造方法 | |
| JPH03132061A (ja) | 集積回路の多量製造方法 | |
| US6894374B2 (en) | Semiconductor package insulation film and manufacturing method thereof | |
| JPH02163956A (ja) | 集積回路の多量製造方法 | |
| TWI766684B (zh) | 晶片電阻批量半成品、晶片電阻及其製法 | |
| JPH02138764A (ja) | 集積回路の多量製造方法 | |
| JPH02138763A (ja) | 集積回路の多量製造方法 | |
| JPS6220694B2 (ja) | ||
| JPS62188345A (ja) | 混成集積回路の製造方法 | |
| JPH0793402B2 (ja) | 半導体装置 | |
| JPH03132062A (ja) | 集積回路の多量製造方法 | |
| JPS6155247B2 (ja) | ||
| JPS62208615A (ja) | ネツトワ−ク電子部品及びその製造方法 |