JPH0214122U - - Google Patents

Info

Publication number
JPH0214122U
JPH0214122U JP9120288U JP9120288U JPH0214122U JP H0214122 U JPH0214122 U JP H0214122U JP 9120288 U JP9120288 U JP 9120288U JP 9120288 U JP9120288 U JP 9120288U JP H0214122 U JPH0214122 U JP H0214122U
Authority
JP
Japan
Prior art keywords
interrupt
control body
signal
management device
protection management
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9120288U
Other languages
English (en)
Other versions
JPH0731305Y2 (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1988091202U priority Critical patent/JPH0731305Y2/ja
Publication of JPH0214122U publication Critical patent/JPH0214122U/ja
Application granted granted Critical
Publication of JPH0731305Y2 publication Critical patent/JPH0731305Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【図面の簡単な説明】
第１図は本考案に係る保護管理装置の一実施例
のブロツク図、第２図は第１図の保護管理装置を
組込んだ電子機器の回路構成例を示す図、第３図
ａ，ｂはそれぞれメモリカード挿入部の正面断面
図、側断面図、第４図ａはメモリカード挿入時の
動作を示すフローチヤート、第４図ｂはメモリカ
ード抜取り時の動作を示すフローチヤート、第５
図ａ乃至ｂはそれぞれアドレス信号ＡＤＤＲ、デ
ータ信号ＤＴ、リード／ライト信号Ｒ／Ｗ、チツ
プセレクト信号ＣＳのレベルがスタンバイモード
時に固定されることを説明するためのタイムチヤ
ート、第６図は従来の保護管理装置が組込まれた
電子機器の概略構成図である。 １……媒体、２……検出手段、３……割込手段
、４……制御本体、５……メモリカード挿入部、
７……メモリ、８……アドレスバス、９……デー
タバス、１０……制御線、１１……割込信号線、
２０……コネクタ、２１……バネ、２２，２３…
…ストツパ、２４，２５……スイツチ。

Claims (1)

    【実用新案登録請求の範囲】
  1. 電子機器への媒体の挿入、抜取り動作を検出す
    る検出手段と、検出手段からの検出信号に基づき
    割込信号を発生させる割込手段と、割込手段から
    の割込信号により状態が切替わる機能を有する制
    御本体とを備えていることを特徴とする保護管理
    装置。
JP1988091202U 1988-07-08 1988-07-08 保護管理装置 Expired - Lifetime JPH0731305Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1988091202U JPH0731305Y2 (ja) 1988-07-08 1988-07-08 保護管理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1988091202U JPH0731305Y2 (ja) 1988-07-08 1988-07-08 保護管理装置

Publications (2)

Publication Number Publication Date
JPH0214122U true JPH0214122U (ja) 1990-01-29
JPH0731305Y2 JPH0731305Y2 (ja) 1995-07-19

Family

ID=31315690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1988091202U Expired - Lifetime JPH0731305Y2 (ja) 1988-07-08 1988-07-08 保護管理装置

Country Status (1)

Country Link
JP (1) JPH0731305Y2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60243721A (ja) * 1984-05-17 1985-12-03 Fuji Electric Co Ltd プラグインユニツトシステム
JPS6214539U (ja) * 1985-07-09 1987-01-28

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60243721A (ja) * 1984-05-17 1985-12-03 Fuji Electric Co Ltd プラグインユニツトシステム
JPS6214539U (ja) * 1985-07-09 1987-01-28

Also Published As

Publication number Publication date
JPH0731305Y2 (ja) 1995-07-19

Similar Documents

Publication Publication Date Title
JPH0214122U (ja)
JP2517540Y2 (ja) Ｉｃカード
JPS6271685A (ja) 印字装置
JP3109346U (ja) 二重インタフェース・プラグ・メモリカード
JPH0482735U (ja)
KR930020277A (ko) 공유메모리를 이용한 데이타 전송 방법
JPS60135939U (ja) 処理装置の暴走検出回路
JPH0455650U (ja)
JPS59134842U (ja) 車載電子機器用のワンチツプマイコンのメモリ拡張装置
JPS61180341U (ja)
JPH0455671U (ja)
JPH0184152U (ja)
JPH0168525U (ja)
JPH0358742U (ja)
JPH0447772U (ja)
JPH0277752U (ja)
JPH0214143U (ja)
KR970063245A (ko) 에스 · 램 인터페이스 회로
JPS5872800U (ja) 設定デ−タのメモリ保護装置
JPS6047058U (ja) チヤネル制御装置
JPS61199798U (ja)
JPH0196047U (ja)
JPS6331430U (ja)
JPS5987960U (ja) 印字装置
JPH0246670U (ja)