JPH02142122A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造技術に関し、特に半導体基
板と配線とを接続するコンタクトホールや、上下層の配
線間を接続するスルーホールの埋込み技術に関するもの
である。

〔従来の技術〕

従来より、半導体集積回路の配線材料には、電気抵抗が
低い、シリコン酸化膜（ＳｉＯ２膜）との密着性が良い
、加工が容易である、などの理由から、アルミニウム（
Ａβ）が使用されている。

しかしながら、半導体集積回路の高集積化に伴って配線
が微細化されるようになると、半導体基板と配線とを接
続するための接続孔（コンタクトホール）や、上下層の
配線間を接続するための接読札（スルーホール）のアス
ペクト比（接続孔の深さ／径）が増大する結果、接続孔
内部における配線用導電膜のステップカバレージの低下
が深刻な問題となってくる。

その対策として、従来より提案されているのは、高融点
金属やそのシリサイド、あるいはポリシリコンなどの導
電膜を接続孔に埋込み、この導電膜を介して配線と半導
体基板（または下層の配線）とを接続する技術である。

これらの導電膜を接続孔に埋込むには、選択ＣＶＤ法や
エッチバック法が用いられる。なお、高融点金属を用い
た接続孔の埋込み技術については、例えば「ソリッドス
テイト・テクノロジー（Ｓｏｌｉｄ　５ｔａｔｅ　Ｔｅ
ｃｈｎｏｌｏｇｙ）。

日本版、　　１９８６年２月号、“低圧ＣＶＤによるタ
ングステンの選択プロセス”（Ｅ、　Ｋ、Ｂｒｏａｄｂ
ｅｎｔ、　Ｗ、　Ｔ、　５ｔａｃｙ）　　Ｊに記載があ
る。

〔発明が解決しようとする課題〕 しかしながら、本発明者の検討によれば、上記した接続
孔の埋込み技術には、次のような問題点がある。

第７図、第８図は、導電膜を埋込んだ接続孔の上に配線
を接続した半導体基板を示すものであって、図において
、２０は、シリコン単結晶からなる半導体基板、また、
２１は、この半導体基板２０に形成された拡散層である
。半導体基板２０上には、例えばＳｉＯ２からなる絶縁
膜２２．２３が被着され、拡散層２１の上方の絶、縁膜
２２．２３には、接続孔２４が開孔されている。

接続孔２４の内部には、例えば選択ＣＶＤ法で被着した
タングステン（Ｗ）などの導電膜２５が埋込まれ、さら
に、この導電膜２５上には、例えばＡｆ金合金らなる配
線２６が接続されている。

接続孔２４の上に配線２６を接続するには、絶縁膜２３
上に、例えばスバンタ法て配線用導電膜を被着した後、
ホトレジストマスクを用いてこの配線用導電膜をエツチ
ングする。このとき、接続孔２４とホトレジストマスク
との合わせずれの余裕が必要となるため、従来技術では
、接続孔２４の上の配線２６に幅広のフランジ２７を設
けている。

しかし、配線２６の一部にフランジ２７を設けると、配
線２６の線幅が太くなるため、集積回路の微細化が妨げ
られる、という問題が生じる。

これに対して、フランジ２７を廃止して配線２６の線幅
を細くしようとすると、配線用導電膜をエツチングする
際、ホトレジストマスクに合わせずれが生じることによ
って、あらかじめ接続孔２４の内部に埋込まれた導電膜
２５の表面の一部が配線用導電膜とともにエツチングさ
れる。このとき、本発明者は、接続孔２４の内壁が、第
９図に示すように、半導体基板２０の主面に対して垂直
に開孔されているような場合には、接続孔２４の内壁と
導電膜２５との界面に隙間（Ｓ）が生じ易いことから、
この隙間（Ｓ）を通じて下方の拡散層２１までもがオー
バーエツチングされてしまい、導電膜２５と拡散層２１
との間の導通が不良となったり、集積回路素子の電気特
性が劣化したりする、という問題が生じることを見出し
た。

本発明は、上記した接続孔の埋込み技術の問題点に着目
してなされたものであり、その目的は、導７４膜を埋込
んだ接続孔の接続信頼性を向上させ、半導体装置の製造
歩留りを向上させることができる技術を提供することに
ある。

本発明の他の目的は、上記目的を達成するとともに、導
電膜を埋込んだ接続孔の上に接続される配線を微細化す
ることによって、半導体装置の高集積化を実現すること
ができる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。

〔課題を解決するための手段〕 本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。

すなわち、請求項１記載の発明は、半導体基板上の絶縁
膜の一部に接続孔を開孔し、上記接続孔の内部に導電膜
を埋込んだ後、上記導電膜上に配線を接続する工程を含
む半導体装置の製造方法であって、上記接続孔の一部に
太径部を設けた後、選択ＣＶＤ法を用いて上記接続孔の
内部に導電膜を埋込み、上記導電膜の膜厚を、上記接続
孔の底部から上記太径部までの高さよりも厚くする半導
体装置の製造方法である。

請求項２記載の発明は、上記選択ＣＶＤ法に代えて、エ
ッチバック法を用いて上記接続孔の内部に導電膜を埋込
む半導体装置の製造方法である。

請求項３記載の発明は、上記配線の線幅を、上記接続孔
の底部の径と等しいか、またはそれ以下とする半導体装
置の製造方法である。

請求項３記載の発明は、上記絶縁膜を、エツチングレー
トの互いに異なる複数の絶縁膜で構成する半導体装置の
製造方法である。

〔作用〕

請求項１および２記載の発明によれば、接続孔の上に被
着した配線用導電膜をエツチングして配線を形成する際
、接続孔の内部では、太径部の導電膜のみがエツチング
されるので、接続孔の内壁と導電膜との界面に隙間が生
じている場合でも、この隙間を通じて下方の拡散層まで
もがオーバーエツチングされることはない。

請求項３記載の発明によれば、接続孔の上に接続される
配線を微細化しても、接続孔の接続信頓性を確保するこ
とができるので、配線にフランジを設ける必要がなくな
る。

請求項４記載の発明によれば、−度のエツチングで接続
孔の開花と太径部の形成とを同時に行うことができるの
で、上記太径部を形成する工程のスループットが向上す
る。

〔実施例１〕 第１図は、本発明の一実施例である半導体装置を示す半
導体基板の要部断面図、第２図（ａ）〜（社）は、この
半導体装置の製造方法を示す半導体基板の要部断面図で
ある。

第１図において、半導体基板ｌは、例えばｐ形シリコン
単結晶からなり、その主面の一部には、例えばｎ形拡散
層２が形成されている。半導体基板１上には、例えばＳ
】０２からなるフィールド絶縁膜３が形成され、このフ
ィールド絶縁膜３で囲まれた図示しない素子形成領域に
は、ＭＯＳ・ＦＥＴなどの集積回路素子が形成されてい
る。フィールド絶縁膜３上には、例えばＳｉＯ□からな
る絶縁膜４ａが形成され、この絶縁膜４ａで上記集積回
路素子が被覆されている。

拡散層２の上方には、フィールド絶縁膜３と絶縁膜４ａ
とを開孔した接続孔（コンタクトホール）５ａが形成さ
れている。この接続孔５ａは、その下部領域が半導体基
板ｌの主面に対して垂直に開孔され、下部領域の径は、
例えば０，５μｍである。また、接続孔５ａの上部領域
には、テーパ状の太径部６ａが設けられている。

接続孔５ａの内部には、例えばタングステン（Ｗ）など
の高融点金属からなる導電膜７ａが埋込まれている。こ
の導電膜７ａは、その膜厚が接続孔５ａの底部から太径
部６ａまでの高さよりも厚くなるように埋込まれている
。

導電膜７ａ上には、例えばアルミニウム合金（Ａｆ−３
ｉ−Ｃｕ）からなる第１層目の配線８ａが接続されてい
る。この配線８ａの線幅は、接続孔５ａの下部領域の径
と同じく、例えば０．５μｍであり、フランジは形成さ
れていない。

配線８ａ上には、例えばＢ　Ｐ　Ｓ　Ｇ　（Ｂｏｒｏ　
Ｐｈｏｓｐｈｏ　５ｉｌｉｃａｔｅ　Ｇｌａｓｓ）　　
からなる層間絶縁膜９が形成され、その上には、例えば
アルミニウム合金からなる第２層目の配線１０が形成さ
れている。配線１０上には、例えばＰ　Ｓ　Ｇ（Ｐｈｏ
ｓｐｈｏ　５ｉｌｉｃａｔｅ　ＧｌａＳＳ）と５１３Ｎ
４との２層からなるバッンベーション膜１１が形成され
、集積回路を外部環境から保護している。

次に、上記半導体装置の接続孔５ａおよび配線８ａの形
成工程を第２図（ａ）〜（社）に従って、説明する。

第２図（ａ）は、フィールド絶縁膜３上に、例えば５１
０２からなる絶縁膜４ａをＣＶＤ法で被着した状態を示
している。

その後、まず、絶縁膜４ａ上に接続孔用のホトレジスト
マスク１２を形成する（第２図Ｑ）））。

次に、例えば５％フッ酸水溶液を用いた等方性エツチン
グで絶縁膜４ａの一部を開孔して太径部６ａを形成する
（第２図（Ｃ））。

続いて、例えば平行平板形ドライエツチング装置を用い
た反応性イオンエツチングで太径部６ａの下方の絶縁膜
４ａと、さらにその下方のフィールド絶縁膜３とを垂直
に開孔し、半導体基板ｌに達する接続孔５ａを形成する
。使用する反応ガスは、例えばＣＨＦ３．　ＣＦ、、　
Ｃ，Ｆ６のような、フルオロカーボン系のガスである（
第２図（ｄ））。

その後、半導体基板ｌの表面に、例えばリン（Ｐ）、ヒ
素（Ａｓ）などのｎ形不純物イオンを打ち込み、接続孔
５ａの下方の半導体基板ｌにｎ形波散層２を形成する（
第２図（ｅ））。

次に、例えばＷ　Ｆ　ｅ　と、３ｉＨｎ　　に代表され
るシラン化合物Ｓ　ｒ　ｎ　Ｆ１２ｎ−２（ｎ＝１．２
．　、　、　）　　との混合ガス、または、Ｗ　Ｆ　ｓ
　とＳｉＣβ２Ｈ２との混合ガスからなる反応ガスを用
いた低圧ＣＶＤ法で接続孔５ａの内部にＷからなる導電
膜７ａを埋込む（第２図（ｆ））。このとき、導電膜７
ａの膜厚は、接続孔５ａの底部から太径部６ａまでの高
さよりも厚いことを条件とする。

続いて、半導体基板１上に、例えばスパッタ法でアルミ
ニウム合金（Ａｎ−３ｉ−Ｃｕ）からなる配線用導電膜
１３を被着した後、この配線用導電膜１３上に配線用の
ホトレジストマスク１４を形成する（第２図（（イ））
。

次に、配線用導電膜１３をスパッタエツチングして接続
孔５ａの上に配線８ａを接続する（第２図０１））。こ
のとき、配線８ａの線幅が接続孔５ａの底部の径と等し
いか、またはそれ以下の場合には、接続孔５ａとホトレ
ジストマスク１４との合わせずれが僅かでも生じると、
図示したように、接続孔５ａの内部に埋込まれた導電膜
７ａの表面がスパッタエツチングされる。しかしながら
、本実施例１では、接続孔５ａの上部領域に太径部６ａ
が設けられているため、太径部６ａの導電膜７ａのみが
スパックエツチングされ、下部領域の導電膜７ａがスパ
ックエツチングされることはない。

従って、接続孔５ａの下部領域の内壁と導電膜７ａとの
界面に隙間が生じている場合でも、この隙間を通じて下
方の拡散層２までもがオーバーエツチングされることは
ない。

このように本実施例１によれば次のような効宋を得るこ
とができる。

（１〕、接続孔５ａの上部領域に太径Ｂ６ａを設けると
ともに、接続孔５ａの内部に、その底部から太径部６ａ
までの高さよりも厚い導電膜７ａを埋込んだことにより
、その後、配線用導電膜１３をスパッタエツチングして
配線８ａを形成する際に拡散層２がオーバーエツチング
されることはない。

その結果、導電膜７ａと拡散層２との間の導通不良や、
集積回路素子の電気特性の劣化を確実に防止することが
できるので、導電膜７ａを介して接続される拡散層２と
配線８ａとの接続信頼性が向上し、半導体装置の製造歩
留りが向上する。

（２）、上記（１）により、接続孔５ａの上に接続され
る配線８ａにフランジを設けなくとも、導電膜７ａを介
して接続される拡散層２と配線８ａとの接続信頼性が確
保できるため、その分、配線８ａを微細化することがで
き、半導体集積回路の高集積化を実現することができる
。

〔実施例２〕 第３図は、本発明の他の実施例である半導体装置を示す
半導体基板の要部断面図、第４図（ａ）〜（ｅ）は、こ
の半導体装置の製造方法を示す半導体基板の要部断面図
である。

第３図において、半導体基板１は、例えばｐ形シリコン
単結晶からなり、その主面の一部には、例えばｎ形の拡
散層２が形成されている。半導体基板１上には、例えば
５１０２からなるフィールド絶縁膜３が形成され、この
フィールド絶縁膜３で囲まれた図示しない素子形成領域
には、Ｍ　ＯＳ・ＦＥＴなどの集積回路素子が形成され
ている。

フィールド絶縁膜３上には、例えば５ｉ０２からなる絶
縁膜４ａが形成され、この絶縁膜４ａで上記集積回路素
子が被覆されている。

絶縁膜４ａ上には、第２の絶縁膜４ｂが積層されている
。絶縁膜４ａと絶縁膜４ｂとは、エツチングレートが互
いに異なる材料で構成され、絶縁膜４ａが８１０２のと
き、絶縁膜４ｂは、例えばＳ　ＯＧ（Ｓｐｉｎ　Ｏｎ　
Ｇｌａｓｓ）　　である。

拡散層２の上方には、フィールド絶縁膜３と絶縁膜４ａ
、４ｂとを開孔した接続孔５ｂが形成されている。この
接続孔５ｂは、その断面が階段状となるように開孔され
、その上部領域が太径部６ｂになっている。接続孔５ｂ
の内部には、例えば低抵抗ポリシリコンからなる導電膜
７ｂが埋込まれている。この導電膜７ｂは、その膜厚が
接続孔５ｂの底部から太径部６ｂまでの高さよりも厚く
なるように埋込まれている。

導電ＭＴｂ上には、例えばアルミニウム合金（Ａｆｆｉ
−５ｉ−Ｃｕ）からなる第１層目の配線８ａが接続され
ている。配線８ａの下層には、配線８ａのマイグレーシ
ョン耐性を向上させる目的で、例えば金属シリサイド（
ＷＳ　ｉ、、　Ｍｏ　Ｓ　ｉ□など）からなる薄いバリ
ヤメタル層８ｂが形成されている。配線８ａおよびバリ
ヤメタル層８ｂの線幅は、接続孔５ｂの下部の径と同じ
く、例えば０．５μｍであり、フランジは形成されてい
ない。

配線８ａ上には、例えばＢＰＳＧからなる層間絶縁膜９
が形成され、その上には、例えばアルミニウム合金から
なる第２層目の配線ＩＯが形成されている。配線１０上
には、例えばＰＳＧと８１３Ｎ４との２層からなるパッ
シベーション膜１１が形成され、集積回路を外部環境か
ら保護している。

次に、上記半導体装置の接続孔５ｂおよび配線８ａの形
成工程を第４図（ａ）〜（ｅ）に従って、説明する。

第４図（ａ）は、フィールド絶縁膜３上に、例えばＳｉ
Ｏ□からなる絶縁膜４ａをＣＶＤ法で被着した後、この
絶縁膜４ａ上に、例えば回転塗布装置（スピンナ）を用
いて、ＳＯＧからなる絶縁膜４ｂを被着した状態を示し
ている。

その後、まず、絶縁膜４ｂ上に接続孔用のホトレジスト
マスク１２を形成した後、例えば５％フッ酸水溶液を用
いたウェットエツチングで絶縁膜４ａ、４ｂおよびフィ
ールド絶縁膜３を開孔して接続孔５ｂを形成する。この
とき、ＳＯＧからなる絶縁膜４ｂは、５１０２　からな
る絶縁膜４ａおよびフィールド絶縁膜３よりもエツチン
グレートが大きいために速やかにエツチングされ、接続
孔５ｂの上部領域（絶縁膜４ｂが除去された領域）に太
径部６ｂが形成される（第４図（５））。

次に、半導体基板ｌの表面に、例えばリン（Ｐ）、ヒ素
（ΔＳ）などのｎ形不純物イオンを打ち込み、接続孔５
ｂの下方の半導体基板１にｎ形波散層２を形成した後、
例えばＳ　＋　８４　　と、Ｈ２と、Ｐ　Ｈ３（または
Ａ　ｓ　Ｈ３）との混合ガスからなる反応ガスを用いた
ＣＶＤ法で絶縁膜４ｂ上に低抵抗ポリシリコンからなる
導電膜７ｂを被着する（第４図（Ｃ））。このとき、接
続孔５ｂは、その断面が階段状に開孔され、上部領域が
太径部６ｂとなっているため、アスペクト比が大きい場
合でも、その内部に導電膜７ｂを完全に埋込むことがで
きる。

続いて、絶縁膜４ｂ上の導電膜７ｂをエッチバック法で
除去し、接続孔５ｂの内部に導電膜７ｂを残す（第４図
（ｄ）〉。導電膜７ｂをエッチバックするには、例えば
平行平板形ドライエツチング装置を用いた反応性イオン
エツチングを利用する。

その後、絶縁膜４ｂ上に、例えばスパッタ法でバリヤメ
タルと配線用導電膜とを順次被着する。

バリヤメタルは、例えばＷＳ　’２＋　Ｍｏ　Ｓ　ｉ２
　などの金属シリサイドであり、配線用導電膜は、例え
ばアルミニウム合金である。

次に、配線用導電膜上に配線用のホトレジストマスク１
４を形成した後、配線用導電膜およびバリヤメタルをス
パッタエツチングして接続孔５ａの上にバリヤメタル層
８ｂを介して配線８ａを接続する（第４図（ｅ））。こ
のとき、バリヤメタル層８ｂおよび配線８ａの線幅が接
続孔５ｂの底部の径と等しいか、またはそれ以下の場合
には、接続孔５ｂとホトレジストマスク１４との合わせ
ずれが僅かでも生じると、図示したように、接続孔５ｂ
の内部に埋込まれた導電膜７ｂの表面がスパッタエツチ
ングされる。しかしながら、本実施例２では、接続孔５
ｂの上部領域に太径部６ｂが設けられているため、太径
部６ｂの導電膜７ｂのみがスパッタエツチングされ、下
方領域の導電膜７ｂがスパッタエツチングされることは
ない。

すなわち、接続孔５ｂの下部領域の内壁と導電膜７ｂと
の界面に隙間が生じている場合でも、この隙間を通じて
下方の拡牧層２までもがオーバーエツチングされること
はないため、前記実施例１と同様の効果を得ることがで
きる。

また、本実施例２ては、絶縁膜４ａ上に、この絶１）膜
４ａよりも二ノチングレートが大きい絶縁膜４ｂを被着
したので、−度のエツチングで接続孔５ｂの開孔と太径
部６ｂの形成とを同時に行うことができる結果、上記し
た効果と併せて太径部６ｂを形成する工程のスルーブツ
トが向上する。

さらに、絶縁膜４ａ上にＳＯＧからなる絶縁膜４ｂを被
着したので、絶縁膜４ａの表面が平坦化され、その上方
に形成される配線８ａ、１０の信頼性が向上する。

以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例１．２に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変更可能であることはいうまでもない。

前記実施例では、接続孔の一部に太径部を設ける際、接
続孔の内壁の一部をテーバ状（実施例１）、あるいは階
段状（実施例２）に加工したが、これらの方法に限定さ
れるものではなく、例えば第５図に示すように、接続孔
５Ｃの内壁の一部を逆テーパ状に加工して太径部６Ｃを
設けたり、第６図に示すように、接続孔５ｄの一部をテ
ーバ状に加工した後、逆テーバ状に加工して太径部６ｄ
を設けたりすることもできる。

また、前記実施例１．２では、配線用導電膜材料として
、Ａｆ金合金用いた場合について説明したが、これに限
定されるものではなく、例えば高融点金属、そのンリサ
イド化合物、ポリンリコン、Ｔ　ｉ　Ｎなどを用いても
よい。

さらに、前記実施例Ｌ２では、半導体基板の拡散層と配
線とを接続する接続孔（コンタクトホール）に適用した
場合について説明したが、上下層の配線間を接続する接
続孔（スルーホール）に適用することもできる。

〔発明の効果〕

本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。

すなわち、請求項１．２記載の発明によれば、接続孔の
上に被着した配線用導電膜をエツチングして配線を形成
する際、下方の拡散層のオーバーエツチングを防止する
ことができるため、導電膜を埋込んだ接続孔の接続信頼
性が向上し、半導体装置の製造歩留りが向上する。

また、請求項３記載の発明によれば、接続孔の上に接続
される配線のフランジを廃止することができるため、そ
の分、配線が微細化され、半導体装置の高集積化が実現
される。

請求項４記載の発明によれば、−度のエツチングで接続
孔の開孔と太径部の形成とを同時に行うことができるの
で、上記した効果と併せて、」ユ記太径部を形成する工
程のスループットが向上する。

【図面の簡単な説明】

第１図は、本発明の一実施例である半導体装置を示す半
導体基板の要部断面図、 第２図（ａ）〜（社）は、この半導体装置の製造方法を
示す半導体基板の要部断面図、 第３図は、本発明の他の実施例である半導体装置を示す
半導体基板の要部断面図、 第４図（ａ）〜（ｅ）は、この半導体装置の製造方法を
示す半導体基板の要部断面図、 第５図および第６図は、本発明の他の実施例である半導
体装置の製造方法を示す半導体基板の要部断面図、 第７図は、従来の半導体装置を示す第８図の■■線断面
図、 第８図は、この半導体装置の略平同図、第９図は、従来
の半導体装置の要部断面図である。 １．２０・・・半導体基板１．２゜ 拡散層、３・・・フィールド絶縁膜、 ２２．２３＝　・−絶縁膜、５ａ、５ｂ。 ｄ、２１・・接続孔、５ａ、６ｂ ・太径部、７ａ、７ｂ、２５＝ ８ａ、１０．２６−配線、３ｂ− メタル召、９・・・層間絶縁膜、１１ ／ベーシヨン膜、１２．１４・・・ホ マスク、１３・・・配線用導電膜、２ ２１　・　・　・ ４ａ、４ｂ ｃ　　　５ ｉ３ｃ、６ｄ ・導電膜、 ・・バリヤ ー　ｌバラ トレジスト ７・・・フ ランジ、 Ｓ ・隙間。

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上の絶縁膜の一部に接続孔を開孔し、前
   記接続孔の内部に導電膜を埋込んだ後、前記導電膜上に
   配線を接続する工程を含む半導体装置の製造方法であっ
   て、前記接続孔の一部に太径部を設けた後、選択ＣＶＤ
   法を用いて前記接続孔の内部に導電膜を埋込み、前記導
   電膜の膜厚を、前記接続孔の底部から前記太径部までの
   高さよりも厚くすることを特徴とする半導体装置の製造
   方法。 ２、前記選択ＣＶＤ法に代えて、エッチバック法を用い
   て前記接続孔の内部に導電膜を埋込むことを特徴とする
   請求項１記載の半導体装置の製造方法。 ３、前記配線の線幅を、前記接続孔の底部の径と等しい
   か、またはそれ以下にすることを特徴とする請求項１ま
   たは２記載の半導体装置の製造方法。 ４、前記絶縁膜を、エッチングレートが互いに異なる複
   数の絶縁膜で構成することを特徴とする請求項１、２ま
   たは３記載の半導体装置の製造方法。