JPH02142194A - 光集積回路の製造方法 - Google Patents
光集積回路の製造方法Info
- Publication number
- JPH02142194A JPH02142194A JP29536088A JP29536088A JPH02142194A JP H02142194 A JPH02142194 A JP H02142194A JP 29536088 A JP29536088 A JP 29536088A JP 29536088 A JP29536088 A JP 29536088A JP H02142194 A JPH02142194 A JP H02142194A
- Authority
- JP
- Japan
- Prior art keywords
- cleavage
- groove
- grooves
- width
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、光通信等の分野において用いられる光集積
回路の製造方法に関する。
回路の製造方法に関する。
「従来の技術」
第２図は従来の光集積回路の断面図である。この図に示
ケ光集積回路は活性領域Ｉ！、位相調整領域１２、ＤＢ
Ｉ”ｔ（分布反射）領域１３の：３つの７１１流注入領
域を有する。活性領域１．１において、は基板、２は活
性層、３は保護層、４は導波路層、５はクラッド層であ
る。また、位相調整領域１２は、基板１１導波路層４、
クラット層５を有し一ζいる。ま１こ、Ｉ） Ｂ Ｒ領
域１３は基板１、導波路層４、クラッド層５を有し、更
に、導波路層７１の下面に回折格子〇が形成されている
。７．８は電極、ＩＯはへき開面である。 このような
構成において、各電流注入領域ＩＩ〜１３に矢印ｔ、、
ｉ、＋３で示すように電流を流した場合、半導体発光装
置の内部を、破線の矢印ｉ、、ｉ、、ｉ３で示すような
漏れ電流か流れる。
ケ光集積回路は活性領域Ｉ！、位相調整領域１２、ＤＢ
Ｉ”ｔ（分布反射）領域１３の：３つの７１１流注入領
域を有する。活性領域１．１において、は基板、２は活
性層、３は保護層、４は導波路層、５はクラッド層であ
る。また、位相調整領域１２は、基板１１導波路層４、
クラット層５を有し一ζいる。ま１こ、Ｉ） Ｂ Ｒ領
域１３は基板１、導波路層４、クラッド層５を有し、更
に、導波路層７１の下面に回折格子〇が形成されている
。７．８は電極、ＩＯはへき開面である。 このような
構成において、各電流注入領域ＩＩ〜１３に矢印ｔ、、
ｉ、＋３で示すように電流を流した場合、半導体発光装
置の内部を、破線の矢印ｉ、、ｉ、、ｉ３で示すような
漏れ電流か流れる。
そこで、この漏れ電流の問題を解決するために、次の２
つの内いずれかの方法がとられている。
つの内いずれかの方法がとられている。
そのうちの１つは、第３図に示すように、半導体発光装
置の各電流注入領域の境界線の−１一部から導波路４に
達する手前まで、エツチングにより絶縁溝１５を形成す
る方法である。もう一方は、第４図に示すように、光集
積回路の谷電流注入領域の境界線の上部から中央の導波
路（破線り参照）を挾んで基板に達するまで、エツチン
グにより絶縁溝１６を形成する方法である。このどちら
かの絶縁溝を形成する方法によれば、電流注入領域間を
溝で絶縁することができるので、上述した漏れ電流の問
題点を解決することができる。
置の各電流注入領域の境界線の−１一部から導波路４に
達する手前まで、エツチングにより絶縁溝１５を形成す
る方法である。もう一方は、第４図に示すように、光集
積回路の谷電流注入領域の境界線の上部から中央の導波
路（破線り参照）を挾んで基板に達するまで、エツチン
グにより絶縁溝１６を形成する方法である。このどちら
かの絶縁溝を形成する方法によれば、電流注入領域間を
溝で絶縁することができるので、上述した漏れ電流の問
題点を解決することができる。
「発明が解決しようとする課題」
ところで、上述した第３図および第４図に示す従来の光
集積回路は、エツチングにより絶縁溝を形成した後、ス
クライビングを行い、次いてへき開によって個々のチッ
プに分割する。しかし、この方法によると、作業に熟練
を要し、少滴ら悪く、更に、自動化も行いにくい問題が
あった。
集積回路は、エツチングにより絶縁溝を形成した後、ス
クライビングを行い、次いてへき開によって個々のチッ
プに分割する。しかし、この方法によると、作業に熟練
を要し、少滴ら悪く、更に、自動化も行いにくい問題が
あった。
この発明は上述した事情に鑑みてなされたもので、へき
開を容易に行えるようにし、少滴の向上を図ることが出
来るようにすると共に、自動化をも図ることができる光
集積回路の製造方法を堤供することを目的としている。
開を容易に行えるようにし、少滴の向上を図ることが出
来るようにすると共に、自動化をも図ることができる光
集積回路の製造方法を堤供することを目的としている。
「課題を解決するための手段」
この発明は、２領域以」二の電流注入領域を有するチッ
プをウェハ上に多数形成し、このウェハを１チップに切
り離して作成される光集積回路において、前記電流注入
領域間の絶縁を行うための絶縁用ｉｆｆと１チップに切
り離すためのへき開用溝とを前記ウェハにエツチングに
より形成し、このウェハをへき開により１チップに切り
Ｍ ｔことを特徴としている。
プをウェハ上に多数形成し、このウェハを１チップに切
り離して作成される光集積回路において、前記電流注入
領域間の絶縁を行うための絶縁用ｉｆｆと１チップに切
り離すためのへき開用溝とを前記ウェハにエツチングに
より形成し、このウェハをへき開により１チップに切り
Ｍ ｔことを特徴としている。
「作用」
この発明によれば、電流注入領域間の絶縁を行うための
絶縁用溝とウェハを１チップに切り離すためのへき開用
溝とがエツチングにより同時に形成される。そして、へ
き開用溝の位置でへき開が行なわれ、ウェハが１チップ
に切り離される。
絶縁用溝とウェハを１チップに切り離すためのへき開用
溝とがエツチングにより同時に形成される。そして、へ
き開用溝の位置でへき開が行なわれ、ウェハが１チップ
に切り離される。
「実施例」
以下、第１図を参照してこの発明の一実施例による製造
方法について説明する。なお、第１図は途中工程におけ
るウェハの一部を拡大して示した図である。
方法について説明する。なお、第１図は途中工程におけ
るウェハの一部を拡大して示した図である。
まず、３つの電流注入領域Ａ、Ｂ、Ｃから構成されるチ
ップをウェハＬに数百個形成する。次に、・クエソトエ
ソチング、または、ドライエツチングにより、へき開用
溝２ｏと絶縁用ｉｆｉ ２１を形成する。ここて、へき
開用溝２０は導波路２２をはさみ縦方向に形成された溝
幅Ｘの）１１Ｙと、横方向に形成された溝幅Ｚの）１１
１により構成されており、溝幅Ｘと溝幅Ｚはほぼ同しで
ある。また、絶縁用溝２１は導波路２２をはさんで縦方
向に形成されており、その７ｒη幅ｙは溝幅Ｘ、Ｚより
もかなり狭くしである。
ップをウェハＬに数百個形成する。次に、・クエソトエ
ソチング、または、ドライエツチングにより、へき開用
溝２ｏと絶縁用ｉｆｉ ２１を形成する。ここて、へき
開用溝２０は導波路２２をはさみ縦方向に形成された溝
幅Ｘの）１１Ｙと、横方向に形成された溝幅Ｚの）１１
１により構成されており、溝幅Ｘと溝幅Ｚはほぼ同しで
ある。また、絶縁用溝２１は導波路２２をはさんで縦方
向に形成されており、その７ｒη幅ｙは溝幅Ｘ、Ｚより
もかなり狭くしである。
次に、クラッキングを行うと、へき開用溝２０の位置で
へき開が行なわれ、破線で囲まれる３つの電流注入領域
Ａ、 、 Ｂ 、 Ｃの部分が１チップとなり、太線２
３で示した部分がへき開面となる。
へき開が行なわれ、破線で囲まれる３つの電流注入領域
Ａ、 、 Ｂ 、 Ｃの部分が１チップとなり、太線２
３で示した部分がへき開面となる。
この実施例による方法によれば、絶縁用溝２１の１７４
幅ｙがへき開用ｉｒｅ ２０の溝幅Ｘ、Ｚに比へてかな
り狭いので、絶縁用ｄ４２１でへき開する恐れはなく、
へき開用溝２０で、的確にへき開が行なわれろ。
幅ｙがへき開用ｉｒｅ ２０の溝幅Ｘ、Ｚに比へてかな
り狭いので、絶縁用ｄ４２１でへき開する恐れはなく、
へき開用溝２０で、的確にへき開が行なわれろ。
「発明の効果」
以上説明したように、この発明によれば、電流をＩチッ
プに切り離すたｙ）のへき開用ｉＭとをエツチングによ
り同時に形成し、へき開用溝をトリ用してへき開を行う
ようにしたので、１チップに切り離４−作業か容易とな
り、少滴も向トし、更に、作業の自動化を図ることら可
能となる効果がめる。
プに切り離すたｙ）のへき開用ｉＭとをエツチングによ
り同時に形成し、へき開用溝をトリ用してへき開を行う
ようにしたので、１チップに切り離４−作業か容易とな
り、少滴も向トし、更に、作業の自動化を図ることら可
能となる効果がめる。
第１図はこの発明の一実施例による製造方法の途中工程
におけるウェハの一部を拡大した図、第２図は従来の光
集積回路の断面図、第３図（イ）は従来の絶縁溝１５を
設けた光集積回路の溝成図、第３図（ロ）は第３図（イ
）のＡＡ’線断面図、第１図（イ）は従来の絶縁溝１６
を設けた光集積回路の購成図、第４図（ロ）は第４図（
イ）の＋３Ｌ３’線断面図である。 ２０・・・・へき開用ｔｔ寺、２１・・・ 絶縁用溝、
２２導波路。
におけるウェハの一部を拡大した図、第２図は従来の光
集積回路の断面図、第３図（イ）は従来の絶縁溝１５を
設けた光集積回路の溝成図、第３図（ロ）は第３図（イ
）のＡＡ’線断面図、第１図（イ）は従来の絶縁溝１６
を設けた光集積回路の購成図、第４図（ロ）は第４図（
イ）の＋３Ｌ３’線断面図である。 ２０・・・・へき開用ｔｔ寺、２１・・・ 絶縁用溝、
２２導波路。
Claims (1)
- ２領域以上の電流注入領域を有するチップをウェハ上に
多数形成し、このウェハを１チップに切り離して作成さ
れる光集積回路において、前記電流注入領域間の絶縁を
行うための絶縁用溝と１チップに切り離すためのへき開
用溝とを前記ウェハにエッチングにより形成し、このウ
ェハをへき開により１チップに切り離すことを特徴とす
る光集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29536088A JPH02142194A (ja) | 1988-11-22 | 1988-11-22 | 光集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29536088A JPH02142194A (ja) | 1988-11-22 | 1988-11-22 | 光集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02142194A true JPH02142194A (ja) | 1990-05-31 |
Family
ID=17819613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29536088A Pending JPH02142194A (ja) | 1988-11-22 | 1988-11-22 | 光集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02142194A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003023209A (ja) * | 2001-07-06 | 2003-01-24 | Furukawa Electric Co Ltd:The | 半導体素子の製造方法および半導体素子 |
-
1988
- 1988-11-22 JP JP29536088A patent/JPH02142194A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003023209A (ja) * | 2001-07-06 | 2003-01-24 | Furukawa Electric Co Ltd:The | 半導体素子の製造方法および半導体素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0032801B1 (en) | Method of dicing a semiconductor wafer | |
| US3608186A (en) | Semiconductor device manufacture with junction passivation | |
| KR960005047B1 (ko) | 화합물 반도체 웨이퍼의 다이싱방법 | |
| US6276995B1 (en) | Electronic component and method of manufacturing same | |
| US5065221A (en) | Trimming resistor element for microelectronic circuit | |
| US6335559B1 (en) | Semiconductor device cleave initiation | |
| JPS6285442A (ja) | 回路用ヒューズを備えた半導体装置 | |
| US20230253251A1 (en) | Singulating semiconductor wafers | |
| US4086127A (en) | Method of fabricating apertured deposition masks used for fabricating thin film transistors | |
| JPH0983081A (ja) | 半導体レーザ素子の製造方法 | |
| US4023258A (en) | Method of manufacturing semiconductor diodes for use in millimeter-wave circuits | |
| JPH11195624A (ja) | レーザ照射による絶縁膜付き半導体基板の製造方法 | |
| JPH0444285A (ja) | 半導体発光素子 | |
| CN116885074A (zh) | 发光二极管、led芯粒及发光装置 | |
| JPS6249998B2 (ja) | ||
| JPS6237901B2 (ja) | ||
| JPH08125278A (ja) | 半導体レーザの製造方法 | |
| JPS6226838A (ja) | 半導体素子の製造方法 | |
| JPS6058690A (ja) | 半導体装置およびその製造方法 | |
| US3337374A (en) | Semiconductor device having p-n junction defined by the boundary between two intersecting semiconductor layers | |
| JPH02253690A (ja) | 半導体装置の製造方法 | |
| JPH0645690A (ja) | 半導体レーザの製造方法 | |
| JPS59231835A (ja) | 半導体ウエ−ハの分割方法 | |
| JPH1140401A (ja) | チップ抵抗器及びそのレーザートリミング方法 | |
| JPH0567051B2 (ja) |