JPH021425B2 - - Google Patents
Info
- Publication number
- JPH021425B2 JPH021425B2 JP56017333A JP1733381A JPH021425B2 JP H021425 B2 JPH021425 B2 JP H021425B2 JP 56017333 A JP56017333 A JP 56017333A JP 1733381 A JP1733381 A JP 1733381A JP H021425 B2 JPH021425 B2 JP H021425B2
- Authority
- JP
- Japan
- Prior art keywords
- clamp circuit
- keying
- video signal
- clamp
- pedestal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of DC and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of DC and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
- H04N5/185—Circuitry for reinsertion of DC and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】
本発明は映像信号のクランプ回路に関する。
映像信号の直流分を再生する場合、バースト部
を応答の速いキーイングクランプ回路でクランプ
すると、バースト位相が1Hごとに反転するため、
クランプ回路の出力でペデスタルが1Hごとに変
動し、またバースト部のキズが大きくなる欠点が
あつた。またこの欠点を除去するため、クランプ
回路の応答を遅くすると、ペデスタルが大きく変
動したとき、クランプ回路の入力でペデスタルを
一定にクランプする時間が長くなり、クランプ回
路の後段に悪影響を与えたり、ハムの圧縮率を悪
くしたりする欠点があつた。
を応答の速いキーイングクランプ回路でクランプ
すると、バースト位相が1Hごとに反転するため、
クランプ回路の出力でペデスタルが1Hごとに変
動し、またバースト部のキズが大きくなる欠点が
あつた。またこの欠点を除去するため、クランプ
回路の応答を遅くすると、ペデスタルが大きく変
動したとき、クランプ回路の入力でペデスタルを
一定にクランプする時間が長くなり、クランプ回
路の後段に悪影響を与えたり、ハムの圧縮率を悪
くしたりする欠点があつた。
本発明の目的は、応答速度を損なわないでバー
ストに対するキズを少なく、かつ1Hごとのペデ
スタル変動を小さく抑えることができる映像信号
クランプ回路を提供することにある。
ストに対するキズを少なく、かつ1Hごとのペデ
スタル変動を小さく抑えることができる映像信号
クランプ回路を提供することにある。
前記目的を達成するために本発明による映像信
号クランプ回路は第１のキーイングクランプ回路
と、前記第１のキーイングクランプ回路よりクラ
ンプ強度が弱く応答速度の小さい、前記第１のキ
ーイングクランプ回路に接続された第２のキーイ
ングクランプ回路とからなり、前記第１のキーイ
ングクランプ回路で映像信号のシンクチツプをク
ランプした後、第２のキーイングクランプ回路で
バースト部をクランプするように構成してある。
号クランプ回路は第１のキーイングクランプ回路
と、前記第１のキーイングクランプ回路よりクラ
ンプ強度が弱く応答速度の小さい、前記第１のキ
ーイングクランプ回路に接続された第２のキーイ
ングクランプ回路とからなり、前記第１のキーイ
ングクランプ回路で映像信号のシンクチツプをク
ランプした後、第２のキーイングクランプ回路で
バースト部をクランプするように構成してある。
前記構成によれば、第１のキーイングクランプ
回路でペデスタルの1Hごとの変動を抑え、ハム
成分を除去し、第２のキーイングクランプ回路で
バースト部をキズつけないで第１のキーイングク
ランプ回路におけるシンクレベル差によるペデス
タル変動を除去し、本発明の目的は完全に達成さ
れる。
回路でペデスタルの1Hごとの変動を抑え、ハム
成分を除去し、第２のキーイングクランプ回路で
バースト部をキズつけないで第１のキーイングク
ランプ回路におけるシンクレベル差によるペデス
タル変動を除去し、本発明の目的は完全に達成さ
れる。
以下、図面を参照して本発明をさらに詳しく説
明する。
明する。
第１図は本発明による映像信号クランプ回路の
実施例を示す図である。本実施例は、映像信号入
力端子１と、バツフア増幅器２と、コンデンサ、
電子スイツチ１１、クランプ電位設定用電源４等
よりなる第１のキーイングクランプ回路３と、コ
ンデンサ１０、抵抗９、電子スイツチ１２、クラ
ンプ電位設定用電源６等よりなる第２のキーイン
グクランプ回路５と、出力端子７とから構成され
る。
実施例を示す図である。本実施例は、映像信号入
力端子１と、バツフア増幅器２と、コンデンサ、
電子スイツチ１１、クランプ電位設定用電源４等
よりなる第１のキーイングクランプ回路３と、コ
ンデンサ１０、抵抗９、電子スイツチ１２、クラ
ンプ電位設定用電源６等よりなる第２のキーイン
グクランプ回路５と、出力端子７とから構成され
る。
第２図は上記回路の各部の波形図で、イは入力
映像信号波形図、ロは第１のキーイングクランプ
回路３が電子スイツチ１の閉成により発生するキ
ーイングパルス、ハは第２のキーイングクランプ
回路５が電子スイツチ１２の閉成により発生する
キーイングパルスをそれぞれ示している。また第
３図は画像を有しない部分Ａと有する部分Ｂを持
つ映像信号で、イは第１のキーイングクランプ回
路３に入力する信号、ロは第１のキーイングクラ
ンプ回路３の出力８、ハは第２のキーイングクラ
ンプ回路５の出力波形をそれぞれ示している。第
１のキーイングクランプ回路３は電子スイツチ１
１の開閉により第２図ロで示すタイミングで、キ
ーイングパルスを発生し、第２図イのシンクチツ
プイ−１部をクランプしている。クランプ強度は
第２のキーイングクランプ回路と比較し、大きく
なつている。この第１のキーイングクランプ回路
３では第３図ロに示すようにシンクチツプのレベ
ルは一定となる。第２のキーイングクランプ回路
５は第２図ハのタイミングで第２図イの映像信号
のバースト部イ−２部をクランプしている。この
バースト部イ−２部のクランプにより、第１のキ
ーイングクランプ回路３におけるシンクレベルの
差によるペデスタルレベル変動を除去している。
このクランプ回路５は直流再生用コンデンサ１０
を大きくし、また抵抗９によりクランプ強度を弱
くすると同時にバースト部へのクランプパルスリ
ークを少なくしている。したがつてシンクレベル
の差に対する応答は遅いが、入力信号のペデスタ
ルの変動分より少ないのでクランプ回路５の応答
時間が遅くても後段の回路に悪影響を与えること
はない。
映像信号波形図、ロは第１のキーイングクランプ
回路３が電子スイツチ１の閉成により発生するキ
ーイングパルス、ハは第２のキーイングクランプ
回路５が電子スイツチ１２の閉成により発生する
キーイングパルスをそれぞれ示している。また第
３図は画像を有しない部分Ａと有する部分Ｂを持
つ映像信号で、イは第１のキーイングクランプ回
路３に入力する信号、ロは第１のキーイングクラ
ンプ回路３の出力８、ハは第２のキーイングクラ
ンプ回路５の出力波形をそれぞれ示している。第
１のキーイングクランプ回路３は電子スイツチ１
１の開閉により第２図ロで示すタイミングで、キ
ーイングパルスを発生し、第２図イのシンクチツ
プイ−１部をクランプしている。クランプ強度は
第２のキーイングクランプ回路と比較し、大きく
なつている。この第１のキーイングクランプ回路
３では第３図ロに示すようにシンクチツプのレベ
ルは一定となる。第２のキーイングクランプ回路
５は第２図ハのタイミングで第２図イの映像信号
のバースト部イ−２部をクランプしている。この
バースト部イ−２部のクランプにより、第１のキ
ーイングクランプ回路３におけるシンクレベルの
差によるペデスタルレベル変動を除去している。
このクランプ回路５は直流再生用コンデンサ１０
を大きくし、また抵抗９によりクランプ強度を弱
くすると同時にバースト部へのクランプパルスリ
ークを少なくしている。したがつてシンクレベル
の差に対する応答は遅いが、入力信号のペデスタ
ルの変動分より少ないのでクランプ回路５の応答
時間が遅くても後段の回路に悪影響を与えること
はない。
なお第３図ハに示すａ，ｂ，ｃは第２のキーイ
ングクランプ回路がない場合のシンクレベルの差
によるペデスタルレベル変動を示したものであ
る。
ングクランプ回路がない場合のシンクレベルの差
によるペデスタルレベル変動を示したものであ
る。
以上、詳しく説明したように本発明は映像信号
のペデスタルの変動をクランプ強度の強いシンク
チツプクランプ回路で、除去した後、シンクレベ
ルの変動をバースト部をクランプするクランプ強
度の弱いクランプ回路で除去する、応答の速いク
ランプ回路を提供できる。
のペデスタルの変動をクランプ強度の強いシンク
チツプクランプ回路で、除去した後、シンクレベ
ルの変動をバースト部をクランプするクランプ強
度の弱いクランプ回路で除去する、応答の速いク
ランプ回路を提供できる。
第１図は本発明による映像信号クランプ回路の
実施例を示す図、第２，３図は第１図の回路動作
を説明するための映像信号等の波形図である。 １……映像信号入力端子、２……バツフア増幅
器、３……第１のキーイングクランプ回路、４，
６……クランプ電位設定用電源、５……第２のキ
ーイングクランプ回路、７……クランプ回路の出
力端子、８……第１のキーイングクランプ回路の
出力、９……抵抗、１０……コンデンサ、１１，
１２……電子スイツチ。
実施例を示す図、第２，３図は第１図の回路動作
を説明するための映像信号等の波形図である。 １……映像信号入力端子、２……バツフア増幅
器、３……第１のキーイングクランプ回路、４，
６……クランプ電位設定用電源、５……第２のキ
ーイングクランプ回路、７……クランプ回路の出
力端子、８……第１のキーイングクランプ回路の
出力、９……抵抗、１０……コンデンサ、１１，
１２……電子スイツチ。
Claims (1)
- １ 第１のキーイングクランプ回路と、前記第１
のキーイングクランプ回路よりクランプ強度が弱
く応答速度の小さい、前記第１のキーイングクラ
ンプ回路に接続された第２のキーイングクランプ
回路とからなり、前記第１のキーイングクランプ
回路で映像信号のシンクチツプをクランプした
後、第２のキーイングクランプ回路でバースト部
をクランプするように構成した映像信号クランプ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56017333A JPS57131175A (en) | 1981-02-06 | 1981-02-06 | Video signal clamping circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56017333A JPS57131175A (en) | 1981-02-06 | 1981-02-06 | Video signal clamping circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57131175A JPS57131175A (en) | 1982-08-13 |
| JPH021425B2 true JPH021425B2 (ja) | 1990-01-11 |
Family
ID=11941123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56017333A Granted JPS57131175A (en) | 1981-02-06 | 1981-02-06 | Video signal clamping circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57131175A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60210070A (ja) * | 1984-04-03 | 1985-10-22 | Hitachi Ltd | ビデオカメラ |
| US5128764A (en) * | 1989-10-27 | 1992-07-07 | Siemens Aktiengesellschaft | Level correcting circuit having switched stages of differing time constants |
| JPH07131677A (ja) * | 1993-11-02 | 1995-05-19 | Nec Corp | ビデオ信号のサグ補正回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS579189A (en) * | 1980-06-19 | 1982-01-18 | Sanyo Electric Co Ltd | Clamp circuit |
-
1981
- 1981-02-06 JP JP56017333A patent/JPS57131175A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57131175A (en) | 1982-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS622783A (ja) | Ａｇｃ回路 | |
| US6255904B1 (en) | Anti-pop circuit for AC amplifiers | |
| JPH03117995A (ja) | 色信号輪郭補正装置 | |
| JPH021425B2 (ja) | ||
| US5317414A (en) | Drop out compensation circuit | |
| JPH0213514B2 (ja) | ||
| JPH06150685A (ja) | サンプルホールド回路 | |
| JP2979556B2 (ja) | 無信号検出装置 | |
| KR900008393Y1 (ko) | Vtr의 슬로우 트래킹 자동 조정회로 | |
| KR960032455A (ko) | 오디오신호의 잡음 제거 회로 | |
| JPS5947909B2 (ja) | 同期分離装置 | |
| JPH0142553B2 (ja) | ||
| JP2777408B2 (ja) | クランプ回路 | |
| JPS6057122B2 (ja) | クランプ回路 | |
| JPH05303828A (ja) | ホールド歪補正回路 | |
| JPS6087574A (ja) | クランプ回路 | |
| JPH0140554B2 (ja) | ||
| JPS6243209A (ja) | 波形整形回路 | |
| JPS5871269U (ja) | 自動車利得制御回路 | |
| JPH04207475A (ja) | ビデオカメラ | |
| JPS60216609A (ja) | ミュ−ティング回路 | |
| KR960030155A (ko) | 테이프 기록방식(vhs/svhs) 판별회로 | |
| JPH06104669A (ja) | 自動利得制御回路及びこれを用いたデータ記憶装置 | |
| JPS6035881A (ja) | フイ−ドバツククランプ回路 | |
| JPH08149338A (ja) | 映像信号処理装置 |