JPH02143429A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH02143429A JPH02143429A JP29681688A JP29681688A JPH02143429A JP H02143429 A JPH02143429 A JP H02143429A JP 29681688 A JP29681688 A JP 29681688A JP 29681688 A JP29681688 A JP 29681688A JP H02143429 A JPH02143429 A JP H02143429A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring layer
- pattern
- alloy
- diffusion barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、半導体装置及びその製造方法に関し、特に配
線層を改良した半導体装置及びその製造方法に係わる。
線層を改良した半導体装置及びその製造方法に係わる。
（従来の技術）
従来、半導体装置の配線層材料としては真空蒸着やスパ
ッタ蒸着のし易さ、導電率が高いことからアルミニウム
（１）が広く使用されている。
ッタ蒸着のし易さ、導電率が高いことからアルミニウム
（１）が広く使用されている。
しかしながら、Ａｐはハロゲン化物や水分による腐蝕が
起り易いという問題があった。このため、配線層材料と
してＡｇ−３ｌ −Ｃ，ｕ合金を用いることが検討され
ている。かかる合金では、Ｓ１基板のジャンクション突
き抜けを防止するために８１が２重量％以下添加され、
耐マイグレーション及び耐ストレスマイグレーションの
目的でＣｕを１重量％添加された組成となっている。
起り易いという問題があった。このため、配線層材料と
してＡｇ−３ｌ −Ｃ，ｕ合金を用いることが検討され
ている。かかる合金では、Ｓ１基板のジャンクション突
き抜けを防止するために８１が２重量％以下添加され、
耐マイグレーション及び耐ストレスマイグレーションの
目的でＣｕを１重量％添加された組成となっている。
一方、近年、半導体装置においては高集積化及び高密度
化の要請から配線層幅が狭くなる傾向にあり、これによ
って前記Ａ１１）−５１−Ｃｕ合金を使用して配線層を
形成した場合にはいくつかの問題が生じた。一つは、Ａ
Ｎ −５ｌ−Ｃｕ合金では１９とＣｕの金属間化合物や
Ｓｌの析出が起り易く、該合金の配線層に一体的に形成
されるパッドへのワイヤボンディング性が阻害される。
化の要請から配線層幅が狭くなる傾向にあり、これによ
って前記Ａ１１）−５１−Ｃｕ合金を使用して配線層を
形成した場合にはいくつかの問題が生じた。一つは、Ａ
Ｎ −５ｌ−Ｃｕ合金では１９とＣｕの金属間化合物や
Ｓｌの析出が起り易く、該合金の配線層に一体的に形成
されるパッドへのワイヤボンディング性が阻害される。
二つ目は、パッシベーション膜及びＳ＋基板と前記１−
３ｌ−Ｃｕ合金からなる配線層との熱膨張係数の差によ
り配線層に応力が加わり、スライドすることである。特
に、このスライド度合が大きいと断線に至る。三つ目は
、多層配線構造においては平坦化を目的としてＡＮ −
５ｉ−Ｃｕ合金からなる配線層の厚さを薄くする必要が
あるが、高速ＩＣに適用した場合には厚さの低減化は抵
抗値の増大を招く。
３ｌ−Ｃｕ合金からなる配線層との熱膨張係数の差によ
り配線層に応力が加わり、スライドすることである。特
に、このスライド度合が大きいと断線に至る。三つ目は
、多層配線構造においては平坦化を目的としてＡＮ −
５ｉ−Ｃｕ合金からなる配線層の厚さを薄くする必要が
あるが、高速ＩＣに適用した場合には厚さの低減化は抵
抗値の増大を招く。
このようなことから、最近、Ａｉｌ −３ｔ −Ｃｕ合
金の代わりにＣｕにより配線層を形成することが注目さ
れている。Ｃｕは、Ａｇに比べて導電率が４０％程度高
く、かつ強度も高いという特性を有する。しかしながら
、Ｃｕは５ｉｏ２やＳｉ中に拡散するため、該Ｃｕの配
線層を８１０２の絶縁膜上に形成したり、コンタクトホ
ール等を通して８１基板と接続させると半導体装置を劣
化させる問題がある。このため、Ｃｕの配線層を用いる
場合には下地金属層（バリア層）が必要となる。下地金
属層としては、従来のバンブ技術で利用されているＣｕ
／Ｃｒ ＳＰｄ ／Ｎｉ ／ＴＩ等が検討されている
が、いずれもＣｕと相互拡散を起こして配線層の抵抗値
を増大させる問題があった。具体的には、下地金属層が
Ｐｄの場合は第４図に示すようにＣｕとの相互拡散によ
り最高で１０倍以上の比抵抗が増加し、下地金属層がＮ
″ｌの場合は第５図に示すようにＣｕとの相互拡散によ
り最高で１０倍以上の比抵抗が増加し、Ａｕの場合は最
高で４〜５倍程度の比抵抗が増加する。
金の代わりにＣｕにより配線層を形成することが注目さ
れている。Ｃｕは、Ａｇに比べて導電率が４０％程度高
く、かつ強度も高いという特性を有する。しかしながら
、Ｃｕは５ｉｏ２やＳｉ中に拡散するため、該Ｃｕの配
線層を８１０２の絶縁膜上に形成したり、コンタクトホ
ール等を通して８１基板と接続させると半導体装置を劣
化させる問題がある。このため、Ｃｕの配線層を用いる
場合には下地金属層（バリア層）が必要となる。下地金
属層としては、従来のバンブ技術で利用されているＣｕ
／Ｃｒ ＳＰｄ ／Ｎｉ ／ＴＩ等が検討されている
が、いずれもＣｕと相互拡散を起こして配線層の抵抗値
を増大させる問題があった。具体的には、下地金属層が
Ｐｄの場合は第４図に示すようにＣｕとの相互拡散によ
り最高で１０倍以上の比抵抗が増加し、下地金属層がＮ
″ｌの場合は第５図に示すようにＣｕとの相互拡散によ
り最高で１０倍以上の比抵抗が増加し、Ａｕの場合は最
高で４〜５倍程度の比抵抗が増加する。
（発明が解決しようとする課題）
本発明は、上記課題を解決するためになされたもので、
絶縁膜への拡散をバリア層により防止されると共に該バ
リア層との密着性に優れ、しかも導電率の高いＣｕ系の
配線層を備えた半導体装置及びその製造方法を提供しよ
うとするものである。
絶縁膜への拡散をバリア層により防止されると共に該バ
リア層との密着性に優れ、しかも導電率の高いＣｕ系の
配線層を備えた半導体装置及びその製造方法を提供しよ
うとするものである。
（課題を解決するための手段）
本発明は、半導体基板上の絶縁膜に配線層を設けた構造
の半導体装置において、前記配線層を前記絶縁膜上に拡
散バリア層を介して設けると共に該配線層はＣｕ−Ａｇ
合金からなることを特徴とする半導体装置である。
の半導体装置において、前記配線層を前記絶縁膜上に拡
散バリア層を介して設けると共に該配線層はＣｕ−Ａｇ
合金からなることを特徴とする半導体装置である。
上記拡散バリア層としては、例えばＴｉ Ｎ。
Ｓｉ３ Ｎ４、Ｔｌ ０２等を挙げることができる。
上記配線層を構成するＣｕ−Ａｇ合金は、拡散バリア層
側はどＡｇの含有率が高く、それは反対側の表面に向け
て暫時Ａｇが減少するような分布を有するものが望まし
い。かかる合金中のＡｇの含有量は、１〜４０重二％重
量囲することが望ましい。この理由は、Ｃｕ−Ａｇ合金
中のＡｇ量を１重量％未満にすると拡散バリア層への配
線層の密着性が低下する恐れがあり、かといってその量
が４０重量％を越えるとＡｇの特徴である柔らかさやマ
イグレーション性が顕在化して配線層の特性低下を招く
恐れがあるからである。
側はどＡｇの含有率が高く、それは反対側の表面に向け
て暫時Ａｇが減少するような分布を有するものが望まし
い。かかる合金中のＡｇの含有量は、１〜４０重二％重
量囲することが望ましい。この理由は、Ｃｕ−Ａｇ合金
中のＡｇ量を１重量％未満にすると拡散バリア層への配
線層の密着性が低下する恐れがあり、かといってその量
が４０重量％を越えるとＡｇの特徴である柔らかさやマ
イグレーション性が顕在化して配線層の特性低下を招く
恐れがあるからである。
上記半導体装置は、半導体基板上に絶縁膜を形成する工
程と、この絶縁膜上に拡散バリア層及びＡｇパターンを
形成する工程と、めっきにより前記Ａｇパターン上にＣ
ｕ層を形成する工程と、アニーリングを行なって前記Ａ
ｇパターンを前記Ｃｕ層に拡散させることによりＣｕ−
Ａｇ合金の配線層を形成する工程とにより製造される。
程と、この絶縁膜上に拡散バリア層及びＡｇパターンを
形成する工程と、めっきにより前記Ａｇパターン上にＣ
ｕ層を形成する工程と、アニーリングを行なって前記Ａ
ｇパターンを前記Ｃｕ層に拡散させることによりＣｕ−
Ａｇ合金の配線層を形成する工程とにより製造される。
上記拡散バリア層及びＡｇパターンは、まず絶縁膜上に
拡散バリア材料層を堆積し、この材料層をフォトエツチ
ング技術によりパターニングし、必要に応じて該材料層
からその下の絶縁膜に亙るコンタクトホールを開孔した
後、Ａｇ膜を堆積し、フォトエツチング技術によりパタ
ーニングする方法により形成される。
拡散バリア材料層を堆積し、この材料層をフォトエツチ
ング技術によりパターニングし、必要に応じて該材料層
からその下の絶縁膜に亙るコンタクトホールを開孔した
後、Ａｇ膜を堆積し、フォトエツチング技術によりパタ
ーニングする方法により形成される。
上記ｉパターンは、アニーリングによりＣｕ層中に全て
拡散し得る厚さに設定することが必要である。
拡散し得る厚さに設定することが必要である。
上記めっき法としては、無電解めっき法等を採用し得る
。このようなめっき法により形成されたＣｕ層としては
、純Ｃｕ、又はＺｒ、Ａｇ、Ｃｒ。
。このようなめっき法により形成されたＣｕ層としては
、純Ｃｕ、又はＺｒ、Ａｇ、Ｃｒ。
ＴＩが５重量％以下、好ましくは２重量％以下含むＣｕ
合金を挙げることができる。
合金を挙げることができる。
上記アニーリングは、４００℃以下、好ましくは２５０
〜４００℃の温度で行なうことが望ましい。
〜４００℃の温度で行なうことが望ましい。
なお、上記配線層はＣｕ−Ａｇ合金のターゲットを用い
たスパッタ蒸着で拡散バリア層に堆積し、フォトエツチ
ング技術によりパターニングする方法により形成しても
よい。
たスパッタ蒸着で拡散バリア層に堆積し、フォトエツチ
ング技術によりパターニングする方法により形成しても
よい。
また、本発明の別の半導体装置は半導体基板上の絶縁膜
に配線層を設けた構造の半導体装置において、前記配線
層を前記絶縁膜上に拡散バリア層を介して設けると共に
、該配線層は該バリア層側に配置されるＣｕ−Ａｇ合金
層とこの上に形成されたＣｕ層とから゛なることを特徴
とするものである。
に配線層を設けた構造の半導体装置において、前記配線
層を前記絶縁膜上に拡散バリア層を介して設けると共に
、該配線層は該バリア層側に配置されるＣｕ−Ａｇ合金
層とこの上に形成されたＣｕ層とから゛なることを特徴
とするものである。
上記Ｃｕ−Ａｇ合金層及びＣｕ層の厚さについては、Ｃ
ｕ層をＣｕ−Ａｇ合金層に比べて充分に厚くすることが
望ましい。
ｕ層をＣｕ−Ａｇ合金層に比べて充分に厚くすることが
望ましい。
上記別の半導体装置は、半導体基板上に絶縁膜を形成す
る工程と、この絶縁膜上に拡散バリア層及びＡｇパター
ンを形成する工程と、めっきにより前記パターン上にＣ
ｕ層を形成する工程と、アニーリングを行なって前記Ａ
ｇパターンを前記Ｃｕ層に拡散させることによりＣｕ層
及び該Ｃｕ層と前記バリア層の間に配置されるＣｕ−Ａ
ｇ合金層とからなる配線層を形成する工程とにより製造
される。
る工程と、この絶縁膜上に拡散バリア層及びＡｇパター
ンを形成する工程と、めっきにより前記パターン上にＣ
ｕ層を形成する工程と、アニーリングを行なって前記Ａ
ｇパターンを前記Ｃｕ層に拡散させることによりＣｕ層
及び該Ｃｕ層と前記バリア層の間に配置されるＣｕ−Ａ
ｇ合金層とからなる配線層を形成する工程とにより製造
される。
上記Ｃｕ層は、Ａｇパターンの厚さより充分に厚くする
ことが望ましい。
ことが望ましい。
（作用）
本発明は、配線層を半導体基板上の絶縁膜に拡散バリア
層を介して設けると共に該配線層はＣｕ−Ａｇ合金によ
り形成することによって、配線層の導電率と耐エレクト
ロマイグレーション性を向上でき、かつ前記拡散バリア
層により配線層の構成成分が絶縁膜に拡散するのを防止
でき、更に拡散バリア層への配線層の密着性をＣｕ単体
からなる配線層に比べて格段に向上できる。
層を介して設けると共に該配線層はＣｕ−Ａｇ合金によ
り形成することによって、配線層の導電率と耐エレクト
ロマイグレーション性を向上でき、かつ前記拡散バリア
層により配線層の構成成分が絶縁膜に拡散するのを防止
でき、更に拡散バリア層への配線層の密着性をＣｕ単体
からなる配線層に比べて格段に向上できる。
また、半導体基板上に絶縁膜を形成する工程と、この絶
縁膜上に拡散バリア層及びＡｇパターンを形成する工程
と、めっきにより前記Ａｇパターン上にＣｕ層を形成す
る工程と、アニーリングを行なって前記Ａｇパターンを
前記Ｃｕ層に拡散させることによりＣｕ−Ａｇ合金の配
線層を形成する工程とによる製造方法によれば、既述し
たのと同様に導電率と耐エレクトロマイグレーション性
が向上され、かつ前記拡散バリア層への密着性に優れた
配線層を有し、しかも前記拡散バリア層により配線層の
構成成分が絶縁膜に拡散するのを防止された半導体装置
を得ることができる。特に、ＡｇはＣｕに比べて拡散バ
リア層に対する密着性が高いため、まずＡｇパターンを
拡散バリア層上に形成した後、アニーリングによるＡｇ
パターンのＣｕ層への拡散により形成されたＣｕ−Ａｇ
合金の配線層は該バリア層に対して高い密着性を有する
。この場合、ＡｇのＣｕへの拡散により形成された合金
は第３図に示すように従来技術で述べたＣｒ、Ｎｉ等の
Ｃｕへの拡散とは異なり比抵抗の増大を回避でき、高い
導電率を維持できる。しかも、ＡｇパターンへのＣｕ層
の形成をめっき法により行なうことによって、微細加工
のためのドライエツチングの適用が難しいＣｕのパター
ンを精度よく形成することが可能とする。
縁膜上に拡散バリア層及びＡｇパターンを形成する工程
と、めっきにより前記Ａｇパターン上にＣｕ層を形成す
る工程と、アニーリングを行なって前記Ａｇパターンを
前記Ｃｕ層に拡散させることによりＣｕ−Ａｇ合金の配
線層を形成する工程とによる製造方法によれば、既述し
たのと同様に導電率と耐エレクトロマイグレーション性
が向上され、かつ前記拡散バリア層への密着性に優れた
配線層を有し、しかも前記拡散バリア層により配線層の
構成成分が絶縁膜に拡散するのを防止された半導体装置
を得ることができる。特に、ＡｇはＣｕに比べて拡散バ
リア層に対する密着性が高いため、まずＡｇパターンを
拡散バリア層上に形成した後、アニーリングによるＡｇ
パターンのＣｕ層への拡散により形成されたＣｕ−Ａｇ
合金の配線層は該バリア層に対して高い密着性を有する
。この場合、ＡｇのＣｕへの拡散により形成された合金
は第３図に示すように従来技術で述べたＣｒ、Ｎｉ等の
Ｃｕへの拡散とは異なり比抵抗の増大を回避でき、高い
導電率を維持できる。しかも、ＡｇパターンへのＣｕ層
の形成をめっき法により行なうことによって、微細加工
のためのドライエツチングの適用が難しいＣｕのパター
ンを精度よく形成することが可能とする。
更に、本発明は配線層を半導体基板上の絶縁膜に拡散バ
リア層を介して設けると共に該配線層は該バリア層側に
配置されるＣｕ−Ａｇ合金層とこの上に形成されたＣｕ
層とにより形成することによって、配線層の導電率と耐
エレクトロマイグレーション性を向上でき、かつ前記拡
散バリア層により配線層の構成成分が絶縁膜に拡散する
のを防止でき、しかも拡散バリア層側に配置されるＣｕ
−Ａｇ合金層により密着性をＣｕ単体からなる配線層に
比べて格段に向上できる。特に、パッシベーション膜等
が被覆される配線層の上層側をＣｕ層とすることによっ
て、耐エレクトロマイグレション性や耐ストレスマイグ
レーション性等を大幅に向上できる。
リア層を介して設けると共に該配線層は該バリア層側に
配置されるＣｕ−Ａｇ合金層とこの上に形成されたＣｕ
層とにより形成することによって、配線層の導電率と耐
エレクトロマイグレーション性を向上でき、かつ前記拡
散バリア層により配線層の構成成分が絶縁膜に拡散する
のを防止でき、しかも拡散バリア層側に配置されるＣｕ
−Ａｇ合金層により密着性をＣｕ単体からなる配線層に
比べて格段に向上できる。特に、パッシベーション膜等
が被覆される配線層の上層側をＣｕ層とすることによっ
て、耐エレクトロマイグレション性や耐ストレスマイグ
レーション性等を大幅に向上できる。
また、半導体基板上に絶縁膜を形成する工程と、この絶
縁膜上に拡散バリア層及びＡｇパターンを形成する工程
と、めっきにより前記パターン上にＣｕ層を形成する工
程、アニーリングを行なって前記Ａｇパターンを前記Ｃ
ｕ層に拡散させることによりＣｕ層及び該Ｃｕ層と前記
バリア層の間に配置されるＣｕ−Ａｇ合金層とからなる
配線層を形成する工程とによる製造方法によれば、既述
したのと同様に導電率と耐エレクトロマイグレーション
性が向上され、かつ前記拡散バリア層への密着性に優れ
た配線層を有し、しかも前記拡散バリア層により配線層
の構成成分が絶縁膜に拡散するのを防止された半導体装
置を得ることができる。
縁膜上に拡散バリア層及びＡｇパターンを形成する工程
と、めっきにより前記パターン上にＣｕ層を形成する工
程、アニーリングを行なって前記Ａｇパターンを前記Ｃ
ｕ層に拡散させることによりＣｕ層及び該Ｃｕ層と前記
バリア層の間に配置されるＣｕ−Ａｇ合金層とからなる
配線層を形成する工程とによる製造方法によれば、既述
したのと同様に導電率と耐エレクトロマイグレーション
性が向上され、かつ前記拡散バリア層への密着性に優れ
た配線層を有し、しかも前記拡散バリア層により配線層
の構成成分が絶縁膜に拡散するのを防止された半導体装
置を得ることができる。
（実施例）
以下、本発明の実施例を図面を参照して詳細に説明する
。
。
実施例１
まず、拡散層、ゲート電極等の素子形成が完了したシリ
コン基板り上に５ｉ０２膜２を堆積した。
コン基板り上に５ｉ０２膜２を堆積した。
つづいて、厚さ１０００人のＴｉＮ膜及び厚さ７００人
のＡｇ膜をスパッタ蒸着により順次堆積した後、これら
をフォトエツチング技術によりパターニングして５ｉ０
２膜２側から拡散バリア層３及びＡｇパターン４を形成
した。ひきつづき、Ｃｕの無電解めっきを行なって前記
Ａｇパターン４上に厚さ約０．４μｍのＣｕ層５を形成
した後、５Ｌ３Ｎ４のパッシベーション膜６を堆積した
（第１図（Ａ）図示）。次いで、窒素雰囲気中にて４０
０℃、３０分間をアニーリングを行なった。この時、同
図（Ｂ）に示すようにＡｇパターン４がＣｕ層５に拡散
してＣｕ−Ａｇ合金からなる配線層７が形成された。こ
の配線層７のＣｕ−Ａｇ合金は、Ａｇが２０重量％含有
し、かつ拡散バリア層３側はどＡｇの含有率が高く、そ
れは反対側のパッシベーション膜６と接する表面に向け
て暫時Ａｇが減少するような分布を有するものであった
。
のＡｇ膜をスパッタ蒸着により順次堆積した後、これら
をフォトエツチング技術によりパターニングして５ｉ０
２膜２側から拡散バリア層３及びＡｇパターン４を形成
した。ひきつづき、Ｃｕの無電解めっきを行なって前記
Ａｇパターン４上に厚さ約０．４μｍのＣｕ層５を形成
した後、５Ｌ３Ｎ４のパッシベーション膜６を堆積した
（第１図（Ａ）図示）。次いで、窒素雰囲気中にて４０
０℃、３０分間をアニーリングを行なった。この時、同
図（Ｂ）に示すようにＡｇパターン４がＣｕ層５に拡散
してＣｕ−Ａｇ合金からなる配線層７が形成された。こ
の配線層７のＣｕ−Ａｇ合金は、Ａｇが２０重量％含有
し、かつ拡散バリア層３側はどＡｇの含有率が高く、そ
れは反対側のパッシベーション膜６と接する表面に向け
て暫時Ａｇが減少するような分布を有するものであった
。
しかして、本実施例１の半導体装置においては配線層７
がほぼ純Ｃｕに近い導電率を有し、加速試験での配線層
７のエレクトロマイグレーション、ストレスマイグレー
ションによる断線がなく、更に配線層を構成する合金の
８１０２膜２への拡散のない高速動作性及び信頼性に優
れたものであった。
がほぼ純Ｃｕに近い導電率を有し、加速試験での配線層
７のエレクトロマイグレーション、ストレスマイグレー
ションによる断線がなく、更に配線層を構成する合金の
８１０２膜２への拡散のない高速動作性及び信頼性に優
れたものであった。
実施例２
まず、拡散層、ゲート電極等の素子形成が完了したシリ
コン基板１上に５ｉ０２膜２を堆積した。
コン基板１上に５ｉ０２膜２を堆積した。
つづいて、厚さＩＨＩ）人のＴＮ ＮＭ及び厚さ５００
人のＡｇ膜をスパッタ蒸着により順次堆積した後、これ
らをフォトエツチング技術によりパターニングして５Ｉ
０２膜２側から拡散バリア層３及びＡｇパターン４を形
成した。ひきつづき、Ｃｕの無電解めっきを行なって前
記Ａｇパターン４上に厚さ約１μｍのＣｕ層５を形成し
た後、Ｓｉ３Ｎ４のパッシベーション膜６を堆積した（
第２図（Ａ）図示）。次いで、窒素雰囲気中にて４００
℃、３０分間をアニーリングを行なった。この時、同図
（Ｂ）に示すようにＡｇパターン４がそれと接するＣｕ
層５の下層側に拡散してＣｕ層５及び該Ｃｕ層５と前記
バリア層３の間に配置されるＣｕ−Ａｇ合金層８とから
なる配線層７′が形成された。この配線層７”を構成す
るＣｕＡｇ合金８は、Ａｇが７重量％含有し、かつ拡散
バリア層３側はどＡｇの含有率が高く、それは反対側の
Ｃｕ層５と接する表面に向けて暫時Ａｇが減少するよう
な分布を有するものであった。
人のＡｇ膜をスパッタ蒸着により順次堆積した後、これ
らをフォトエツチング技術によりパターニングして５Ｉ
０２膜２側から拡散バリア層３及びＡｇパターン４を形
成した。ひきつづき、Ｃｕの無電解めっきを行なって前
記Ａｇパターン４上に厚さ約１μｍのＣｕ層５を形成し
た後、Ｓｉ３Ｎ４のパッシベーション膜６を堆積した（
第２図（Ａ）図示）。次いで、窒素雰囲気中にて４００
℃、３０分間をアニーリングを行なった。この時、同図
（Ｂ）に示すようにＡｇパターン４がそれと接するＣｕ
層５の下層側に拡散してＣｕ層５及び該Ｃｕ層５と前記
バリア層３の間に配置されるＣｕ−Ａｇ合金層８とから
なる配線層７′が形成された。この配線層７”を構成す
るＣｕＡｇ合金８は、Ａｇが７重量％含有し、かつ拡散
バリア層３側はどＡｇの含有率が高く、それは反対側の
Ｃｕ層５と接する表面に向けて暫時Ａｇが減少するよう
な分布を有するものであった。
しかして、本実施例２の半導体装置においては二層構造
の配線層７°がほぼ純Ｃｕに近い導電率を有し、加速試
験での配線層７′のエレクトロマイグレーション、スト
レスマイグレーションによる断線が前記実施例１に比べ
てより一層確実に防止され、更に配線層７゛を構成する
合金の５ＩＯ２膜２への拡散のない高速動作性及び信頼
性に優れたものであった。
の配線層７°がほぼ純Ｃｕに近い導電率を有し、加速試
験での配線層７′のエレクトロマイグレーション、スト
レスマイグレーションによる断線が前記実施例１に比べ
てより一層確実に防止され、更に配線層７゛を構成する
合金の５ＩＯ２膜２への拡散のない高速動作性及び信頼
性に優れたものであった。
以上詳述した如く、本発明によれば導電率と耐エレクト
ロマイグレーション性が向上され、かつ拡散バリア層へ
の密着性に優れた配線層を有し、しかも該拡散バリア層
により配線層の構成成分が絶縁膜に拡散するのを防止さ
れた高速動作性及び信頼性の優れた半導体装置、並びに
かかる半導体装置を簡単な工程により製造し得る方法を
提供できる。
ロマイグレーション性が向上され、かつ拡散バリア層へ
の密着性に優れた配線層を有し、しかも該拡散バリア層
により配線層の構成成分が絶縁膜に拡散するのを防止さ
れた高速動作性及び信頼性の優れた半導体装置、並びに
かかる半導体装置を簡単な工程により製造し得る方法を
提供できる。
第１図（Ａ）、（Ｂ）は本発明の実施例１における半導
体装置の製造工程を示す断面図、第２図（Ａ）、（Ｂ）
は本発明の実施例２における半導体装置の製造工程を示
す断面図、第３図はＡｇ層及びＣｕ層が相互に拡散した
時の層中のＣｕ含有率に対する比抵抗の変化を示す特性
図、第４図はＰｄ層及びＣｕ層が相互に拡散した時の層
中のＰｄ含有率に対する比抵抗の変化を示す特性図、第
５図はＮｉ層及びＣｕ層が相互に拡散した時の層中のＣ
ｕ含有率に対する比抵抗の変化を示す特性図、第６図は
Ａｕ層及びＣｕ層が相互に拡散した時の層中のＣｕ含有
率に対する比抵抗の変化を示す特性図である。 １・・・シリコン基板、２・・・５１０２膜、３・・・
拡散バリア層、４・・・Ａｇパターン、５・・・Ｃｕ層
、６・・・パッシベーション膜、７．７°・・・配線層
。
体装置の製造工程を示す断面図、第２図（Ａ）、（Ｂ）
は本発明の実施例２における半導体装置の製造工程を示
す断面図、第３図はＡｇ層及びＣｕ層が相互に拡散した
時の層中のＣｕ含有率に対する比抵抗の変化を示す特性
図、第４図はＰｄ層及びＣｕ層が相互に拡散した時の層
中のＰｄ含有率に対する比抵抗の変化を示す特性図、第
５図はＮｉ層及びＣｕ層が相互に拡散した時の層中のＣ
ｕ含有率に対する比抵抗の変化を示す特性図、第６図は
Ａｕ層及びＣｕ層が相互に拡散した時の層中のＣｕ含有
率に対する比抵抗の変化を示す特性図である。 １・・・シリコン基板、２・・・５１０２膜、３・・・
拡散バリア層、４・・・Ａｇパターン、５・・・Ｃｕ層
、６・・・パッシベーション膜、７．７°・・・配線層
。
Claims (4)
- （１）、半導体基板上の絶縁膜に配線層を設けた構造の
半導体装置において、前記配線層を前記絶縁膜上に拡散
バリア層を介して設けると共に該配線層はＣｕ−Ａｇ合
金からなることを特徴とする半導体装置。 - （２）、半導体基板上に絶縁膜を形成する工程と、この
絶縁膜上に拡散バリア層及びＡｇパターンを形成する工
程と、めっきにより前記Ａｇパターン上にＣｕ層を形成
する工程と、アニーリングを行なって前記Ａｇパターン
を前記Ｃｕ層に拡散させることによりＣｕ−Ａｇ合金の
配線層を形成する工程とを具備したことを特徴とする請
求項１記載の半導体装置の製造方法。 - （３）、半導体基板上の絶縁膜に配線層を設けた構造の
半導体装置において、前記配線層を前記絶縁膜上に拡散
バリア層を介して設けると共に、該配線層は該バリア層
側に配置されるＣｕ−Ａｇ合金層とこの上に形成された
Ｃｕ層とからなることを特徴とする半導体装置。 - （４）、半導体基板上に絶縁膜を形成する工程と、この
絶縁膜上に拡散バリア層及びＡｇパターンを形成する工
程と、めっきにより前記パターン上にＣｕ層を形成する
工程と、アニーリングを行なって前記Ａｇパターンを前
記Ｃｕ層に拡散させることによりＣｕ層及び該Ｃｕ層と
前記バリア層の間に配置されるＣｕ−Ａｇ合金層とから
なる配線層を形成する工程とを具備したことを特徴とす
る請求項３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29681688A JPH02143429A (ja) | 1988-11-24 | 1988-11-24 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29681688A JPH02143429A (ja) | 1988-11-24 | 1988-11-24 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02143429A true JPH02143429A (ja) | 1990-06-01 |
Family
ID=17838520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29681688A Pending JPH02143429A (ja) | 1988-11-24 | 1988-11-24 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02143429A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6218302B1 (en) | 1998-07-21 | 2001-04-17 | Motorola Inc. | Method for forming a semiconductor device |
| US6818991B1 (en) | 1999-06-01 | 2004-11-16 | Nec Electronics Corporation | Copper-alloy interconnection layer |
| US7259095B2 (en) | 2002-04-26 | 2007-08-21 | Nec Electronics Corporation | Semiconductor device and manufacturing process therefor as well as plating solution |
-
1988
- 1988-11-24 JP JP29681688A patent/JPH02143429A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6218302B1 (en) | 1998-07-21 | 2001-04-17 | Motorola Inc. | Method for forming a semiconductor device |
| US6818991B1 (en) | 1999-06-01 | 2004-11-16 | Nec Electronics Corporation | Copper-alloy interconnection layer |
| US7259095B2 (en) | 2002-04-26 | 2007-08-21 | Nec Electronics Corporation | Semiconductor device and manufacturing process therefor as well as plating solution |
| US7821135B2 (en) | 2002-04-26 | 2010-10-26 | Nec Electronics Corporation | Semiconductor device with improved stress migration resistance and manufacturing process therefor |
| DE10318921B4 (de) * | 2002-04-26 | 2015-02-19 | Renesas Electronics Corporation | Herstellungsverfahren für eine Halbleitereinrichtung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4319264A (en) | Nickel-gold-nickel conductors for solid state devices | |
| JPH02341A (ja) | 半導体装置及びその製造方法 | |
| JPH06151815A (ja) | 半導体装置とその製造方法 | |
| JPH02143429A (ja) | 半導体装置及びその製造方法 | |
| JPH02125447A (ja) | 半導体装置およびその製造方法 | |
| JP3158598B2 (ja) | 半導体装置およびその製造方法 | |
| JP2757796B2 (ja) | 半導体集積回路装置 | |
| JP3638085B2 (ja) | 半導体装置 | |
| JPH02123740A (ja) | 半導体装置 | |
| JP3021683B2 (ja) | 集積回路用配線 | |
| JPH03192768A (ja) | 半導体装置 | |
| JPH06310512A (ja) | Ｃｕ配線およびその形成方法 | |
| JP4783833B2 (ja) | 半導体装置 | |
| JP3073871B2 (ja) | 多層金メッキ電極とその製造方法 | |
| JP2757780B2 (ja) | 半導体装置 | |
| JPH04196486A (ja) | 半導体装置 | |
| JP3368629B2 (ja) | 半導体装置 | |
| JPH04731A (ja) | 半導体装置及びその製造方法 | |
| JPH0472733A (ja) | 半導体装置の製造方法 | |
| JP2001093905A (ja) | 半導体装置及びその製造方法 | |
| JP2941841B2 (ja) | 合金配線の形成方法 | |
| JPH05343401A (ja) | 半導体装置 | |
| JPH0434939A (ja) | 半導体装置およびその製造方法 | |
| JPH03171732A (ja) | 半導体装置 | |
| JPH06163720A (ja) | 半導体装置とその製法 |