JPH02143649U - - Google Patents
Info
- Publication number
- JPH02143649U JPH02143649U JP4989689U JP4989689U JPH02143649U JP H02143649 U JPH02143649 U JP H02143649U JP 4989689 U JP4989689 U JP 4989689U JP 4989689 U JP4989689 U JP 4989689U JP H02143649 U JPH02143649 U JP H02143649U
- Authority
- JP
- Japan
- Prior art keywords
- address
- decoder
- assigned
- switch
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Description
第１図及び第２図は夫々本考案の第１及び第２
実施例の回路図、第３図は従来の一例の回路図で
ある。 １０，１１，１５〜１８……アドレスデコーダ
、１０ａ，１１ａ，１５ａ〜１８ａ……アンドゲ
ート、１１ｂ，１６ｂ〜１８ｂ，１８ｃ……イン
バータ、１２……ノアゲート、Ｓ，Ｓ１，Ｓ２…
…スイツチ、Ｖｃｃ……電源。
実施例の回路図、第３図は従来の一例の回路図で
ある。 １０，１１，１５〜１８……アドレスデコーダ
、１０ａ，１１ａ，１５ａ〜１８ａ……アンドゲ
ート、１１ｂ，１６ｂ〜１８ｂ，１８ｃ……イン
バータ、１２……ノアゲート、Ｓ，Ｓ１，Ｓ２…
…スイツチ、Ｖｃｃ……電源。
Claims (1)
- 【実用新案登録請求の範囲】 アドレスバスに接続して使用するデバイス１個
宛に複数系統のアドレスが割当てられたシステム
で、該アドレス系統に夫々対応して設けられたア
ドレスデコーダを該１個のデバイスに対して択一
的に選択することにより１つのアドレスを選択す
るアドレス選択回路において、 上記アドレスデコーダの数より少ない数のスイ
ツチ及び電源を夫々上記アドレスデコーダに対し
て共通に用意し、 上記アドレスデコーダの切換選択入力端子に、
該スイツチのオン、オフによつて該切換選択入力
端子の論理が上記アドレスデコーダ毎に全て異な
るように、論理素子及び上記スイツチ、電源を接
続してなるアドレス選択回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4989689U JPH02143649U (ja) | 1989-04-27 | 1989-04-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4989689U JPH02143649U (ja) | 1989-04-27 | 1989-04-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02143649U true JPH02143649U (ja) | 1990-12-05 |
Family
ID=31567978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4989689U Pending JPH02143649U (ja) | 1989-04-27 | 1989-04-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02143649U (ja) |
-
1989
- 1989-04-27 JP JP4989689U patent/JPH02143649U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02143649U (ja) | ||
| JP2658142B2 (ja) | 論理装置 | |
| JPS632398U (ja) | ||
| JPS60140104U (ja) | Ｃｉｏ／ｄｉｏ自動切換回路 | |
| JPH033052U (ja) | ||
| JPS6151547U (ja) | ||
| JPS6189945U (ja) | ||
| JPS62183236U (ja) | ||
| JPS62107304A (ja) | プログラマブルコントロ−ラ | |
| JPS6312934U (ja) | ||
| JPS61112454U (ja) | ||
| JPH02130027U (ja) | ||
| JPH02253435A (ja) | 集積回路 | |
| JPH01138143U (ja) | ||
| JPS63152317U (ja) | ||
| JPS61204259U (ja) | ||
| JPS62173828U (ja) | ||
| JPS5915148U (ja) | マイクロコンピユ−タ | |
| JPS635527U (ja) | ||
| JPS6160302U (ja) | ||
| JPH05197615A (ja) | Ｃｐｕ起動用ｒｏｍ／ｒａｍ切換回路 | |
| JPH02146814A (ja) | タイマ回路 | |
| JPH02112026U (ja) | ||
| KR920014317A (ko) | 전전자 교환기에서의 공간스위치 프로세서 이중화 제어방법 | |
| JPS6454134U (ja) |