JPH0214409A - ヘッド切り替え処理回路 - Google Patents

ヘッド切り替え処理回路

Info

Publication number
JPH0214409A
JPH0214409A JP16440888A JP16440888A JPH0214409A JP H0214409 A JPH0214409 A JP H0214409A JP 16440888 A JP16440888 A JP 16440888A JP 16440888 A JP16440888 A JP 16440888A JP H0214409 A JPH0214409 A JP H0214409A
Authority
JP
Japan
Prior art keywords
signal
head
majority
shift register
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16440888A
Other languages
English (en)
Other versions
JPH0738242B2 (ja
Inventor
Takashi Machida
町田 孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16440888A priority Critical patent/JPH0738242B2/ja
Publication of JPH0214409A publication Critical patent/JPH0214409A/ja
Publication of JPH0738242B2 publication Critical patent/JPH0738242B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Digital Magnetic Recording (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は磁気ディスク装置のヘッド切り替え処理に利用
される。
本発明は、複数のリードライトヘッドを有する磁気ディ
スク記憶装置におけるヘッド切り替え処理を行うヘッド
切り替え処理回路に関する。
〔概要〕
本発明は、複数のリードライトヘッドを有する磁気ディ
スク記憶装置におけるヘッド切り替え処理回路において
、 入力されるヘッドセレクト信号の状態を入力されるクロ
ック信号に従って3段以上のシフトレジスタに記録し、
このシフトレジスタの各段の状態を取り出し多数決論理
により全体としての状態を決定し、多数決出力信号を出
力し、ライトゲート信号またはリードゲート信号の入力
時にその直前の前記多数決出力信号の状態をラッチしヘ
ッド選択信号を出力することにより、 ヘッドセレクト信号にノイズが混入した場合においても
、正しくリードライトヘッドの切り替えが行われるよう
にしたものである。
〔従来の技術〕
従来、磁気ディスク記憶装置におけるこの種のヘッド切
り替え処理動作は、磁気ディスク記憶装置を制御するデ
ィスク制御装置から送出される単一もしくは複数のヘッ
ドセレクト信号により直接リードライトヘッドを選択し
、ディスク制御装置から送出されるライトゲート信号ま
たはリードゲート信号により選択されたヘッドに対しラ
イト動作台よびリード動作を行っていた。
〔発明が解決しようとする問題点〕
前述した従来の磁気ディスク記憶装置におけるヘッド切
り替え処理動作は、ライト動作またはリード動作を行う
リードライトヘッドの選択動作をディスク制御装置から
送出される単一もしくは複数のヘッドセレクト信号によ
り直接切り替えるために、ディスク制御装置から送出さ
れるライトゲート信号またはリードゲート信号による選
択されたリードライトヘッドに対するライト動作または
リード動作中にヘッドセレクト信号にノイズ等が混入す
ると、そのノイズにより異なったリードライトヘッドに
対しライト動作またはリード動作を行ってしまう欠点が
あった。
本発明の目的は、前記の欠点を除去することにより、ヘ
ッドセレクト信号にノイズが混入した場合にも、正しく
リードライトヘッドの切り替えを行うことができるヘッ
ド切り替え処理回路を提供することにある。
〔問題点を解決するための手段〕
本発明は、複数のリードライトヘッドを有する磁気ディ
スク記憶装置におけるヘッド切り替え処理回路において
、入力される少な(とも一つのヘッドセレクト信号の状
態を入力されるクロック信号に従って記録する少なくと
も一つの3段以上のシフトレジスタと、前記シフトレジ
スタの各段の状態を入力し多数決論理により状態を決定
し多数決出力信号を出力する少なくとも一つの多数決論
理回路と、入力されるライトゲート信号またはリードゲ
ート信号がアクティブ時にその直前の前記多数決出力信
号の状態をラッチしヘッド選択信号を出力する少なくと
も一つのラッチ回路とを含むことを特徴とする。
〔作用〕
シフトレジスタは3段以上であり、入力されるヘッドセ
レクト信号の状態を入力されるクロック信号に従って記
録する。そして多数決論理回路は前記シフトレジスタに
記録されたヘッドセレクト信号の各段の状態を取り出し
、多数決論理により全体としての状態を決定し多数決出
力信号を出力する。ラッチ回路は入力されるライトゲー
ト信号またはリードゲート信号がアクティブ時に、その
直前の前記多数決出力信号の状態をラッチしヘッド選択
信号を出力する。
従って、ヘッドセレクト信号にノイズが混入したとして
も、クロック信号の周期にまたがらない限り、多数決出
力信号には現れることなく、ライト動作中またはリード
動作中にヘッドセレクタ信号に混入するノイズは全て無
効とすることが可能となる。
〔実施例〕
本実施例は、複数のリードライト用のヘッドを有する磁
気ディスク記憶装置におけるヘッド切り替え処理回路に
おいて、 図外の磁気ディスク制御装置から入力される一つのヘッ
ドセレクト信号S1の状態を入力されるクロック信号S
2に従って記録する一つの3段のシフトレジスタ1と、
シフトレジスタ1の各段の状態を表す第一、第二および
第三シフトレジスタ出力信号s3.、s3□および33
3を入力し多数決論理により状態を決定し多数決出力信
号S4を出力する一つの多数決論理回路2と、前記磁気
ディスク制御装置から入力されるライトゲート信号S5
がアクティブ時にその直前の多数決出力信号S4の状態
をラッチしヘッド選択信号S6を出力する一つのラッチ
回路3とを含んでいる。
なお、本実施例は、ヘッドセレクト信号S1が一つの場
合を示し、ヘッドセレクト信号S1が複数N個の場合に
は、シフトレジスタ1、多数決論理回路2およびラッチ
回路3もそれぞれ複数N個となり、それぞれ第1図と同
様に接続される。
本発明の特徴は、第1図において、シフトレジスタ1、
多数決論理回路2およびラッチ回路3を設けたことにあ
る。
次に、本実施例の動作を第2図に示すタイミング図を参
照して説明する。
ヘッドセレクト信号S1は、シフトレジスタ1に入力さ
れクロック信号S2の立ち上がりエツジで、第一シフト
レジスタ出力信号S33、第二シフトレジスタ出力信号
532Jよび第三シフトレジスタ出力信号S3zに示す
ように順次取り込まれる。多数決論理回路2は第一シフ
トレジスタ出力信号S3.と第二シフトレジスタ出力信
号S3□と第三シフトレジスタ出力信号S33とを入力
し、論理的多数決を行い多数決出力信号S4を出力する
第2図のヘッドセレクト信号SlのAに示すノイズ混入
に対し、シフトレジスタ1の各段の出力である第一シフ
トレジスタ出力信号S3+ と第二シフトレジスタ出力
信号S3□と第三シフトレジスタ出力信号S3zとは第
2図に示すB、C,Dと順次応答するが、それらの多数
決出力信号である多数決出力信号S4にその影響は発生
しない。
多数決出力信号S4は、ラッチ回路3によりライトゲー
ト信号S5のアクティブ時にライトゲート信号S5のア
クティブ転移直前の状態でラッチされ、実際のリードラ
イトヘッドの選択信号であるヘッド選択信号S6として
ラッチ回路3により出力される。
本実施例は以上説明したように、ヘッドセレクト信号S
1に混入するノイズはクロック信号S2の周期にまたが
らない限り無効とし、さらにライト動作中にヘッドセレ
クト信号S1に混入するノイズは全て無効とすることが
可能となる。
なお、本実施例はライト動作の場合について説明したが
、リード動作の場合もライトゲート信号をリードゲート
信号と置き換えることにより同様に実施される。
また、本実施例においては、シフトレジスタ1を3段と
したけれども、これは装置の動作確度の要求に対応して
段数を3段よりも大とすることができる。
〔発明の効果〕
以上説明したように、本発明は、ヘッドセレクト信号を
3段以上のシフトレジスタにクロック信号により順次取
り込み、シフトレジスタの各段の出力状態を多数決論理
回路により論理的多数決を行い、多数決出力信号をラッ
チ回路によりライトゲート信号またはリードゲート信号
のアクティブ時に、ライトゲート信号のアクティブ転移
直前の状態でラッチし、ラッチ回路出力を実際のリード
ライトヘッドの選択信号とすることにより、ヘッドセレ
クタ信号に混入するノイズに対しクロック信号の周期に
またがらない限り無効とし、さらにライト動作中または
リード動作中にヘッドセレクト信号に混入するノイズは
全て無効とすることもできる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の要部を示すブロック構成図
。 第2図はその動作を示すタイミング図。 ■・・・シフトレジスタ、2・・・多数決論理回路、3
・・・ラッチ回路、Sl・・・ヘッドセレクト信号、S
2・・・クロック信号、33.・・・第一シフトレジス
タ出力信号、S3□・・・第二シフトレジスタ出力信号
、S3z・・・第三シフトレジスタ出力信号、S4・・
・多数決出力信号、S5・・・ライトゲート信号、S6
・・・ヘッド選択信号。

Claims (1)

  1. 【特許請求の範囲】 1、複数のリードライトヘッドを有する磁気ディスク記
    憶装置におけるヘッド切り替え処理回路において、 入力される少なくとも一つのヘッドセレクト信号の状態
    を入力されるクロック信号に従って記録する少なくとも
    一つの3段以上のシフトレジスタ(1)と、 前記シフトレジスタの各段の状態を入力し多数決論理に
    より状態を決定し多数決出力信号を出力する少なくとも
    一つの多数決論理回路(2)と、入力されるライトゲー
    ト信号またはリードゲート信号がアクティブ時にその直
    前の前記多数決出力信号の状態をラッチしヘッド選択信
    号を出力する少なくとも一つのラッチ回路(3)と を含むことを特徴とするヘッド切り替え処理回路。
JP16440888A 1988-06-30 1988-06-30 ヘッド切り替え処理回路 Expired - Lifetime JPH0738242B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16440888A JPH0738242B2 (ja) 1988-06-30 1988-06-30 ヘッド切り替え処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16440888A JPH0738242B2 (ja) 1988-06-30 1988-06-30 ヘッド切り替え処理回路

Publications (2)

Publication Number Publication Date
JPH0214409A true JPH0214409A (ja) 1990-01-18
JPH0738242B2 JPH0738242B2 (ja) 1995-04-26

Family

ID=15792572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16440888A Expired - Lifetime JPH0738242B2 (ja) 1988-06-30 1988-06-30 ヘッド切り替え処理回路

Country Status (1)

Country Link
JP (1) JPH0738242B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0593224A (ja) * 1991-09-30 1993-04-16 Nissan Motor Co Ltd 歯車の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0593224A (ja) * 1991-09-30 1993-04-16 Nissan Motor Co Ltd 歯車の製造方法

Also Published As

Publication number Publication date
JPH0738242B2 (ja) 1995-04-26

Similar Documents

Publication Publication Date Title
JPH01195379A (ja) 論理回路
JPH0214409A (ja) ヘッド切り替え処理回路
JPH0334617A (ja) フリップフロップ回路
JPH05189990A (ja) データ保持装置
JPS5851353A (ja) プログラム制御回路
JP2514989B2 (ja) 順序回路
JPH01311378A (ja) 画像処理装置
JPH01253670A (ja) テストモード設計回路
JPH06203477A (ja) 磁気ディスク装置
JPH0561933A (ja) 論理検証装置
JPH0383296A (ja) シフト回路
JPH06148290A (ja) バウンダリスキャンレジスタ
JPS6243222B2 (ja)
JPH06103337B2 (ja) アルゴリズミツク・パタ−ン・ジエネレ−シヨン回路
JPH04152432A (ja) パイプライン
JPH05207532A (ja) 回線設定制御回路
JPH06148291A (ja) バウンダリスキャンレジスタ
JPH0567945A (ja) 遅延回路
JPH04310124A (ja) レジスタファイル
JPH04278478A (ja) 半導体集積回路
JPH09135343A (ja) データの分割及び縮小が実行可能なビデオ制御回路
JPH0345406B2 (ja)
JPH06160490A (ja) 半導体装置
JPS6376186A (ja) 二ポ−トramの制御回路
JPH02239467A (ja) 記録密度切替回路