JPH02145012A - 基準電圧トリミング回路 - Google Patents
基準電圧トリミング回路Info
- Publication number
- JPH02145012A JPH02145012A JP63298973A JP29897388A JPH02145012A JP H02145012 A JPH02145012 A JP H02145012A JP 63298973 A JP63298973 A JP 63298973A JP 29897388 A JP29897388 A JP 29897388A JP H02145012 A JPH02145012 A JP H02145012A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- node
- voltage
- input terminal
- trimming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009966 trimming Methods 0.000 title claims abstract description 25
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- 239000004020 conductor Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 102220012183 rs397515879 Human genes 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Control Of Voltage And Current In General (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、半導体集積回路装置の基準電圧トリミング回
路に関し、特に、所望の基準電圧の調整範囲を広くする
ことのできる基へIX電圧トリミング回路に関する。
路に関し、特に、所望の基準電圧の調整範囲を広くする
ことのできる基へIX電圧トリミング回路に関する。
[従来の技術〕
この種従来の基準電圧トリミング回路を第2図に示す、
同図において、第1の演算増幅器である基準電圧発生回
路1の出力端子は、第2の演算増幅器である基準電圧バ
ッファ2の非反転入力端子と抵抗ra、rbおよび32
本の抵抗rからなるトリミング用抵抗回路網の一端とに
接続されている。抵抗回路網の各抵抗の接続点は、基準
゛上圧発生回路1の出力端子側から節点に1.1(2、
・・k32となされており、そして、抵抗回路網の池端
は接地されCいる。基準電圧発生回路1の非反転入力端
子には電圧発生源4が接続されている。
同図において、第1の演算増幅器である基準電圧発生回
路1の出力端子は、第2の演算増幅器である基準電圧バ
ッファ2の非反転入力端子と抵抗ra、rbおよび32
本の抵抗rからなるトリミング用抵抗回路網の一端とに
接続されている。抵抗回路網の各抵抗の接続点は、基準
゛上圧発生回路1の出力端子側から節点に1.1(2、
・・k32となされており、そして、抵抗回路網の池端
は接地されCいる。基準電圧発生回路1の非反転入力端
子には電圧発生源4が接続されている。
而して、この電圧発生源4の発生電圧は、集積回路内の
エンハンスメンl−をl・ランジスタおよびデイプリー
ジョン型トランジスタのしきい値電圧によって定まる定
電圧である。基準電圧発生rili′回路1の反転入力
端子にはデコーダ3が接続されているが、このデコーダ
3は、径路設定端子工1〜I5に入力される信号に応じ
て、抵抗回路M4の節点l(1〜に32のうちのいずれ
かの節点と前記反転入力端子とを接続する撮能を有する
ものである。基準電圧発生回路]の出力端子に接続され
る基準電圧バッファ2は、その出力端子がその反転入力
端子に接続されてボルテージフォロア回路を構成してい
る。
エンハンスメンl−をl・ランジスタおよびデイプリー
ジョン型トランジスタのしきい値電圧によって定まる定
電圧である。基準電圧発生rili′回路1の反転入力
端子にはデコーダ3が接続されているが、このデコーダ
3は、径路設定端子工1〜I5に入力される信号に応じ
て、抵抗回路M4の節点l(1〜に32のうちのいずれ
かの節点と前記反転入力端子とを接続する撮能を有する
ものである。基準電圧発生回路]の出力端子に接続され
る基準電圧バッファ2は、その出力端子がその反転入力
端子に接続されてボルテージフォロア回路を構成してい
る。
この回路は、トリミング用抵抗回路網の各節点のうち節
点に1、k17がデコーダ3に選択された時の基準電圧
バッファ2の出力を簡単に測定しうるように集績回路上
で構成されているので、その測定値を用いて所望の基準
電圧に最も近くなる出力が得られるように節点を選択す
る0次に、このようなトリミングの方法についてより詳
しく =!!明する。
点に1、k17がデコーダ3に選択された時の基準電圧
バッファ2の出力を簡単に測定しうるように集績回路上
で構成されているので、その測定値を用いて所望の基準
電圧に最も近くなる出力が得られるように節点を選択す
る0次に、このようなトリミングの方法についてより詳
しく =!!明する。
基準電圧発生回路1の出力電圧をVB、電圧発生源4の
発生電圧を△■、’f;H$電圧バッファ2のLl:力
1E圧をV、トリミング用抵抗回路網で選択した節点の
添字をに、基準電圧バッファ2のオフセット電圧をVO
ll(=1.17の時の出力電圧をVl、、Vl7とす
ると次式が得られる。
発生電圧を△■、’f;H$電圧バッファ2のLl:力
1E圧をV、トリミング用抵抗回路網で選択した節点の
添字をに、基準電圧バッファ2のオフセット電圧をVO
ll(=1.17の時の出力電圧をVl、、Vl7とす
ると次式が得られる。
V=VB+VO川■
VB=[1+ira+(k−1)r)/(rb +
(33−k) r) コ △ V 、・、
■■、■式より、 V= [1+fra+ (k−1)rl/frb+ (
33−k)r)E△V+VO−・−■1(=1.17の
時、V=V1、Vl7であるがら0式より、 V 1 = (1+r a / < r b +32
r ) )ΔV+VO・・・■ Vl 7= (1+ (ra+16r)/(rb+
16r)) ΔV+VO−・・■抵抗値としてra=0
.48にΩ、rb=10゜212にΩ、16r=3.4
04にΩであるものとすると、△■とVOが■、0式を
用いて次のように求められる。
(33−k) r) コ △ V 、・、
■■、■式より、 V= [1+fra+ (k−1)rl/frb+ (
33−k)r)E△V+VO−・−■1(=1.17の
時、V=V1、Vl7であるがら0式より、 V 1 = (1+r a / < r b +32
r ) )ΔV+VO・・・■ Vl 7= (1+ (ra+16r)/(rb+
16r)) ΔV+VO−・・■抵抗値としてra=0
.48にΩ、rb=10゜212にΩ、16r=3.4
04にΩであるものとすると、△■とVOが■、0式を
用いて次のように求められる。
△V=3.89 (Vl7−Vl) ・・・■
VO=5V1−4V17 ・・・■所
望の基準電圧をV=3.1Vであるとすると、■、■、
■式からkが■式のように求められる。
VO=5V1−4V17 ・・・■所
望の基準電圧をV=3.1Vであるとすると、■、■、
■式からkが■式のように求められる。
k=(251,1−)−4V17−85V1)/(3,
1−5V1+4V17) ・・・■この値
に最も近い節点を選択することにより、所望の基準電圧
が得られる。
1−5V1+4V17) ・・・■この値
に最も近い節点を選択することにより、所望の基準電圧
が得られる。
[発明が解決しようとする問題点]
いま、ΔV=3.OV、VO= 10mVとすると、■
、■、■式よりに=1.iとなり、k=1を0式に代入
すると、V=3.095Vになる。
、■、■式よりに=1.iとなり、k=1を0式に代入
すると、V=3.095Vになる。
また、ΔV=1.9V、VO= 20mVとすると、
■、■、■式よりに=30.9となり・、k=31を代
入すると、V=3.106Vになる。
■、■、■式よりに=30.9となり・、k=31を代
入すると、V=3.106Vになる。
■式から明らかなように、Δ■、VOの値が一定であれ
ば、kの値が大きい程、出力電圧■は大きくなる。とこ
ろが、今述べたように△v=360■、1.9■のとこ
ろでkの値が殆ど最小値、最大値となるのであるから、
各抵抗値と基準電圧バッファのオフセット電圧とが上記
の値であるものとすると、この回路では、八Vが1.9
■≦△■≦3.OVであるときに、V=3.1Vがトリ
ミングによって実現できる。しかし、△■が3゜OVを
超えると最早トリミング不可1mとなる。先に述べたよ
うにΔVが集積回路内のトランジスタのしきい値電圧に
よって定まるものであるので、拡散工程が終了した段階
では殆どこの値は定まってしまいtaから変えることは
不可能である。従って、トリミング不可能となった場合
には、その集積回路を不良品とするかあるいは他の用途
に用いなければならないという不都合が生じる。
ば、kの値が大きい程、出力電圧■は大きくなる。とこ
ろが、今述べたように△v=360■、1.9■のとこ
ろでkの値が殆ど最小値、最大値となるのであるから、
各抵抗値と基準電圧バッファのオフセット電圧とが上記
の値であるものとすると、この回路では、八Vが1.9
■≦△■≦3.OVであるときに、V=3.1Vがトリ
ミングによって実現できる。しかし、△■が3゜OVを
超えると最早トリミング不可1mとなる。先に述べたよ
うにΔVが集積回路内のトランジスタのしきい値電圧に
よって定まるものであるので、拡散工程が終了した段階
では殆どこの値は定まってしまいtaから変えることは
不可能である。従って、トリミング不可能となった場合
には、その集積回路を不良品とするかあるいは他の用途
に用いなければならないという不都合が生じる。
よって、本発明の目的とするところは、電圧トリミング
範囲を広げること、特に、電圧発生源の発生電圧が所望
の基準電圧より高い場合にもトリミンク可能とすること
であり、もって不必要に集積回路装置の不良品を出さな
いようにすることである。
範囲を広げること、特に、電圧発生源の発生電圧が所望
の基準電圧より高い場合にもトリミンク可能とすること
であり、もって不必要に集積回路装置の不良品を出さな
いようにすることである。
[問題点を解決するための手段]
本発明の基準電圧トリミング回路は、第1の入力端子、
第2の入力端子および出力端子を有する基準電圧発生回
路と、前記基準電圧発生回路の第1の入力端子に接続さ
れた電圧発生源と、一端が前記基準電圧発生回路の出力
端子に接続され他端が接地されその間に複数の節点を有
し各節点間にトリミング用抵抗が接続された抵抗回路網
と、前記抵抗回路網のいずれかの節点を選択し該選択さ
れた節点と前記基や電圧発生回路の第2の入力端子とを
接続するデコーダと、入力端子を有し前記基準電圧発生
回路の出力を受けて所望の基準電圧を出力するバッファ
増幅器とを具備するものであって、前記バッファ増幅器
の入力端子は、前記抵抗回路網の枚数の節点のうちから
前記バッファ増幅器の出力すべき所望の基準電圧と前記
電圧発生源の発生電圧とに応じて選択された節点と接続
されている。
第2の入力端子および出力端子を有する基準電圧発生回
路と、前記基準電圧発生回路の第1の入力端子に接続さ
れた電圧発生源と、一端が前記基準電圧発生回路の出力
端子に接続され他端が接地されその間に複数の節点を有
し各節点間にトリミング用抵抗が接続された抵抗回路網
と、前記抵抗回路網のいずれかの節点を選択し該選択さ
れた節点と前記基や電圧発生回路の第2の入力端子とを
接続するデコーダと、入力端子を有し前記基準電圧発生
回路の出力を受けて所望の基準電圧を出力するバッファ
増幅器とを具備するものであって、前記バッファ増幅器
の入力端子は、前記抵抗回路網の枚数の節点のうちから
前記バッファ増幅器の出力すべき所望の基準電圧と前記
電圧発生源の発生電圧とに応じて選択された節点と接続
されている。
[実施例]
次に、図面を参照して本発明の実施例について説明する
。
。
第1図は、本発明の一実施例を示す回路図である。同図
において、第2図に示した従来例のものと同一の部分に
′)いては同一の番号が付されているので、その部分に
関する詳細な説明は省略するが、この実施例では第1図
に示すように、基準電圧発生回路1の出力端子は節点j
Oに接続されており、節点jOには、抵抗Ra、32個
の抵抗Rおよび抵抗Rbからなる抵抗回路網の−flf
、すなわら、抵抗Raの一端が接続されている。抵抗回
路網の各抵抗の各接続点は、抵抗Ra寄りがらj・1a
に節点j1、j2、・・・、j32となされており、抵
抗回路網の他端は接地されている。また、基準電圧バッ
ファ2の入力端子には、33個の節点10.11、・・
・、i32を有する導体が接続されている。後述するよ
うに、出力端子5がら出力さぜるべき基準電圧値と電圧
発生源4の発生電圧によって、これらの節点10〜i3
2の中がら、1つの節点が選択され、その節点が、節点
jOSj32の中の対向する節点へ接続される。
において、第2図に示した従来例のものと同一の部分に
′)いては同一の番号が付されているので、その部分に
関する詳細な説明は省略するが、この実施例では第1図
に示すように、基準電圧発生回路1の出力端子は節点j
Oに接続されており、節点jOには、抵抗Ra、32個
の抵抗Rおよび抵抗Rbからなる抵抗回路網の−flf
、すなわら、抵抗Raの一端が接続されている。抵抗回
路網の各抵抗の各接続点は、抵抗Ra寄りがらj・1a
に節点j1、j2、・・・、j32となされており、抵
抗回路網の他端は接地されている。また、基準電圧バッ
ファ2の入力端子には、33個の節点10.11、・・
・、i32を有する導体が接続されている。後述するよ
うに、出力端子5がら出力さぜるべき基準電圧値と電圧
発生源4の発生電圧によって、これらの節点10〜i3
2の中がら、1つの節点が選択され、その節点が、節点
jOSj32の中の対向する節点へ接続される。
この回路が集積化さな集開回路においては節点j1、j
17が選択され、その節点が基準電圧発生回路1の反転
入力端子と接続された状邪での出力電圧は、ウェハ段階
で容易にJl定できるものとする[但し1.Jnと1n
(n=o、l、・ 32)が未接続の状態にあるので
測定できる出力電圧は節点jOにおけるものである。]
。
17が選択され、その節点が基準電圧発生回路1の反転
入力端子と接続された状邪での出力電圧は、ウェハ段階
で容易にJl定できるものとする[但し1.Jnと1n
(n=o、l、・ 32)が未接続の状態にあるので
測定できる出力電圧は節点jOにおけるものである。]
。
いま、基基準電圧発生回r181の出力電圧をVB、ま
た電圧発生源4の発生電圧を△■、基準電圧バッファ2
の出力電圧をVj、トリミング用抵抗回路網においてデ
コーダ3側で選択された節点の添字をj、基準電圧バッ
ファ2側で選択された節点の添字をi、基準電圧バッフ
ァ乏のオフセラ1〜電圧をVOとすると次式が得られる
(但し、i≧1とする)。
た電圧発生源4の発生電圧を△■、基準電圧バッファ2
の出力電圧をVj、トリミング用抵抗回路網においてデ
コーダ3側で選択された節点の添字をj、基準電圧バッ
ファ2側で選択された節点の添字をi、基準電圧バッフ
ァ乏のオフセラ1〜電圧をVOとすると次式が得られる
(但し、i≧1とする)。
V B = [(Ra 十Rh + 32 R) /f
Rb+(33j )R)]Δ■ ・・・■Vj=CfF
も1)+(33−i)R)/fR,b+ (33−j
>R)]△V十VO・・・[株] J=1.17の時の出力電圧をVj=V1.V17とし
、fla=0.48にΩ、I”tb=10.212にΩ
、16R=3.404にΩ、所望基、H(t′−電圧を
3.1■とすると。
Rb+(33j )R)]Δ■ ・・・■Vj=CfF
も1)+(33−i)R)/fR,b+ (33−j
>R)]△V十VO・・・[株] J=1.17の時の出力電圧をVj=V1.V17とし
、fla=0.48にΩ、I”tb=10.212にΩ
、16R=3.404にΩ、所望基、H(t′−電圧を
3.1■とすると。
j=(251,1+4V17−85V1)/(3,1−
5V1−1−4V17) ・・・0が得られる。こ
れは、0式と同じ式である。
5V1−1−4V17) ・・・0が得られる。こ
れは、0式と同じ式である。
次に、例として△■が2.1■≦ΔV<、3.4Vの範
囲であっても1−リミングが可能であることを明らかに
する。△V=3.4Vでトリミング可[jヒとするには
、[相]でj=1の時Vl<3.IVを満足すればよい
から、iは次式を満たせばよい。
囲であっても1−リミングが可能であることを明らかに
する。△V=3.4Vでトリミング可[jヒとするには
、[相]でj=1の時Vl<3.IVを満足すればよい
から、iは次式を満たせばよい。
3.1〉[相]式右辺(但し、j−1)vO=Oとして
これを解くと、 i>8.05 ・・・[相
]゛が得られる。よってi=9とおくと、[株]式より
、V j −「(Rh + 24 R) /(Rb+
(33−j ) R) コ △V+VOきる。
これを解くと、 i>8.05 ・・・[相
]゛が得られる。よってi=9とおくと、[株]式より
、V j −「(Rh + 24 R) /(Rb+
(33−j ) R) コ △V+VOきる。
・・・@
j=1.17の時、Vj=V1.Vl7であるがら、■
○=0とすると、0式から、 V1=0.9.O△V ・・・0V
17=1.125△V ・・・■△V=
3.4Vとすると、■、0式よりV1=3.06V、V
17=3.825Vであるから、0式よりj=2.03
、よってj=2とすると0式より、V2=3.099V
になる。
○=0とすると、0式から、 V1=0.9.O△V ・・・0V
17=1.125△V ・・・■△V=
3.4Vとすると、■、0式よりV1=3.06V、V
17=3.825Vであるから、0式よりj=2.03
、よってj=2とすると0式より、V2=3.099V
になる。
また、△V=2.IVとすると、■、0式よりV1=1
.85V、V17=2.3625Vであるから、0式よ
りj=32.2、よってj=32とすると、0式より、
V 32 ” 3 、086 Vになる。このことは、
i=9であるときには、2.1V≦△V≦3.4V の範囲内であれば、基牟電圧を3,1■にトリミングで
きることを意味する。また、八Vが3.4Vより更に高
い場合、iを9以上にすることにより基!(へ電圧を3
.1Vにトリミングすることがで本発明回路のトリミン
グ方法は、次のように行われる。
.85V、V17=2.3625Vであるから、0式よ
りj=32.2、よってj=32とすると、0式より、
V 32 ” 3 、086 Vになる。このことは、
i=9であるときには、2.1V≦△V≦3.4V の範囲内であれば、基牟電圧を3,1■にトリミングで
きることを意味する。また、八Vが3.4Vより更に高
い場合、iを9以上にすることにより基!(へ電圧を3
.1Vにトリミングすることがで本発明回路のトリミン
グ方法は、次のように行われる。
一部の配線工程を残してウェハに対する工程は終了して
いるものとする。この段階でVlとVl7とはλill
定可能である。これにより0式を用いて△■を求め、こ
れと所望の基準電圧値から選択すべき節点i n (n
=o、1、・−・、32)が決定される。そこで、in
とjnとがアルミニウム配線により接続され、その他必
要な配線が施されてウェハは完成する。この手法は、マ
スタースライス法を用いた集積回路の製造方法に類似し
ている。
いるものとする。この段階でVlとVl7とはλill
定可能である。これにより0式を用いて△■を求め、こ
れと所望の基準電圧値から選択すべき節点i n (n
=o、1、・−・、32)が決定される。そこで、in
とjnとがアルミニウム配線により接続され、その他必
要な配線が施されてウェハは完成する。この手法は、マ
スタースライス法を用いた集積回路の製造方法に類似し
ている。
その後は、従来法と同様にj=−1,17に対する基鵡
電圧バッファの出力電圧Vjを測定して、デコーダが選
択すべき節点を決定し、そのための情報を端子11〜■
5から入力する。
電圧バッファの出力電圧Vjを測定して、デコーダが選
択すべき節点を決定し、そのための情報を端子11〜■
5から入力する。
[発明の効果コ
以上説明したように、本発明は電圧発生源の発生電圧と
出力させるべき所望の基準電圧値に応じて、トリミング
用抵抗回路網のいずれかの節点を選択し、マスタースラ
イス法の手法を用いて、この節点と基準電圧バッファの
入力端子とをアルミニウム配線で接続するものであるの
で、本発明によれば電圧発生源の発生電圧が所望の基?
(へ電圧より高い場合にもトリミングをすることができ
るようになり、製品の歩留まりを向上させることができ
る。
出力させるべき所望の基準電圧値に応じて、トリミング
用抵抗回路網のいずれかの節点を選択し、マスタースラ
イス法の手法を用いて、この節点と基準電圧バッファの
入力端子とをアルミニウム配線で接続するものであるの
で、本発明によれば電圧発生源の発生電圧が所望の基?
(へ電圧より高い場合にもトリミングをすることができ
るようになり、製品の歩留まりを向上させることができ
る。
第1図は、本発明の一実施例を示す回路図、第2図は、
従来例の回路図である。 1−基準電圧発生回路、 2−基準電圧バッファ、 3
−デコーダ、 4− 電圧発生源Ra 、Rb 、 R
−−トリミング用抵抗回路網の各抵抗、 jOljl、
・・・、j32− 節点、10、il、・・・、i32
・−露点、 ■1〜■5径路設定用端子、 5 出
力端子。 第1図
従来例の回路図である。 1−基準電圧発生回路、 2−基準電圧バッファ、 3
−デコーダ、 4− 電圧発生源Ra 、Rb 、 R
−−トリミング用抵抗回路網の各抵抗、 jOljl、
・・・、j32− 節点、10、il、・・・、i32
・−露点、 ■1〜■5径路設定用端子、 5 出
力端子。 第1図
Claims (1)
- 第1の入力端子、第2の入力端子および出力端子を有す
る基準電圧発生回路と、前記基準電圧発生回路の第1の
入力端子に接続された電圧発生源と、一端が前記基準電
圧発生回路の出力端子に接続され他端が接地されその間
に複数の節点を有し各節点間にトリミング用抵抗が接続
された抵抗回路網と、前記抵抗回路網のいずれかの節点
を選択し該選択された節点と前記基準電圧発生回路の第
2の入力端子とを接続するデコーダと、入力端子を有し
前記基準電圧発生回路の出力を受けて所望の基準電圧を
出力するバッファ増幅器とを具備する基準電圧トリミン
グ回路において、前記バッファ増幅器の入力端子は、前
記抵抗回路網の複数の節点のうちから前記バッファ増幅
器の出力すべき所望の基準電圧と前記電圧発生源の発生
電圧とに応じて選択された節点と接続されていることを
特徴とする基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63298973A JPH02145012A (ja) | 1988-11-26 | 1988-11-26 | 基準電圧トリミング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63298973A JPH02145012A (ja) | 1988-11-26 | 1988-11-26 | 基準電圧トリミング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02145012A true JPH02145012A (ja) | 1990-06-04 |
Family
ID=17866584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63298973A Pending JPH02145012A (ja) | 1988-11-26 | 1988-11-26 | 基準電圧トリミング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02145012A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0462963A (ja) * | 1990-07-02 | 1992-02-27 | Kawasaki Steel Corp | 半導体装置 |
| JPH07140208A (ja) * | 1993-11-17 | 1995-06-02 | Nec Corp | 半導体集積回路 |
| EP0768593A3 (en) * | 1995-10-11 | 1998-01-21 | Nec Corporation | Reference current generating circuit |
| JP2015211355A (ja) * | 2014-04-25 | 2015-11-24 | ローム株式会社 | マイク用のバイアス回路、オーディオインタフェース回路、電子機器 |
-
1988
- 1988-11-26 JP JP63298973A patent/JPH02145012A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0462963A (ja) * | 1990-07-02 | 1992-02-27 | Kawasaki Steel Corp | 半導体装置 |
| JPH07140208A (ja) * | 1993-11-17 | 1995-06-02 | Nec Corp | 半導体集積回路 |
| EP0768593A3 (en) * | 1995-10-11 | 1998-01-21 | Nec Corporation | Reference current generating circuit |
| JP2015211355A (ja) * | 2014-04-25 | 2015-11-24 | ローム株式会社 | マイク用のバイアス回路、オーディオインタフェース回路、電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6313704B1 (en) | Multi-stage signal amplifying circuit | |
| US20040075502A1 (en) | Frequency compensation of common-mode feedback loops for differential amplifiers | |
| NL192168C (nl) | Referentie-keten. | |
| JP2001507484A (ja) | 低ドロップアウト調整器に対する周波数補償 | |
| JP2000513853A (ja) | 精密バンドギャップ基準回路 | |
| JPH05303436A (ja) | 出力電圧調整装置 | |
| JPH11272346A (ja) | 電流ソース | |
| EP0484129B1 (en) | Sample-and-hold circuit | |
| JPH02145012A (ja) | 基準電圧トリミング回路 | |
| US7127061B2 (en) | Line driver for digital signal transmission | |
| EP2613486B1 (en) | Low voltage line driver | |
| EP1173923B1 (en) | Differential pair provided with degeneration means for degenerating a transconductance of the differential pair | |
| JP2002524958A (ja) | 電子回路 | |
| US9768794B1 (en) | Analog-to-digital converter having a switched capacitor circuit | |
| JP3131378B2 (ja) | 映像信号クランプ回路 | |
| US6124745A (en) | Delay and interpolation timing structures and methods | |
| EP0903847B1 (en) | Amplifier circuit | |
| JP3136629B2 (ja) | 基準電圧回路 | |
| JP3086613B2 (ja) | クランプ回路およびそれを用いた同期分離回路 | |
| JP2002151966A (ja) | アイソレータ回路 | |
| JP2698266B2 (ja) | ホールド回路 | |
| US7348910B2 (en) | Reference module apparatus and method therefor | |
| JPH10509002A (ja) | Ic構成部分のためのウェーハ段階での温度補償 | |
| JP2000295051A (ja) | オフセット調整回路 | |
| JP2581388B2 (ja) | データ反転回路 |