JPH0214526A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0214526A JPH0214526A JP63162697A JP16269788A JPH0214526A JP H0214526 A JPH0214526 A JP H0214526A JP 63162697 A JP63162697 A JP 63162697A JP 16269788 A JP16269788 A JP 16269788A JP H0214526 A JPH0214526 A JP H0214526A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- lower layer
- electrode wiring
- upper layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
Landscapes
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体装置に関し、特に半導体装置内の電極
および配線に関するものである。
および配線に関するものである。
（従来の技術）
半導体装置の電極および配線において、信頼性向上のた
めに多層構造がよく用いられている。多層構造の電極お
よび配線は、第２図の示すように。
めに多層構造がよく用いられている。多層構造の電極お
よび配線は、第２図の示すように。
半導体基板１上の絶縁膜２又は電極３を介して下層４と
上層５とが接触するように形成した構造となっている。
上層５とが接触するように形成した構造となっている。
下層４にはＴｉＷ合金、上層５にはＡｉ１合金がよく用
いられている。
いられている。
（発明が解決しようとする課題）
従来技術による電極および配線構造では、上層と下層と
の金属層の端面が側面から露出しており、特に、上層と
下層とで電気陰性度の異なる金属の組み合わせになるた
めに、空気中の水分による腐食が起こりやすくなってい
る。この腐食は、製造工程中に発生する場合と、半導体
装置の完成品の長期使用中に発生する場合とがあり、い
ずれも信置性不良となる。
の金属層の端面が側面から露出しており、特に、上層と
下層とで電気陰性度の異なる金属の組み合わせになるた
めに、空気中の水分による腐食が起こりやすくなってい
る。この腐食は、製造工程中に発生する場合と、半導体
装置の完成品の長期使用中に発生する場合とがあり、い
ずれも信置性不良となる。
本発明は、以上のような問題を解決し、歩留りの向上と
信頼性向上とを可能にした半導体装置を提供することを
目的とする。
信頼性向上とを可能にした半導体装置を提供することを
目的とする。
（課題を解決するための手段）
本発明は、半導体基板上または絶縁膜上の電極および配
線でＴｉ、Ｗ、ＴｉＮ、ＴｉＷ、ＴｉＳｉ、。
線でＴｉ、Ｗ、ＴｉＮ、ＴｉＷ、ＴｉＳｉ、。
ＷＳｉ、のうちのいずれか１つの金属または金属化合物
または合金を下層に、Ａｌｌを主体とする合金を上層に
有する構造の半導体装置において、前記上層と下層との
界面は、前記下層の金属または金属化合物の半導体基板
または絶縁膜上に接している面以外が、前記上層のＡｌ
１を主体とする合金層に完全に被覆された構成とする。
または合金を下層に、Ａｌｌを主体とする合金を上層に
有する構造の半導体装置において、前記上層と下層との
界面は、前記下層の金属または金属化合物の半導体基板
または絶縁膜上に接している面以外が、前記上層のＡｌ
１を主体とする合金層に完全に被覆された構成とする。
（作 用）
本発明では、多重構造の電極および配線における上層と
下層の界面が露出しないため、空気中の水分が吸着して
も電気化学反応による著しい腐食が発生しない。特に、
工程中でのプラズマエツチングやウェットエツチング、
水洗といったハロゲンや水に接するような場合でも著し
い腐食を防止することができる。
下層の界面が露出しないため、空気中の水分が吸着して
も電気化学反応による著しい腐食が発生しない。特に、
工程中でのプラズマエツチングやウェットエツチング、
水洗といったハロゲンや水に接するような場合でも著し
い腐食を防止することができる。
（実施例）
第１図に本発明の一実施例の断面図に示す。半導体基板
１上に厚さ０．５２ｍ絶縁層２を二酸化珪素で形成し、
さらに、絶縁層２には直径１．０．の電極窓３を形成す
る。電極・配線下層４としてＴｉＷを１．４４幅で形成
した後に電極・配線上層５としてＡＪ−１％５Ｌ−２％
Ｃｕの合金を２．０１１ｍ幅で形成している。
１上に厚さ０．５２ｍ絶縁層２を二酸化珪素で形成し、
さらに、絶縁層２には直径１．０．の電極窓３を形成す
る。電極・配線下層４としてＴｉＷを１．４４幅で形成
した後に電極・配線上層５としてＡＪ−１％５Ｌ−２％
Ｃｕの合金を２．０１１ｍ幅で形成している。
これにより電極・配線下層４は、電極・配線上層５に完
全に被覆されている。
全に被覆されている。
本実施例では、絶縁層２として二酸化珪素を。
電極・配線下層４としてＴｉＷを、電極・配線上層５と
してＡｄ−１％５ｉ−２％Ｃｕを用いたが。
してＡｄ−１％５ｉ−２％Ｃｕを用いたが。
これに限定するものではない、また、各層の厚みや幅も
これに限定するものではなく、電極・配線下層が、電極
・配線上層に完全に被覆されているならば他は任意であ
る。
これに限定するものではなく、電極・配線下層が、電極
・配線上層に完全に被覆されているならば他は任意であ
る。
（発明の効果）
本発明半導体装置においては、多層構造の配線でも電気
化学反応による腐食を防止できるため。
化学反応による腐食を防止できるため。
単層構造と同程度の耐水性、耐腐食性が得られる。
これにより１歩留りが向上し、信頼性不良も少なくする
ことができる。
ことができる。
多層構造の電極・配線は、単層構造に比べると、エレク
トロマイグレーションやストレスマイグレーションに対
して耐性があることが知られており。
トロマイグレーションやストレスマイグレーションに対
して耐性があることが知られており。
これが、本発明により、単層構造と同程度の耐水性、耐
腐食性が得られるので、より高度な信頼性を有する半導
体装置が得られる。
腐食性が得られるので、より高度な信頼性を有する半導
体装置が得られる。
第１図は、本発明の半導体装置の一実施例の断面図で、
第２図は、従来技術による半導体装置の断面図を示す。 １ ・・・半導体基板、 ２・・・絶縁膜、３・・・電
極窓、４・・・電極・配線下層、５ ・・・ｆｔ極・配
線上層。 特許出願人 松下電子工業株式会社 箪 図
第２図は、従来技術による半導体装置の断面図を示す。 １ ・・・半導体基板、 ２・・・絶縁膜、３・・・電
極窓、４・・・電極・配線下層、５ ・・・ｆｔ極・配
線上層。 特許出願人 松下電子工業株式会社 箪 図
Claims (2)
- （１）半導体基板上または絶縁膜上の電極および配線で
Ｔｉ、Ｗ、ＴｉＮ、ＴｉＷ、ＴｉＳｉ＿２、ＷＳｉ＿２
のうちのいずれか１つの金属または金属化合物または合
金を下層に、Ａｌを主体とする合金を上層に有する構造
の半導体装置において、前記上層と下層との界面は、前
記下層の金属または金属化合物の半導体基板または絶縁
膜上に接している面以外が、前記上層のＡｌを主体とす
る合金層に完全に被覆されていることを特徴とする半導
体装置。 - （２）前記下層の金属または金属化合物は、ＴｉＮ、Ｔ
ｉＷ、ＷＳｉ＿２、ＴｉＳｉ＿２、のうちのいずれか１
つとＴｉの二重構造であることを特徴とする請求項（１
）記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63162697A JPH0214526A (ja) | 1988-07-01 | 1988-07-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63162697A JPH0214526A (ja) | 1988-07-01 | 1988-07-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0214526A true JPH0214526A (ja) | 1990-01-18 |
Family
ID=15759581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63162697A Pending JPH0214526A (ja) | 1988-07-01 | 1988-07-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0214526A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06310559A (ja) * | 1993-04-21 | 1994-11-04 | Nippon Precision Circuits Kk | 半導体装置 |
| US5378926A (en) * | 1991-09-30 | 1995-01-03 | Hughes Aircraft Company | Bonding of integrated circuit chip to carrier using gold/tin eutectic alloy and refractory metal nitride barrier layer to block migration of tin through via holes |
| EP3182443A4 (en) * | 2014-08-11 | 2017-08-23 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
-
1988
- 1988-07-01 JP JP63162697A patent/JPH0214526A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5378926A (en) * | 1991-09-30 | 1995-01-03 | Hughes Aircraft Company | Bonding of integrated circuit chip to carrier using gold/tin eutectic alloy and refractory metal nitride barrier layer to block migration of tin through via holes |
| JPH06310559A (ja) * | 1993-04-21 | 1994-11-04 | Nippon Precision Circuits Kk | 半導体装置 |
| EP3182443A4 (en) * | 2014-08-11 | 2017-08-23 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
| US10090220B2 (en) | 2014-08-11 | 2018-10-02 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5900672A (en) | Barrier layer | |
| EP0903781B1 (en) | Method of forming embedded copper interconnections | |
| JPH0214526A (ja) | 半導体装置 | |
| JPH02206121A (ja) | 半導体素子の配線構造 | |
| JP3339901B2 (ja) | 多層配線構造の半導体装置及びその製造方法 | |
| JPH08115979A (ja) | 多層配線形成法 | |
| JPS6236842A (ja) | 半導体装置の製造方法 | |
| JP2000183063A (ja) | 半導体装置及びその製造方法 | |
| KR100240268B1 (ko) | 반도체 장치의 알루미늄 합금 배선 형성방법 | |
| JPH0252443A (ja) | ワイヤボンディング方法 | |
| JPH0442537A (ja) | 半導体装置及びその製造方法 | |
| JPS5913345A (ja) | 半導体装置 | |
| JP2674473B2 (ja) | 配線構造 | |
| JPH05109901A (ja) | 多層配線構造を備えた半導体装置及びその製造方法 | |
| JPH08274092A (ja) | 多層アルミニウム配線の形成方法 | |
| JPS6042820A (ja) | 半導体装置の製造方法 | |
| JPS6143451A (ja) | 多層配線 | |
| JPH04348548A (ja) | 半導体装置及びその製造方法 | |
| JPH0494542A (ja) | 半導体装置 | |
| JPH02114642A (ja) | 半導体装置 | |
| JPH0766198A (ja) | 半導体装置 | |
| JPS61134024A (ja) | 半導体装置の製造方法 | |
| JPS6136949A (ja) | 多層配線方法 | |
| JPH03262126A (ja) | 半導体装置 | |
| JPH0224032B2 (ja) |