JPH0442537A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0442537A JPH0442537A JP15080590A JP15080590A JPH0442537A JP H0442537 A JPH0442537 A JP H0442537A JP 15080590 A JP15080590 A JP 15080590A JP 15080590 A JP15080590 A JP 15080590A JP H0442537 A JPH0442537 A JP H0442537A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum alloy
- alumina
- wiring pattern
- titanium nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置及びその製造方法に係り、特に配線パターン
及びその製造方法に関し マイグレーションに対する耐性の大きい、信頼性の高い
配線を有する半導体装置及びその製造方法を提供するこ
とを目的とし。
及びその製造方法に関し マイグレーションに対する耐性の大きい、信頼性の高い
配線を有する半導体装置及びその製造方法を提供するこ
とを目的とし。
半導体基板上に形成されたアルミニウムを主成分とする
合金からなる配線パターンと、該配線パターンの表面を
取り巻くアルミナ被膜を有する半導体装置により構成す
る。
合金からなる配線パターンと、該配線パターンの表面を
取り巻くアルミナ被膜を有する半導体装置により構成す
る。
また、半導体基板上にバリアメタル膜を形成する工程と
、該バリアメタル膜表面を酸化して酸化膜を形成する工
程と、該酸化膜上にアルミニウム合金膜を堆積するとと
もに、該酸化膜と該アルミニウム合金膜とが互いに重ね
合わさる面で該アルミニウム合金膜と該酸化膜を反応さ
せてアルミナ被膜を生成する工程と、前記アルミニウム
合金膜をパターニングして配線パターンを形成する工程
と、該配線パターンを酸化して表面にアルミナ被膜を形
成する工程とを有する半導体装置の製造方法により構成
する。
、該バリアメタル膜表面を酸化して酸化膜を形成する工
程と、該酸化膜上にアルミニウム合金膜を堆積するとと
もに、該酸化膜と該アルミニウム合金膜とが互いに重ね
合わさる面で該アルミニウム合金膜と該酸化膜を反応さ
せてアルミナ被膜を生成する工程と、前記アルミニウム
合金膜をパターニングして配線パターンを形成する工程
と、該配線パターンを酸化して表面にアルミナ被膜を形
成する工程とを有する半導体装置の製造方法により構成
する。
本発明は半導体装置及びその製造方法に係り。
特に配線パターン及びその製造方法に関する。
半導体基板に形成された素子の微細化に伴い。
アルミニウムあるいはアルミニウムを主成分とするアル
ミニウム合金の配線パターンにおいて、ストレスマイグ
レーションやエレクトロマイグレーションによる断線が
深刻な問題となってきている。
ミニウム合金の配線パターンにおいて、ストレスマイグ
レーションやエレクトロマイグレーションによる断線が
深刻な問題となってきている。
そのため、マイグレーション対策を講じた配線パターン
が要求される。
が要求される。
従来の配線パターン形成の例では、素子の形成されたＳ
ｉ基板上あるいは絶縁膜上にバリアメタルとして窒化チ
タン膜あるいはチタン膜上に窒化チタン膜を堆積し、そ
の上にアルミニウム合金層を堆積し、そのアルミニウム
合金層をパターニングして配線パターンを形成している
。ところで。
ｉ基板上あるいは絶縁膜上にバリアメタルとして窒化チ
タン膜あるいはチタン膜上に窒化チタン膜を堆積し、そ
の上にアルミニウム合金層を堆積し、そのアルミニウム
合金層をパターニングして配線パターンを形成している
。ところで。
半導体装置の微細化に伴い、エレクトロマイグレーショ
ンやストレスマイグレーションによる断線が深刻な問題
になり、その対策として、アルミニウム合金層の材料を
Ａｌ−５ｉから＾ｌ−５ｉ−Ｃｕにすることや１表面に
アルミナ被膜を形成するといった方法が行われている。
ンやストレスマイグレーションによる断線が深刻な問題
になり、その対策として、アルミニウム合金層の材料を
Ａｌ−５ｉから＾ｌ−５ｉ−Ｃｕにすることや１表面に
アルミナ被膜を形成するといった方法が行われている。
しかし、これらの対策もいまだ十分とはいえず。
さらにマイグレーションに対する耐性を高めるための対
策が必要とされる。
策が必要とされる。
本発明は、エレクトロマイグレーションやストレスマイ
グレーションによる断線を抑制して、配線の信軌性を向
上させた半導体装置及びその製造方法を提供することを
目的とする。
グレーションによる断線を抑制して、配線の信軌性を向
上させた半導体装置及びその製造方法を提供することを
目的とする。
上記課題は、半導体基板１上に形成されたアルミニウム
を主成分とする合金からなる配線パターン７と、該配線
パターン７の表面を取り巻くアルミナ被膜６，７ａを有
する半導体装置によって解決される。
を主成分とする合金からなる配線パターン７と、該配線
パターン７の表面を取り巻くアルミナ被膜６，７ａを有
する半導体装置によって解決される。
また、半導体基板１上にバリアメタル膜３を形成する工
程と、該バリアメタル膜３表面を酸化して酸化膜４を形
成する工程と、該酸化膜４上にアルミニウム合金膜５を
堆積するとともに、該酸化膜４と該アルミニウム合金膜
５とが互いに重ね合わさる面で該アルミニウム合金膜５
と該酸化膜４を反応させてアルミナ被膜６を生成する工
程と。
程と、該バリアメタル膜３表面を酸化して酸化膜４を形
成する工程と、該酸化膜４上にアルミニウム合金膜５を
堆積するとともに、該酸化膜４と該アルミニウム合金膜
５とが互いに重ね合わさる面で該アルミニウム合金膜５
と該酸化膜４を反応させてアルミナ被膜６を生成する工
程と。
前記アルミニウム合金膜５をパターニングして配線パタ
ーン７を形成する工程と、該配線パターン７を酸化して
表面にアルミナ被膜７ａを形成する工程とを有する半導
体装置の製造方法によって解決される。
ーン７を形成する工程と、該配線パターン７を酸化して
表面にアルミナ被膜７ａを形成する工程とを有する半導
体装置の製造方法によって解決される。
本発明では配線パターン７の表面全体にアルミナ被膜を
形成するので表面全体が強化され、エレクトロマイグレ
ーションやストレスマイグレーションに対する耐性が向
上する。したがって、エレクトロマイグレーションやス
トレスマイグレーションが生じたとしても、それによる
断線を抑制することができる。
形成するので表面全体が強化され、エレクトロマイグレ
ーションやストレスマイグレーションに対する耐性が向
上する。したがって、エレクトロマイグレーションやス
トレスマイグレーションが生じたとしても、それによる
断線を抑制することができる。
第１図（ａ）〜（ｆ）は実施例を説明するための工程順
側面断面図であり、以下、これらの図を参照しながら説
明する。
側面断面図であり、以下、これらの図を参照しながら説
明する。
第１図（ａ）参照
素子の形成されたＳｉ基板１上に、絶縁膜としてＣＶＤ
法により厚さ０．４μｍのＢＰＳＧ膜２を形成する。そ
のＢＰＳＧ膜２に、配線形成のためのコンタクトホール
８を形成する。
法により厚さ０．４μｍのＢＰＳＧ膜２を形成する。そ
のＢＰＳＧ膜２に、配線形成のためのコンタクトホール
８を形成する。
第１図（ｂ）参照
Ｓｉ基板１上及びＢＰＳＧ膜２上に、スパッタ法により
厚さ０．１ μｍの窒化チタン膜３を形成する。この窒
化チタン膜３は基板と配線間に設けられるバリアメタル
膜である。
厚さ０．１ μｍの窒化チタン膜３を形成する。この窒
化チタン膜３は基板と配線間に設けられるバリアメタル
膜である。
第１図（ｃ）参照
窒化チタン膜３の表面を酸化して、窒化チタン膜３の一
部を窒化チタン酸化膜４とする。酸化のために２例えば
数％の酸素を含む窒素を流しながら、４５０°Ｃ１３０
分の熱処理を行う。この条件により、厚さ画人程度の窒
化チタン酸化膜４が形成される。
部を窒化チタン酸化膜４とする。酸化のために２例えば
数％の酸素を含む窒素を流しながら、４５０°Ｃ１３０
分の熱処理を行う。この条件により、厚さ画人程度の窒
化チタン酸化膜４が形成される。
第１図（ｄ）参照
Ｓｉ基板１を２５０°Ｃ程度に加熱し、窒化チタン酸化
膜４上に２ スパッタ法により１％Ｓｉを含むアルミニ
ウム合金を０．５〜１μｍの厚さに堆積し。
膜４上に２ スパッタ法により１％Ｓｉを含むアルミニ
ウム合金を０．５〜１μｍの厚さに堆積し。
アルミニウム合金膜５を形成する。アルミニウム合金膜
５の堆積と同時に、窒化チタン酸化膜４とアルミニウム
合金膜５が反応してアルミナを生じアルミニウム合金膜
５と窒化チタン膜３の間にアルミナ被膜６が形成される
。
５の堆積と同時に、窒化チタン酸化膜４とアルミニウム
合金膜５が反応してアルミナを生じアルミニウム合金膜
５と窒化チタン膜３の間にアルミナ被膜６が形成される
。
第１図（ｅ）参照
アルミニウム合金膜５とアルミナ被膜６と窒化チタン膜
３をパターニングして２幅０．５〜１μｍの配線パター
ン７を形成する。
３をパターニングして２幅０．５〜１μｍの配線パター
ン７を形成する。
第１図（ｆ）参照
配線パターン７を陽極酸化して１表面に厚さ数百人のア
ルミナ被膜７ａを形成する。
ルミナ被膜７ａを形成する。
第２図は最終工程の正面断面図（第１図（ｆ）のＡ−Ａ
断面図）を示す。配線パターン７の幅は。
断面図）を示す。配線パターン７の幅は。
０．５〜１μｍである。
このようにして、配線パターン７の周囲すべてをアルミ
ナ被膜６．７８で覆うことができた。
ナ被膜６．７８で覆うことができた。
なお、アルミナ被膜６は窒化チタン膜３とアルミニウム
合金膜５との間の電気的導通を損なわないことを確認し
た。
合金膜５との間の電気的導通を損なわないことを確認し
た。
配線パターン７の周囲すべてが機械的に強固なアルミナ
被膜６，７ａで覆われているので、ストレスマイグレー
ションやエレクトロマイグレーションに対する耐性が向
上し、断線にいたる時間を延長することができた。
被膜６，７ａで覆われているので、ストレスマイグレー
ションやエレクトロマイグレーションに対する耐性が向
上し、断線にいたる時間を延長することができた。
以上説明したように５本発明によれば、ストレスマイグ
レーションやエレクトロマイグレーションに対する対策
を講じた配線が得られる。
レーションやエレクトロマイグレーションに対する対策
を講じた配線が得られる。
本発明は配線の高信頼化に寄与するところが大きい。
６はアルミナ被膜。
７は配線パターン。
７ａはアルミナ被膜
８はコンタクトホール
第１図（ａ）〜（ｆ）は本発明の詳細な説明するための
工程順側面断面図。 第２図は最終工程の正面断面図 である。 図において。 １は半導体基板であってＳｉ基板。 ２は絶縁膜であってＢＰＳＧ膜。 ３はバリアメタル膜であって窒化チタン膜。 ４は酸化膜であって窒化チタン酸化膜。 ５はアルミニウム合金膜。 第 図 最終工程の正面餌百図 第 図
工程順側面断面図。 第２図は最終工程の正面断面図 である。 図において。 １は半導体基板であってＳｉ基板。 ２は絶縁膜であってＢＰＳＧ膜。 ３はバリアメタル膜であって窒化チタン膜。 ４は酸化膜であって窒化チタン酸化膜。 ５はアルミニウム合金膜。 第 図 最終工程の正面餌百図 第 図
Claims (1)
- 【特許請求の範囲】 〔１〕半導体基板（１）上に形成されたアルミニウムを
主成分とする合金からなる配線パターン（７）と、該配
線パターン（７）の表面を取り巻くアルミナ被膜（６、
７ａ）を有することを特徴とする半導体装置。 〔２〕半導体基板（１）上にバリアメタル膜（３）を形
成する工程と、 該バリアメタル膜（３）表面を酸化して酸化膜（４）を
形成する工程と、 該酸化膜（４）上にアルミニウム合金膜（５）を堆積す
るとともに、該酸化膜（４）と該アルミニウム合金膜（
５）とが互いに重ね合わさる面で該アルミニウム合金膜
（５）と該酸化膜（４）を反応させてアルミナ被膜（６
）を生成する工程と、 前記アルミニウム合金膜（５）をパターニングして配線
パターン（７）を形成する工程と、 該配線パターン（７）を酸化して表面にアルミナ被膜（
７ａ）を形成する工程とを 有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15080590A JPH0442537A (ja) | 1990-06-08 | 1990-06-08 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15080590A JPH0442537A (ja) | 1990-06-08 | 1990-06-08 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0442537A true JPH0442537A (ja) | 1992-02-13 |
Family
ID=15504813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15080590A Pending JPH0442537A (ja) | 1990-06-08 | 1990-06-08 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0442537A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5703403A (en) * | 1993-11-08 | 1997-12-30 | Nippondenso Co., Ltd. | Electrode for semiconductor device and method for producing the same |
| US6348735B1 (en) | 1994-04-28 | 2002-02-19 | Nippondenso Co., Lt. | Electrode for semiconductor device and method for manufacturing same |
| US6650017B1 (en) | 1999-08-20 | 2003-11-18 | Denso Corporation | Electrical wiring of semiconductor device enabling increase in electromigration (EM) lifetime |
-
1990
- 1990-06-08 JP JP15080590A patent/JPH0442537A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5703403A (en) * | 1993-11-08 | 1997-12-30 | Nippondenso Co., Ltd. | Electrode for semiconductor device and method for producing the same |
| US6348735B1 (en) | 1994-04-28 | 2002-02-19 | Nippondenso Co., Lt. | Electrode for semiconductor device and method for manufacturing same |
| DE19515564B4 (de) * | 1994-04-28 | 2008-07-03 | Denso Corp., Kariya | Elektrode für ein Halbleiterbauelement und Verfahren zur Herstellung derselben |
| US6650017B1 (en) | 1999-08-20 | 2003-11-18 | Denso Corporation | Electrical wiring of semiconductor device enabling increase in electromigration (EM) lifetime |
| US6908857B2 (en) | 1999-08-20 | 2005-06-21 | Denso Corporation | Method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3386894A (en) | Formation of metallic contacts | |
| JPH0442537A (ja) | 半導体装置及びその製造方法 | |
| JPS63224240A (ja) | 半導体集積回路装置 | |
| JPH02125447A (ja) | 半導体装置およびその製造方法 | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| JP2616063B2 (ja) | バンプ電極の製造方法 | |
| JPH03171758A (ja) | 半導体装置及びその製造方法 | |
| JPH02186634A (ja) | 集積回路装置の製造方法 | |
| KR100324020B1 (ko) | 반도체소자의금속배선형성방법 | |
| JPS5913345A (ja) | 半導体装置 | |
| JP3203926B2 (ja) | 配線形成法 | |
| JPS62241373A (ja) | 半導体装置 | |
| JPH0590425A (ja) | 多層配線形成法 | |
| JPS6347950A (ja) | 半導体装置 | |
| JPH11195654A (ja) | 半導体素子の製造方法 | |
| JPH05109657A (ja) | 半導体装置の製造方法 | |
| JPS636847A (ja) | 半導体装置の製造方法 | |
| JPH03280431A (ja) | 多層配線の製造方法および装置 | |
| JPS61256718A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6297348A (ja) | 半導体装置の製造方法 | |
| JPH01244646A (ja) | 半導体装置の製造方法 | |
| JPH0536842A (ja) | 多層配線形成法 | |
| JPH01287950A (ja) | 半導体装置とその製造方法 | |
| JPS61280636A (ja) | 半導体装置の製造方法 | |
| JPS62298135A (ja) | 半導体装置 |