JPH02145822U - - Google Patents

Description

【図面の簡単な説明】

第１図はこの考案の第１の実施例によるカウン
ト回路を示す接続図、第２図は上記カウント回路
の動作を示すタイミングチヤート図、第３図はこ
の考案の第２の実施例によるカウント回路を示す
接続図、第４図はこの考案の第３の実施例による
カウント回路を示す接続図、第５図はこの考案の
第４の実施例によるカウント回路を示す接続図、
第６図はこの考案の第４の実施例の動作を示すタ
イミングチヤート図、第７図はこの考案の第５の
実施例によるカウント回路を示す接続図、第８図
は従来のカウント回路を示す接続図、第９図は従
来のカウント回路の正常時の動作を示すタイミン
グチヤート図、第１０図は従来のカウント回路の
誤動作時の動作を示すタイミングチヤート図であ
る。 図中、１〜５……エツジトリガＤフリツプフロ
ツプ、６……２入力ＯＲゲート、７……２入力Ａ
ＮＤゲート、８……２入力ＮＡＮＤゲート、ａ…
…クロツク入力、ｂ……初期設定パルス入力、ｃ
……フリツプフロツプ１の出力、ｄ……フリツプ
フロツプ２の出力、ｅ……フリツプフロツプ３の
出力、ｆ……フリツプフロツプ４の出力、ｇ……
フリツプフロツプ５の出力、ｈ……２入力ＯＲゲ
ートの出力、ｉ……２入力ＮＡＮＤゲートの出力
である。なお図中同一符号は同一又は相当部分を
示す。

Claims (1)

1. 【実用新案登録請求の範囲】 ジヨンソンカウンタ回路からなるカウント回路
   において、 隣接する任意の２個のフリツプフロツプの出力
   に対し、正常な分周動作の１周期中に１クロツク
   周期でのみ取り得る上記２個のフリツプフロツプ
   の論理状態を検出してパルスを発生するパターン
   検出回路と、 上記パルスにて上記２個のフリツプフロツプ以
   外のフリツプフロツプを正常な論理状態に制御す
   る制御回路とを備えたことを特徴とするカウント
   回路。