JPH02146529A - 半導体光スイッチとその製造方法 - Google Patents
半導体光スイッチとその製造方法Info
- Publication number
- JPH02146529A JPH02146529A JP30179888A JP30179888A JPH02146529A JP H02146529 A JPH02146529 A JP H02146529A JP 30179888 A JP30179888 A JP 30179888A JP 30179888 A JP30179888 A JP 30179888A JP H02146529 A JPH02146529 A JP H02146529A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- cladding layer
- waveguide
- optical switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/29—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the position or the direction of light beams, i.e. deflection
- G02F1/31—Digital deflection, i.e. optical switching
- G02F1/313—Digital deflection, i.e. optical switching in an optical waveguide structure
- G02F1/3137—Digital deflection, i.e. optical switching in an optical waveguide structure with intersecting or branching waveguides, e.g. X-switches and Y-junctions
- G02F1/3138—Digital deflection, i.e. optical switching in an optical waveguide structure with intersecting or branching waveguides, e.g. X-switches and Y-junctions the optical waveguides being made of semiconducting materials
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体光スイッチとその製造方法に係り、特に
半導体先導波路層から構成され、光通信や光情報処理に
不可欠な光路の切替えを行なう半導体光スイッチに関す
る。
半導体先導波路層から構成され、光通信や光情報処理に
不可欠な光路の切替えを行なう半導体光スイッチに関す
る。
従来の光スイッチにおいては、光伝送媒質の音響光学効
果による光の偏光を用いたもの、媒質の電気光学効果に
よる光の偏光を用いたもの、方向性結合器の結合係数を
電気光学効果により変えるもの、方向結合器と光位相変
調器を組み合わせたものなどがある。しかし、これらの
いずれも導波路として低損失特性、低漏話特性、高速性
などの導波型スイッチの基本特性をすべて満足するもの
ではない。こうした問題点を解決するものとして、導波
路層にキャリアを注入してその屈折率を低下させ、この
屈折率変化を光スイッチに利用するものが提案されてい
る。
果による光の偏光を用いたもの、媒質の電気光学効果に
よる光の偏光を用いたもの、方向性結合器の結合係数を
電気光学効果により変えるもの、方向結合器と光位相変
調器を組み合わせたものなどがある。しかし、これらの
いずれも導波路として低損失特性、低漏話特性、高速性
などの導波型スイッチの基本特性をすべて満足するもの
ではない。こうした問題点を解決するものとして、導波
路層にキャリアを注入してその屈折率を低下させ、この
屈折率変化を光スイッチに利用するものが提案されてい
る。
例えば特開昭６０−１７３５１９号に示される半導体光
スイッチにおいては、ノンドープのＩｎＧａ Ａｓ Ｐ
光導波路層がこれよりも禁止帯が大きいｎ型１ｎＰ基板
とｐ型１ｎＰグラッド層とに挟まれたいわゆるダブルへ
テロ構造を有し、このダブルへテロ構造のｐ−ｎ接合に
順方向に電流を流し、ＩｎＧａＡｓ光導波路層にキャリ
アを注入するようになっている。そして、このＩｎＧａ
Ａｓ光導波路層におけるプラズマ効果によって屈折率を
低下させている。しかし、上記特開昭６０−１７３５１
９号の半導体光スイッチにおいては、損失がまだ充分に
は改善されてなく、また用途も限定されていた。
スイッチにおいては、ノンドープのＩｎＧａ Ａｓ Ｐ
光導波路層がこれよりも禁止帯が大きいｎ型１ｎＰ基板
とｐ型１ｎＰグラッド層とに挟まれたいわゆるダブルへ
テロ構造を有し、このダブルへテロ構造のｐ−ｎ接合に
順方向に電流を流し、ＩｎＧａＡｓ光導波路層にキャリ
アを注入するようになっている。そして、このＩｎＧａ
Ａｓ光導波路層におけるプラズマ効果によって屈折率を
低下させている。しかし、上記特開昭６０−１７３５１
９号の半導体光スイッチにおいては、損失がまだ充分に
は改善されてなく、また用途も限定されていた。
また、例えば特開昭６０−１３４２１９号に示される半
導体光スイッチにおいては、ＩｎＰ基板と、このＩｎＰ
基板上に順に積層したＩｎＧａＡｓ Ｐ層およびＩｎＰ
層からなる超格子層と、この超格子層上のＩｎＰグラッ
ド層とを有し、この超格子層に電流を流してキャリアを
注入するようになっている。そして、この超格子層にお
けるバンドフィリング効果によって光の吸収端波長をシ
フトさせる。こうして、クラマース・クロニツヒ（Ｋｒ
ａｍｅｒｓ−Ｋｒｏｎｉｇ ）の関係により吸収端波長
近傍の屈折率を低下させている。しかし、上記特開昭６
０−１３４２１９号の半導体光スイッチにおいては、損
失がまだ充分には改善されてなく、さらに適用可能な光
の波長が半導体のバンドギャップエネルギーＥｇにほぼ
一致するように限定されるという波長依存性があり、用
途も限定されていた。
導体光スイッチにおいては、ＩｎＰ基板と、このＩｎＰ
基板上に順に積層したＩｎＧａＡｓ Ｐ層およびＩｎＰ
層からなる超格子層と、この超格子層上のＩｎＰグラッ
ド層とを有し、この超格子層に電流を流してキャリアを
注入するようになっている。そして、この超格子層にお
けるバンドフィリング効果によって光の吸収端波長をシ
フトさせる。こうして、クラマース・クロニツヒ（Ｋｒ
ａｍｅｒｓ−Ｋｒｏｎｉｇ ）の関係により吸収端波長
近傍の屈折率を低下させている。しかし、上記特開昭６
０−１３４２１９号の半導体光スイッチにおいては、損
失がまだ充分には改善されてなく、さらに適用可能な光
の波長が半導体のバンドギャップエネルギーＥｇにほぼ
一致するように限定されるという波長依存性があり、用
途も限定されていた。
このように従来の半導体光スイッチは、低損失特性を充
分に満足させるものではなく、また波長依存性を有する
ものもある等の問題があった。
分に満足させるものではなく、また波長依存性を有する
ものもある等の問題があった。
そこで本発明は、低損失特性を向上させ、かつ波長依存
性のない半導体光スイッチと、その歩留りのよい製造方
法を提供する。
性のない半導体光スイッチと、その歩留りのよい製造方
法を提供する。
〔課題を解決するための手段〕
本発明による半導体光スイッチは、一面に第１の電極が
形成された第１導電型の半導体基板と、この半導体基板
の他面上に形成され禁止帯が半導体基板のそれより小さ
くかつキャリア濃度が低い導波路層と、この導波路層の
両側に設けられ導波路層より屈折率の低い低屈折率領域
と、導波路層上に形成され禁止帯が導波路層のそれより
大きくかつキャリア濃度が高い第２導電型のクラッド層
と、このクラッド層の一部に形成された高抵抗領域と、
クラッド層上に形成された第２の電極とを具備し、第１
の電極と第２の電極との間に印加する電圧によりクラッ
ド層を通って導波路層の一部にキャリアを注入すること
を特徴とする。
形成された第１導電型の半導体基板と、この半導体基板
の他面上に形成され禁止帯が半導体基板のそれより小さ
くかつキャリア濃度が低い導波路層と、この導波路層の
両側に設けられ導波路層より屈折率の低い低屈折率領域
と、導波路層上に形成され禁止帯が導波路層のそれより
大きくかつキャリア濃度が高い第２導電型のクラッド層
と、このクラッド層の一部に形成された高抵抗領域と、
クラッド層上に形成された第２の電極とを具備し、第１
の電極と第２の電極との間に印加する電圧によりクラッ
ド層を通って導波路層の一部にキャリアを注入すること
を特徴とする。
また、本発明による半導体光スイッチの製造方法は、第
１導電型の半導体基板上に禁止帯が半導体基板のそれよ
り小さくかつキャリア濃度が低い第１のエピタキシャル
層を成長させる第１の工程と、第１のエピタキシャル層
上に禁止帯がそれより大きくかつキャリア濃度が高い第
２導電型の第２のエピタキシャル層を成長させる第２の
工程と、第１および第２のエピタキシャル層に不純物を
選択的に添加して第１のエピタキシャル層に不純物の添
加により屈折率が低くなった低屈折率領域とこれらの低
屈折率領域に両側を挟まれた導波路層とを形成すると共
に、導波路層上の第２のエピタキシャル層からなるクラ
ッド層を形成する第３の工程と、クラッド層の一部に高
抵抗領域を形成する第４の工程と、クラッド層上に第１
の電極を形成し半導体基板の底面上に第２の電極を形成
する第５の工程とを備えることを特徴とする。
１導電型の半導体基板上に禁止帯が半導体基板のそれよ
り小さくかつキャリア濃度が低い第１のエピタキシャル
層を成長させる第１の工程と、第１のエピタキシャル層
上に禁止帯がそれより大きくかつキャリア濃度が高い第
２導電型の第２のエピタキシャル層を成長させる第２の
工程と、第１および第２のエピタキシャル層に不純物を
選択的に添加して第１のエピタキシャル層に不純物の添
加により屈折率が低くなった低屈折率領域とこれらの低
屈折率領域に両側を挟まれた導波路層とを形成すると共
に、導波路層上の第２のエピタキシャル層からなるクラ
ッド層を形成する第３の工程と、クラッド層の一部に高
抵抗領域を形成する第４の工程と、クラッド層上に第１
の電極を形成し半導体基板の底面上に第２の電極を形成
する第５の工程とを備えることを特徴とする。
本発明の半導体光スイッチによれば、導波路層がその禁
止帯よりも大きな禁止帯を有する第１導電型の半導体基
板と第２導電型のクラッド層とに挟まれたダブルへテロ
構造となっていることによって、プラズマ効果により導
波路層の一部に低屈折領域を生じさせ、その境界におい
て入射光をその波長に依存することなく全反射させる。
止帯よりも大きな禁止帯を有する第１導電型の半導体基
板と第２導電型のクラッド層とに挟まれたダブルへテロ
構造となっていることによって、プラズマ効果により導
波路層の一部に低屈折領域を生じさせ、その境界におい
て入射光をその波長に依存することなく全反射させる。
また、導波路層が高キャリア濃度の半導体基板とクラッ
ド層とに挟まれた低キヤリア層であり、かつ両側が低屈
折領域により挟まれていることによって、損失を減少さ
せる。これによって、消光比の高い光スイッチングが行
なわれることになる。
ド層とに挟まれた低キヤリア層であり、かつ両側が低屈
折領域により挟まれていることによって、損失を減少さ
せる。これによって、消光比の高い光スイッチングが行
なわれることになる。
また、本発明の製造方法によれば、上記のような半導体
光スイッチを歩留りよく作製することができる。
光スイッチを歩留りよく作製することができる。
以下、本発明を図示する実施例に基づいて具体的に説明
する。
する。
第１図は本発明の第１の実施例による半導体光スイッチ
の断面を示す断面図、第２図は第１の実施例による半導
体光スイッチの平面を示す平面図である。
の断面を示す断面図、第２図は第１の実施例による半導
体光スイッチの平面を示す平面図である。
第１図において、例えばキャリア濃度２×１０１８Ｃ１
１−３ｐ＋型Ｇａ Ａｓ基板２上に、キャリア濃度１ｘ
ｌＯｃｍｑ厚さ２μｒｎのｐ＋型ＡＩＸＧ ａ １４Ａ
ｓ （ｘ−０，１）下部クラッド層４が形成されて
いる。このｐ＋型Ａｌｌ Ｇａ Ａｓ下部クラッド層４
上には、キャリア濃度１×１ｏ１５ｃＩＩ＋−３厚さ１
μｍのｎ−型ｃａ Ａｓ導波路層６が形成され、またこ
のｎ″″型Ｇａ Ａｓ導波路６の両側には、ｎ−型Ｇａ
Ａｓ導波路層６と同じｎ−型Ｇａ Ａｓ層に例えば亜
鉛（Ｚｎ ）が添加されて、屈折率がｎ″″型Ｇａ Ａ
ｓ導波路層６のそれより小さくなっている低屈折率領域
８が形成されている。そして、ｎ″″型Ｇａ Ａｓ導波
路層６上にはキャリア濃度１Ｘ１０ｃｍ、厚さ１μｍの
ｎ＋型ＡｌｘＧａ ｌ−ｘ Ａｓ （ｘ−０，１）ク
ラッド層１ｏが形成されている。このようにして、禁止
帯が小さいｎ−型Ｇａ Ａｓ導波路層６がこれよりも共
に禁止帯が大きいｐ 型ＡＩ Ｇａ Ａｓ下部クラッド
層４とｎ 型ＡＩ Ｇａ Ａｓクラッド層１ｏとに上下
から挟まれた、いわゆるダブルへテロ構造が形成されて
いる。
１−３ｐ＋型Ｇａ Ａｓ基板２上に、キャリア濃度１ｘ
ｌＯｃｍｑ厚さ２μｒｎのｐ＋型ＡＩＸＧ ａ １４Ａ
ｓ （ｘ−０，１）下部クラッド層４が形成されて
いる。このｐ＋型Ａｌｌ Ｇａ Ａｓ下部クラッド層４
上には、キャリア濃度１×１ｏ１５ｃＩＩ＋−３厚さ１
μｍのｎ−型ｃａ Ａｓ導波路層６が形成され、またこ
のｎ″″型Ｇａ Ａｓ導波路６の両側には、ｎ−型Ｇａ
Ａｓ導波路層６と同じｎ−型Ｇａ Ａｓ層に例えば亜
鉛（Ｚｎ ）が添加されて、屈折率がｎ″″型Ｇａ Ａ
ｓ導波路層６のそれより小さくなっている低屈折率領域
８が形成されている。そして、ｎ″″型Ｇａ Ａｓ導波
路層６上にはキャリア濃度１Ｘ１０ｃｍ、厚さ１μｍの
ｎ＋型ＡｌｘＧａ ｌ−ｘ Ａｓ （ｘ−０，１）ク
ラッド層１ｏが形成されている。このようにして、禁止
帯が小さいｎ−型Ｇａ Ａｓ導波路層６がこれよりも共
に禁止帯が大きいｐ 型ＡＩ Ｇａ Ａｓ下部クラッド
層４とｎ 型ＡＩ Ｇａ Ａｓクラッド層１ｏとに上下
から挟まれた、いわゆるダブルへテロ構造が形成されて
いる。
そして、第１図および第２図に示されるように、ｎ 型
ＡＮ Ｇａ Ａｓクラッド層１ｏの一半部には、例えば
プロトン（Ｈ＋）が添加されて抵抗が高くなっている高
抵抗領域１２が形成されている。また、ｎ 型ＡＮ Ｇ
ａ Ａｓクラッド層ｌｏ上には、キャリア濃度ｌＸ１０
ｃｍ、厚さ０．５μｍのｎ＋型Ｇａ Ａｓコンタクト層
１４が形成され、またこのｎ 型Ｇａ Ａｓコンタクト
層１４上には厚さ３０００ Ａ Ｏ） シリコン酸化膜
（Ｓ Ｌ Ｏ２膜）１６が堆積されている。
ＡＮ Ｇａ Ａｓクラッド層１ｏの一半部には、例えば
プロトン（Ｈ＋）が添加されて抵抗が高くなっている高
抵抗領域１２が形成されている。また、ｎ 型ＡＮ Ｇ
ａ Ａｓクラッド層ｌｏ上には、キャリア濃度ｌＸ１０
ｃｍ、厚さ０．５μｍのｎ＋型Ｇａ Ａｓコンタクト層
１４が形成され、またこのｎ 型Ｇａ Ａｓコンタクト
層１４上には厚さ３０００ Ａ Ｏ） シリコン酸化膜
（Ｓ Ｌ Ｏ２膜）１６が堆積されている。
このシリコン酸化膜１６上にはＡｕＧｅ／Ｎｉ／ Ａ
ｕ電極１８が形成され、シリコン酸化膜１６の所定の場
所、すなわちｎ”型ＡｆｌＧａ Ａｓクラッド層１０に
おける高抵抗領域１２以外の相対的に抵抗の低い領域に
対応する場所に窓明けされたコンタクトホールを介して
、上記電極１８がｎ＋型Ｇａ Ａｓコンタクト層１４に
接続されでいる。
ｕ電極１８が形成され、シリコン酸化膜１６の所定の場
所、すなわちｎ”型ＡｆｌＧａ Ａｓクラッド層１０に
おける高抵抗領域１２以外の相対的に抵抗の低い領域に
対応する場所に窓明けされたコンタクトホールを介して
、上記電極１８がｎ＋型Ｇａ Ａｓコンタクト層１４に
接続されでいる。
さらに、ｐ＋型Ｇａ Ａｓ基板２の底面上にもＣｒ／
Ａ ｕ電極２０が形成されている。
Ａ ｕ電極２０が形成されている。
第２図に示されるように、ｎ−型Ｇａ Ａｓ導波路層６
においては、導波路幅Ｗ−８μｍの２本の導波路２２．
２４が交差角２θで交差している。
においては、導波路幅Ｗ−８μｍの２本の導波路２２．
２４が交差角２θで交差している。
すなわち、ｎ＋型ＡＮ Ｇａ Ａｓクラッド層１０にお
ける高抵抗領域１２とそれ以外の相対的に抵抗の低い領
域との境界に対して、それぞれ反対方向に角θで交差し
ている。そして、導波路２２は入射ボート２６および出
射ポート２８を有し、また導波路２４は入射ボート３０
および出射ポート３２を有している。
ける高抵抗領域１２とそれ以外の相対的に抵抗の低い領
域との境界に対して、それぞれ反対方向に角θで交差し
ている。そして、導波路２２は入射ボート２６および出
射ポート２８を有し、また導波路２４は入射ボート３０
および出射ポート３２を有している。
次に、上記実施例に係る光スイッチの動作を説明する。
Ａｕ Ｇｅ ／Ｎｉ ／Ａｕ Ｍ極１８とＣｒ／Ａｕ電
極２０との間に所定の電圧を加え、ｐ 型ＡｆｉＧａ
Ａｓ下部クラッド層４、ｎ−型Ｇａ Ａｓ導波路層６お
よびｎ 型ＡＪ Ｇａ Ａｓクラッド層１０からなるダ
ブルへテロ構造のｐ−ｎ接合に順方向に電流を流すと、
キャリアが注入される。ただし、このときｎ 型Ａｌｌ
Ｇａ Ａｓクラッド層１０の一半部には高抵抗領域１２
が形成されているため、キャリアはこの高抵抗領域１２
以外の相対的に抵抗の低い領域のｎ＋型Ａｊ７ Ｇａ
Ａｓクラッド層１０を通ってｎ−型Ｇａ Ａｓ導波路層
６の一半部にのみ注入される。従って、高抵抗領域１２
の下方に位置するｎ−型Ｇａ Ａｓ導波路層６の他の一
半部にはキャリアは注入されない。すなわち、ｎ 型Ａ
ｌＧａ Ａｓクラッド層１０に形成された高抵抗領域１
２はキャリアの注入を所定の領域に制限すると共に、こ
の制限によってキャリアの注入効率を高めている。
極２０との間に所定の電圧を加え、ｐ 型ＡｆｉＧａ
Ａｓ下部クラッド層４、ｎ−型Ｇａ Ａｓ導波路層６お
よびｎ 型ＡＪ Ｇａ Ａｓクラッド層１０からなるダ
ブルへテロ構造のｐ−ｎ接合に順方向に電流を流すと、
キャリアが注入される。ただし、このときｎ 型Ａｌｌ
Ｇａ Ａｓクラッド層１０の一半部には高抵抗領域１２
が形成されているため、キャリアはこの高抵抗領域１２
以外の相対的に抵抗の低い領域のｎ＋型Ａｊ７ Ｇａ
Ａｓクラッド層１０を通ってｎ−型Ｇａ Ａｓ導波路層
６の一半部にのみ注入される。従って、高抵抗領域１２
の下方に位置するｎ−型Ｇａ Ａｓ導波路層６の他の一
半部にはキャリアは注入されない。すなわち、ｎ 型Ａ
ｌＧａ Ａｓクラッド層１０に形成された高抵抗領域１
２はキャリアの注入を所定の領域に制限すると共に、こ
の制限によってキャリアの注入効率を高めている。
このようにして、ｎ″″型Ｇａ Ａｓ導波路層６の一半
部にのみキャリアが注入され、かつそこに閉じ込められ
るため、プラズマ効果によってその部分の誘電率が低下
して屈折率が低下する。従って、ｎ″″型Ｇａ Ａｓ導
波路層６は互いに屈折率の異なる２領域に分割される。
部にのみキャリアが注入され、かつそこに閉じ込められ
るため、プラズマ効果によってその部分の誘電率が低下
して屈折率が低下する。従って、ｎ″″型Ｇａ Ａｓ導
波路層６は互いに屈折率の異なる２領域に分割される。
いま、第２図に示されるように導波路２２の入射ボート
２６から入射した光は、ＡｕＧｅ／Ｎｉ／Ａｕ電極１８
とＣｒ／Ａｕ電極２０との間に電圧が加えられていない
場合には、ｎ″″型Ｇａ Ａｓ導波路層６を通って導波
路２２の出射ポート２８へ進行する。しかし、Ａｕ Ｇ
ｅ ／Ｎｉ ／Ａｕ電極１８とＣｒ／Ａｕ電極２０との
間に所定の電圧が加えられ、ｎ−型Ｇａ Ａｓ導波路層
６の一半部の屈折率が低下する場合には、その屈折率変
化率をΔｎ５導波路２２．２４の屈折率をｎ５ｎ−型Ｇ
ａ Ａｓ導波路層６における互いに屈折率の異なる２領
域の境界と導波路２２との交差角をθとすると、 θく９０°−ｓ ｉｎ−’（１＋Ａｎ／ｎ）の関係を満
足するとき、導波路２２の入射ボート２６から入射した
光は出射ポート２８へ進行せず、ｎ−型Ｇａ Ａｓ導波
路層６の互いに屈折率の異なる２領域の境界において全
反射されて、導波路２４の出射ポート３２へ進行する。
２６から入射した光は、ＡｕＧｅ／Ｎｉ／Ａｕ電極１８
とＣｒ／Ａｕ電極２０との間に電圧が加えられていない
場合には、ｎ″″型Ｇａ Ａｓ導波路層６を通って導波
路２２の出射ポート２８へ進行する。しかし、Ａｕ Ｇ
ｅ ／Ｎｉ ／Ａｕ電極１８とＣｒ／Ａｕ電極２０との
間に所定の電圧が加えられ、ｎ−型Ｇａ Ａｓ導波路層
６の一半部の屈折率が低下する場合には、その屈折率変
化率をΔｎ５導波路２２．２４の屈折率をｎ５ｎ−型Ｇ
ａ Ａｓ導波路層６における互いに屈折率の異なる２領
域の境界と導波路２２との交差角をθとすると、 θく９０°−ｓ ｉｎ−’（１＋Ａｎ／ｎ）の関係を満
足するとき、導波路２２の入射ボート２６から入射した
光は出射ポート２８へ進行せず、ｎ−型Ｇａ Ａｓ導波
路層６の互いに屈折率の異なる２領域の境界において全
反射されて、導波路２４の出射ポート３２へ進行する。
このようにして、入射光に対するスイッチングが行われ
る。この第１の実施例においては、８０ｍＡの電流を注
入したとき、この半導体光スイッチのクロストークは２
０ｄＢとなり、消光比が十分に高い光スイッチとなるこ
とが確認された。
る。この第１の実施例においては、８０ｍＡの電流を注
入したとき、この半導体光スイッチのクロストークは２
０ｄＢとなり、消光比が十分に高い光スイッチとなるこ
とが確認された。
この第１の実施例による半導体光スイッチにおいては、
ｎ−型Ｇａ Ａｓ導波路層６のキャリア濃度がＩ Ｘ
１０１５ａｍ−３と低くなっているため、自由キャリア
吸収が低く抑えられ、光吸収による損失が少ない。また
、ｎ＋型ＡＮ Ｇａ Ａｓクラッド層１０のキャリア濃
度はＩ Ｘ １０ ”ｃｘｎ−３と高いため、キャリア
が注入されたｎ−型Ｇａ Ａｓ導波路層６全体でプラズ
マ効果が起こり、キャリアが注入されたｎ−型Ｇａ Ａ
ｓ導波路層６の一半部における屈折率の低下が一層急俊
になる。そして、ｎ 型ＡｆＩＧａ Ａｓクラッド層１
０は高キャリアであっても、光が余り入らないために損
失は少ない。
ｎ−型Ｇａ Ａｓ導波路層６のキャリア濃度がＩ Ｘ
１０１５ａｍ−３と低くなっているため、自由キャリア
吸収が低く抑えられ、光吸収による損失が少ない。また
、ｎ＋型ＡＮ Ｇａ Ａｓクラッド層１０のキャリア濃
度はＩ Ｘ １０ ”ｃｘｎ−３と高いため、キャリア
が注入されたｎ−型Ｇａ Ａｓ導波路層６全体でプラズ
マ効果が起こり、キャリアが注入されたｎ−型Ｇａ Ａ
ｓ導波路層６の一半部における屈折率の低下が一層急俊
になる。そして、ｎ 型ＡｆＩＧａ Ａｓクラッド層１
０は高キャリアであっても、光が余り入らないために損
失は少ない。
また、ｎ−型Ｇａ Ａｓ導波路６における横方向の光の
閉込めは、ｎ−型Ｇａ Ａｓ導波路６をリッジ構造にす
ることによってではなく、その両側を低屈折率領域８に
よって挾む構造とすることにより行なっているため、ｎ
−型Ｇａ Ａｓ導波路６側壁における光損失は少ない。
閉込めは、ｎ−型Ｇａ Ａｓ導波路６をリッジ構造にす
ることによってではなく、その両側を低屈折率領域８に
よって挾む構造とすることにより行なっているため、ｎ
−型Ｇａ Ａｓ導波路６側壁における光損失は少ない。
さらにまた、キャリア注入により屈折率が低下するプラ
ズマ効果を用いているため、ｎ″″型ＧａＡｓ導波路層
６の禁止帯幅より小さいエネルギーの光に対して広くス
イッチング作用が可能になる。
ズマ効果を用いているため、ｎ″″型ＧａＡｓ導波路層
６の禁止帯幅より小さいエネルギーの光に対して広くス
イッチング作用が可能になる。
すなわち波長依存性がなくなる。例えば第１の実施例に
おいては、導波路層にＧａ Ａｓを用いているために、
その禁止帯幅０．９μｍより長波長の光に対して使用す
ることができ、光通信において通常に使用する１、３μ
ｍ帯を充分にカバーすることができる。
おいては、導波路層にＧａ Ａｓを用いているために、
その禁止帯幅０．９μｍより長波長の光に対して使用す
ることができ、光通信において通常に使用する１、３μ
ｍ帯を充分にカバーすることができる。
なお、上記第１の実施例においては、導波路層６が低キ
ヤリア濃度のｎ″″型Ｇａ Ａｓから形成されているが
、その導電型はｎ″″型に限らず、例えば低キヤリア濃
度のｐ−型Ｇａ Ａｓやｉ型ＧａＡｓから形成されても
よい。ただ、電子よりもホールの方が光吸収が大きいた
め、ｐ−型よりもｎ−型のほうが望ましい。
ヤリア濃度のｎ″″型Ｇａ Ａｓから形成されているが
、その導電型はｎ″″型に限らず、例えば低キヤリア濃
度のｐ−型Ｇａ Ａｓやｉ型ＧａＡｓから形成されても
よい。ただ、電子よりもホールの方が光吸収が大きいた
め、ｐ−型よりもｎ−型のほうが望ましい。
また、ｎ−型Ｇａ Ａｓ導波路層６をダブルへテロ構造
に挟む下部クラッド層４およびクラッド層１０はそれぞ
れｐ 型およびｎ 型Ａｊ７ Ｇａ Ａｓの組合わせに
なっているが、これらの導電型が入れ替わって、ｎ 型
ＡＩ Ｇａ Ａｓ下部クラッド層およびｐ 型ＡＮ Ｇ
ａ Ａｓクラッド層の組合わせになってもよい。勿論、
この場合、基板２はｎ＋型Ｇａ Ａｓ基板となる。さら
にまた、上記第１の実施例においては、Ｇａ Ａｓ系の
半導体により光スイッチが構成されているが、例えばＩ
ｎＧａＡｓ Ｐ系やＩｎＰ系などその他の半導体を用い
ても同様の構造の光スイッチを構成することができる。
に挟む下部クラッド層４およびクラッド層１０はそれぞ
れｐ 型およびｎ 型Ａｊ７ Ｇａ Ａｓの組合わせに
なっているが、これらの導電型が入れ替わって、ｎ 型
ＡＩ Ｇａ Ａｓ下部クラッド層およびｐ 型ＡＮ Ｇ
ａ Ａｓクラッド層の組合わせになってもよい。勿論、
この場合、基板２はｎ＋型Ｇａ Ａｓ基板となる。さら
にまた、上記第１の実施例においては、Ｇａ Ａｓ系の
半導体により光スイッチが構成されているが、例えばＩ
ｎＧａＡｓ Ｐ系やＩｎＰ系などその他の半導体を用い
ても同様の構造の光スイッチを構成することができる。
次に、本発明の第２の実施例による半導体光スイッチを
説明する。
説明する。
第３図は第２の実施例による半導体光スイッチの断面を
示す断面図、第４図は第２の実施例による半導体光スイ
ッチの平面を示す平面図である。
示す断面図、第４図は第２の実施例による半導体光スイ
ッチの平面を示す平面図である。
第３図において、例えばキャリア濃度２×１０１８ＣＩ
Ｉ＋−３のｎ＋型Ｇａ Ａｓ基板４２上に、キャリア濃
度ｌＸ１０ｃｍ、厚さ２μｍのｎ 型ＡＪ２ Ｇａ
Ａｓ （ｘ−０，１）下部クラッドｘ １−ｘ 層４４が形成されている。このｎ 型ＡＩ ＧａＡｓ下
部クラッド層４４上には、キャリア濃度１一３Ｘ１０
、厚さ１μｍのｎ−型Ｇａ Ａｓ導波路層４６が形成
され、またこのｎ″″型Ｇａ Ａｓ導波路層４６の両側
には、ｎ−型Ｇａ Ａｓ導波路層４６と同じｎ−型Ｇａ
Ａｓ層に例えば亜鉛（Ｚｎ ）が添加されて屈折率が
ｎ″″型Ｇａ Ａｓ導波路層４５のそれより小さくなっ
ている低屈折率領域４８が形成されている。そしてｎ″
″型Ｇａ Ａｓ導波路層４６上には、キャリア濃度Ｉ
Ｘ １０１８ｃｍ−３厚さ１μｍのｐ＋型ＡＪ７ Ｇ
ａ Ａｓ（ｘ −ｘ １−ｘ ０．１）クラッド層５０が形成されている。このように
して、禁止帯が小さいｎ−型Ｇａ Ａｓ導波路層６がこ
れよりも共に禁止帯が大きいｎ 型ＡｇＧａ Ａｓ下部
クラッド層４４とｐ 型ＡｇＧａ Ａｓクラッド層５０
とに上下から挟まれた、いわゆるダブルへテロ構造が形
成されている。
Ｉ＋−３のｎ＋型Ｇａ Ａｓ基板４２上に、キャリア濃
度ｌＸ１０ｃｍ、厚さ２μｍのｎ 型ＡＪ２ Ｇａ
Ａｓ （ｘ−０，１）下部クラッドｘ １−ｘ 層４４が形成されている。このｎ 型ＡＩ ＧａＡｓ下
部クラッド層４４上には、キャリア濃度１一３Ｘ１０
、厚さ１μｍのｎ−型Ｇａ Ａｓ導波路層４６が形成
され、またこのｎ″″型Ｇａ Ａｓ導波路層４６の両側
には、ｎ−型Ｇａ Ａｓ導波路層４６と同じｎ−型Ｇａ
Ａｓ層に例えば亜鉛（Ｚｎ ）が添加されて屈折率が
ｎ″″型Ｇａ Ａｓ導波路層４５のそれより小さくなっ
ている低屈折率領域４８が形成されている。そしてｎ″
″型Ｇａ Ａｓ導波路層４６上には、キャリア濃度Ｉ
Ｘ １０１８ｃｍ−３厚さ１μｍのｐ＋型ＡＪ７ Ｇ
ａ Ａｓ（ｘ −ｘ １−ｘ ０．１）クラッド層５０が形成されている。このように
して、禁止帯が小さいｎ−型Ｇａ Ａｓ導波路層６がこ
れよりも共に禁止帯が大きいｎ 型ＡｇＧａ Ａｓ下部
クラッド層４４とｐ 型ＡｇＧａ Ａｓクラッド層５０
とに上下から挟まれた、いわゆるダブルへテロ構造が形
成されている。
そして第３図および第４図に示されるように、ｐ 型Ａ
Ｎ Ｇａ Ａｓクラッド層５０の中央部を除く両側部に
は、例えばプロトン（Ｈ）が添加されて抵抗が高くなっ
ている高抵抗領域５２．５４が形成されている。また、
ｐ＋型ＡｇＧａ Ａｓクラッド層５０上には、キャリア
濃度Ｉ Ｘ １０１８ｃｍ−３、厚さ０．５μｍのｐ
型Ｇａ Ａｓ ：ｊンタクト層５６が形成され、またこ
のｐ 型Ｇａ Ａｓコンタクト層５６上には厚さ３００
０Ａのシリコン酸化膜（Ｓ ｉＯ２膜）５８が堆積され
ている。このシリコン酸化膜５８上にはＣｒ／Ａｕｇ極
６０が形成され、シリコン酸化膜５８の所定の場所、す
なわちｐ＋型ＡｆｌＧａ Ａｓクラッド層５０における
高抵抗領域５２．５４以外の相対的に抵抗の低い領域に
対応する場所に窓明けされたコンタクトホールを介して
、上記電極６０がｐ 型ＧａＡｓコンタクト層５６に接
続されている。さらに、ｎ＋型Ｇａ Ａｓ基板４２底面
上にもＡｕＧｅ／Ｎｌ／Ａｕ電極６２が形成されている
。
Ｎ Ｇａ Ａｓクラッド層５０の中央部を除く両側部に
は、例えばプロトン（Ｈ）が添加されて抵抗が高くなっ
ている高抵抗領域５２．５４が形成されている。また、
ｐ＋型ＡｇＧａ Ａｓクラッド層５０上には、キャリア
濃度Ｉ Ｘ １０１８ｃｍ−３、厚さ０．５μｍのｐ
型Ｇａ Ａｓ ：ｊンタクト層５６が形成され、またこ
のｐ 型Ｇａ Ａｓコンタクト層５６上には厚さ３００
０Ａのシリコン酸化膜（Ｓ ｉＯ２膜）５８が堆積され
ている。このシリコン酸化膜５８上にはＣｒ／Ａｕｇ極
６０が形成され、シリコン酸化膜５８の所定の場所、す
なわちｐ＋型ＡｆｌＧａ Ａｓクラッド層５０における
高抵抗領域５２．５４以外の相対的に抵抗の低い領域に
対応する場所に窓明けされたコンタクトホールを介して
、上記電極６０がｐ 型ＧａＡｓコンタクト層５６に接
続されている。さらに、ｎ＋型Ｇａ Ａｓ基板４２底面
上にもＡｕＧｅ／Ｎｌ／Ａｕ電極６２が形成されている
。
第４図に示されるように、ｎ−型Ｇａ Ａｓ導波路層４
６においては、導波路幅Ｗ−８μｍを有する２本の導波
路６４．６６が交差角２θで交差している。すなわち、
ｎ 型ＡＮ Ｇａ Ａｓクラッド層５０における高抵抗
領域５２．５４とそれ以外の相対的に抵抗の低い領域と
の境界に対して、それぞれ反対方向に交差角θで交差し
ている。そして、導波路６４は入射ボート６８および出
射ボート７０を有し、また導波路６６は入射ボート７２
および出射ボート７４を有している。
６においては、導波路幅Ｗ−８μｍを有する２本の導波
路６４．６６が交差角２θで交差している。すなわち、
ｎ 型ＡＮ Ｇａ Ａｓクラッド層５０における高抵抗
領域５２．５４とそれ以外の相対的に抵抗の低い領域と
の境界に対して、それぞれ反対方向に交差角θで交差し
ている。そして、導波路６４は入射ボート６８および出
射ボート７０を有し、また導波路６６は入射ボート７２
および出射ボート７４を有している。
次に、第２の実施例の光スイッチの動作を説明する。
この第２の実施例の動作は、上記第１の実施例のそれと
ほとんど同じであるが、ｐ 型ＡＮ ＧａＡｓクラッド
層５０の両側部にそれぞれ高抵抗領域５２．５４が形成
されているため、キャリアはこの高抵抗領域５２．５４
以外の相対的に抵抗の低い領域のｐ 型ＡＩ Ｇａ Ａ
ｓクラッド層５０を通ってｎ″″型Ｇａ Ａｓ導波路４
６の中央部にのみ注入される。従って、高抵抗領域５２
．５４の下方に位置するｎ−型Ｇａ Ａｓ導波路層４６
の両側部にはキャリアは注入されない。すなわちｐ 型
Ａｌｌ Ｇａ Ａｓクラッド層５０に形成された高抵抗
領域５２．５４は、キャリアの注入を所定の領域に制限
すると共に、この制限によってキャリアの注入効率を高
めている。第２の実施例においては、上記第１の実施例
よりもキャリアの注入される領域の制限が大きいために
、キャリアの注入効率は一層高くなっている。
ほとんど同じであるが、ｐ 型ＡＮ ＧａＡｓクラッド
層５０の両側部にそれぞれ高抵抗領域５２．５４が形成
されているため、キャリアはこの高抵抗領域５２．５４
以外の相対的に抵抗の低い領域のｐ 型ＡＩ Ｇａ Ａ
ｓクラッド層５０を通ってｎ″″型Ｇａ Ａｓ導波路４
６の中央部にのみ注入される。従って、高抵抗領域５２
．５４の下方に位置するｎ−型Ｇａ Ａｓ導波路層４６
の両側部にはキャリアは注入されない。すなわちｐ 型
Ａｌｌ Ｇａ Ａｓクラッド層５０に形成された高抵抗
領域５２．５４は、キャリアの注入を所定の領域に制限
すると共に、この制限によってキャリアの注入効率を高
めている。第２の実施例においては、上記第１の実施例
よりもキャリアの注入される領域の制限が大きいために
、キャリアの注入効率は一層高くなっている。
このようにして、ｎ−型Ｇａ Ａｓ導波路層４６の中央
部にのみキャリアが注入され、かつそこに閉じ込められ
るため、プラズマ効果によってその部分の誘電率が低下
し、屈折率が低下する。従って、ｎ−型Ｇａ Ａｓ導波
路層４６は屈折率の異なる３領域に分割される。
部にのみキャリアが注入され、かつそこに閉じ込められ
るため、プラズマ効果によってその部分の誘電率が低下
し、屈折率が低下する。従って、ｎ−型Ｇａ Ａｓ導波
路層４６は屈折率の異なる３領域に分割される。
いま、第４図に示されるように、導波路６４の入射ボー
ト６８から入射した光および導波路６６の入射ボート７
２から入射した光は、Ｃｒ／Ａｕ電極６０とＡｕＧｅ／
Ｎｌ／Ａｕ電極６２との間に電圧が加えられていない場
合には、ｎ−型ＧａＡｓ導波路層４６を通ってそれぞれ
導波路６４の出射ボート７０および導波路６４の出射ボ
ート７４へ進行する。しかし、Ｃｒ／Ａｕ電極６０とＡ
ｕ Ｇｅ ／Ｎｉ ／Ａｕ電極６２との間に所定の電圧
が加えられ、ｎ″″型Ｇａ Ａｓ導波路層４６の中央部
の屈折率が低下する場合には、導波路６４の入射ボート
６８から入射した光は、ｎ−型ＧａＡｓ導波路層４６の
互いに屈折率の異なる２領域の境界において全反射され
て、導波路６６の出射ボート７４へ進行し、また同様に
して導波路６６の入射ボート７２から入射された光は、
導波路６４の出射ボート７０へ進行する。
ト６８から入射した光および導波路６６の入射ボート７
２から入射した光は、Ｃｒ／Ａｕ電極６０とＡｕＧｅ／
Ｎｌ／Ａｕ電極６２との間に電圧が加えられていない場
合には、ｎ−型ＧａＡｓ導波路層４６を通ってそれぞれ
導波路６４の出射ボート７０および導波路６４の出射ボ
ート７４へ進行する。しかし、Ｃｒ／Ａｕ電極６０とＡ
ｕ Ｇｅ ／Ｎｉ ／Ａｕ電極６２との間に所定の電圧
が加えられ、ｎ″″型Ｇａ Ａｓ導波路層４６の中央部
の屈折率が低下する場合には、導波路６４の入射ボート
６８から入射した光は、ｎ−型ＧａＡｓ導波路層４６の
互いに屈折率の異なる２領域の境界において全反射され
て、導波路６６の出射ボート７４へ進行し、また同様に
して導波路６６の入射ボート７２から入射された光は、
導波路６４の出射ボート７０へ進行する。
このようにして、第２の実施例による半導体スイッチは
入射した光に対してスイッチング作用を行なうが、上記
第１の実施例が一方向からの入射光に対してのみスイッ
チング作用を行なう、いわゆる片方向スイッチであるの
に対し、この第２の実施例は二方向からの入射光に対し
てスイッチング作用を行なう、いわゆる双方向スイッチ
となっている。そして、前述した第１の実施例における
種々の効果は、すべてこの第２の実施例も有している。
入射した光に対してスイッチング作用を行なうが、上記
第１の実施例が一方向からの入射光に対してのみスイッ
チング作用を行なう、いわゆる片方向スイッチであるの
に対し、この第２の実施例は二方向からの入射光に対し
てスイッチング作用を行なう、いわゆる双方向スイッチ
となっている。そして、前述した第１の実施例における
種々の効果は、すべてこの第２の実施例も有している。
なお、上記第２の実施例においては、導波路層４６が低
キヤリア濃度のｎ−型Ｇａ Ａｓがら形成されているが
、その導電型はｎ−型に限らず、例えばは低キヤリア濃
度のｐ−型Ｇａ Ａｓやｉ型Ｇａ Ａｓから形成されて
もよい。ただ、電子よりもホールの方が光吸収が大きい
ため、ｐ−型よりもｎ−型のほうが望ましい。また、ｎ
−型ＧａＡｓ導波路層４６をダブルへテロ構造に挟む下
部クラッド層４４およびクラッド層５ｏはそれぞれｎ＋
型およびｐ十型ＡｌＧａ Ａｓの組合わせになっている
が、これらの導電型が入れ替わって、ｐ 型ＡＮ Ｇａ
Ａｓ下部クラッド層およびｎ＋型Ａｊ７ Ｇａ Ａｓ
クラッド層の組合わせになってもよい。
キヤリア濃度のｎ−型Ｇａ Ａｓがら形成されているが
、その導電型はｎ−型に限らず、例えばは低キヤリア濃
度のｐ−型Ｇａ Ａｓやｉ型Ｇａ Ａｓから形成されて
もよい。ただ、電子よりもホールの方が光吸収が大きい
ため、ｐ−型よりもｎ−型のほうが望ましい。また、ｎ
−型ＧａＡｓ導波路層４６をダブルへテロ構造に挟む下
部クラッド層４４およびクラッド層５ｏはそれぞれｎ＋
型およびｐ十型ＡｌＧａ Ａｓの組合わせになっている
が、これらの導電型が入れ替わって、ｐ 型ＡＮ Ｇａ
Ａｓ下部クラッド層およびｎ＋型Ａｊ７ Ｇａ Ａｓ
クラッド層の組合わせになってもよい。
さらにまた、Ｇａ Ａｓ系の半導体により光スイッチが
構成されているが、例えばＩｎ Ｇａ Ａｓ Ｐ系やＩ
ｎＰ系などその他の半導体を用０ても同様の構造の光ス
イッチを構成することができる。
構成されているが、例えばＩｎ Ｇａ Ａｓ Ｐ系やＩ
ｎＰ系などその他の半導体を用０ても同様の構造の光ス
イッチを構成することができる。
次に、本発明の第１の実施例による半導体光スイッチの
製造方法を、第５図を用いて順次に説明する。
製造方法を、第５図を用いて順次に説明する。
半導体基板として例えばキャリア濃度２Ｘ１０ ｃｍ
のｐ 型Ｇａ Ａｓ基板２上に、キャリア濃度Ｉ
Ｘ １０１８ｃｍ−３、厚さ２μｍのＰ 型Ａｇ Ｇａ
Ａｓ （ｘ−０，１）層４を成長さＸ
１−ｘ せる。そして、このｐ＋型ＡＩ Ｇａ Ａｓ下部クラッ
ド層４上にキャリア濃度１×１０１５ｃＩ１１−３、厚
さ１μｍのｎ−型ＧＢ Ａｓエピタキシャル層５を成長
させる。さらに、このｎ−型Ｇａ Ａｓエピタキシャル
層５上にキャリア濃度１×１０１８ＣＩ１１−３＋ 厚さ１μｍのｎ 型ＡｆＩ Ｇａ Ａｓ（ｘ−１１
−ｘ ０．１）層９を成長させる。このようにして、禁止帯が
小さいｎ−型Ｇａ Ａｓエピタキシャル層５がこれより
も禁止帯が大きいｐ 型Ａｌｌ Ｇａ Ａｓ下部クラッ
ド層４とｎ 型ＡｆｌＧａ Ａｓエピタキシャル層９と
に上下から挟まれた、いわゆるダブルへテロ構造を形成
する。
のｐ 型Ｇａ Ａｓ基板２上に、キャリア濃度Ｉ
Ｘ １０１８ｃｍ−３、厚さ２μｍのＰ 型Ａｇ Ｇａ
Ａｓ （ｘ−０，１）層４を成長さＸ
１−ｘ せる。そして、このｐ＋型ＡＩ Ｇａ Ａｓ下部クラッ
ド層４上にキャリア濃度１×１０１５ｃＩ１１−３、厚
さ１μｍのｎ−型ＧＢ Ａｓエピタキシャル層５を成長
させる。さらに、このｎ−型Ｇａ Ａｓエピタキシャル
層５上にキャリア濃度１×１０１８ＣＩ１１−３＋ 厚さ１μｍのｎ 型ＡｆＩ Ｇａ Ａｓ（ｘ−１１
−ｘ ０．１）層９を成長させる。このようにして、禁止帯が
小さいｎ−型Ｇａ Ａｓエピタキシャル層５がこれより
も禁止帯が大きいｐ 型Ａｌｌ Ｇａ Ａｓ下部クラッ
ド層４とｎ 型ＡｆｌＧａ Ａｓエピタキシャル層９と
に上下から挟まれた、いわゆるダブルへテロ構造を形成
する。
そして、ｎ＋型ＡｊＪ Ｇａ Ａｓエピタキシャル層９
上に、キャリア濃度Ｉ Ｘ １０１８ｃｍ−３、厚さ０
．５μｍのｎ＋型Ｇａ Ａｓエピタキシャル層１３を成
長させる。なお、これらｐ十型ＡｌｌＧａＡｓ下部クラ
ッド層４、ｎ−型Ｇａ Ａｓエピタキシャル層５、ｎ＋
型ＡＮ Ｇａ Ａｓエピタキシャル層９およびｎ＋型Ｇ
ａ Ａｓエピタキシャル層１３の各層は、ＯＭＶＰＥ（
有機金属気相エピタキシャル）法を用いたエピタキシャ
ル成長によって順次積層していく （第５図（ａ）参照
）。
上に、キャリア濃度Ｉ Ｘ １０１８ｃｍ−３、厚さ０
．５μｍのｎ＋型Ｇａ Ａｓエピタキシャル層１３を成
長させる。なお、これらｐ十型ＡｌｌＧａＡｓ下部クラ
ッド層４、ｎ−型Ｇａ Ａｓエピタキシャル層５、ｎ＋
型ＡＮ Ｇａ Ａｓエピタキシャル層９およびｎ＋型Ｇ
ａ Ａｓエピタキシャル層１３の各層は、ＯＭＶＰＥ（
有機金属気相エピタキシャル）法を用いたエピタキシャ
ル成長によって順次積層していく （第５図（ａ）参照
）。
次いで、ｎ＋型Ｇａ Ａｓエピタキシャル層１３上に、
熱ＣＶＤ （化学的気相成長）法を用い、温度６５０℃
、ＮＨ： ５，６４２／ｍｉｎ。
熱ＣＶＤ （化学的気相成長）法を用い、温度６５０℃
、ＮＨ： ５，６４２／ｍｉｎ。
ＳＩＨ（４％）／Ｎ （９６％）：２．９ｆＩ／ｍ１
ｎの条件において、厚さ１００ＯＡのシリコン窒化膜（
Ｓｌ ３Ｎ、膜）８２を堆積させる（第５図（ｂ）参照
）。
ｎの条件において、厚さ１００ＯＡのシリコン窒化膜（
Ｓｌ ３Ｎ、膜）８２を堆積させる（第５図（ｂ）参照
）。
次いで、フォトリソグラフィ技術を用いて、導波路幅−
８μｍの交差導波路パターンを形成した後、シリコン窒
化膜８２にパターン転写を行なう。
８μｍの交差導波路パターンを形成した後、シリコン窒
化膜８２にパターン転写を行なう。
そしてレジストを除去し、８μｍ幅のシリコン窒化膜８
２を形成する（第５図（ｃ）参照）。
２を形成する（第５図（ｃ）参照）。
次いで、このサンプルをＺ ｎ Ａ ｓ ２と共に石英
アンプルに真空封止し、幅８μｍのシリコン窒化膜８２
をマスクとして亜鉛（Ｚｎ ）の拡散を行なう。この亜
鉛拡散はｎ−型Ｇａ Ａｓエピタキシャル層５にまで達
するようにする。続いて、サンプルとヒ素（Ａｓ ）と
を石英アンプルに真空封止して、温度９３０℃で３時間
の熱処理を施し、亜鉛の追出し拡散を行なう。このとき
、拡散フロントはｎ−型Ｇａ Ａｓエピタキシャル層５
下面より上方０．２μｍとする。
アンプルに真空封止し、幅８μｍのシリコン窒化膜８２
をマスクとして亜鉛（Ｚｎ ）の拡散を行なう。この亜
鉛拡散はｎ−型Ｇａ Ａｓエピタキシャル層５にまで達
するようにする。続いて、サンプルとヒ素（Ａｓ ）と
を石英アンプルに真空封止して、温度９３０℃で３時間
の熱処理を施し、亜鉛の追出し拡散を行なう。このとき
、拡散フロントはｎ−型Ｇａ Ａｓエピタキシャル層５
下面より上方０．２μｍとする。
このようにして、ｎ″″型Ｇａ Ａｓエピタキシャル層
５の両側に亜鉛が添加されて相対的に高抵抗となり、屈
折率がｎ−型Ｇａ Ａｓエピタキシャル層５のそれより
小さくなる低屈折率領域８を形成する。そして、これら
の低屈折率領域８に両側を挟まれたｎ−型Ｇａ Ａｓエ
ピタキシャル層５がｎ−型Ｇａ Ａｓ導波路層６となる
。また同様にして、このｎ−型Ｇａ Ａｓ導波路層６上
のｎ 型ＡＮ Ｇａ Ａｓエピタキシャル層９が、両側
を亜鉛が添加されて高抵抗となった領域に挟まれたｎ＋
型ＡＮ Ｇａ Ａｓクラッド層１０となる。さらにまた
、同様にしてｎ＋型Ａｊｌ Ｇａ Ａｓクラッド層１０
上のｎ”型ＧａＡｓエピタキシャル層１３は、その両側
を亜鉛が添加されて高抵抗となった領域に挟まれたｎ＋
型Ｇａ Ａｓコンタクト層１４となる（第５図（ｄ）参
照）。
５の両側に亜鉛が添加されて相対的に高抵抗となり、屈
折率がｎ−型Ｇａ Ａｓエピタキシャル層５のそれより
小さくなる低屈折率領域８を形成する。そして、これら
の低屈折率領域８に両側を挟まれたｎ−型Ｇａ Ａｓエ
ピタキシャル層５がｎ−型Ｇａ Ａｓ導波路層６となる
。また同様にして、このｎ−型Ｇａ Ａｓ導波路層６上
のｎ 型ＡＮ Ｇａ Ａｓエピタキシャル層９が、両側
を亜鉛が添加されて高抵抗となった領域に挟まれたｎ＋
型ＡＮ Ｇａ Ａｓクラッド層１０となる。さらにまた
、同様にしてｎ＋型Ａｊｌ Ｇａ Ａｓクラッド層１０
上のｎ”型ＧａＡｓエピタキシャル層１３は、その両側
を亜鉛が添加されて高抵抗となった領域に挟まれたｎ＋
型Ｇａ Ａｓコンタクト層１４となる（第５図（ｄ）参
照）。
次いで、シリコン窒化膜８２を除去した後、上面にレジ
スト８４を塗布し、フォトリソグラフィ技術を用いて、
ｎ＋型ＡｆｌＧａ Ａｓクラッド層１０の一半部に対応
する場所のレジスト８４を開口する。このようにバター
ニングされたレジスト８４をマスクとして、加速電圧１
５０ｅＶ、ドーズ量３ Ｘ １０１２／ ｃ ｍ２の条
件でプロトン（Ｈ’）のイオン注入を行なう。このプロ
トンＨ（Ｈ）のイオン注入はおよそ１．１μｍの深さに
なり、ｎ＋型ＡＮ Ｇａ Ａｓクラッド層１０にまで達
する。
スト８４を塗布し、フォトリソグラフィ技術を用いて、
ｎ＋型ＡｆｌＧａ Ａｓクラッド層１０の一半部に対応
する場所のレジスト８４を開口する。このようにバター
ニングされたレジスト８４をマスクとして、加速電圧１
５０ｅＶ、ドーズ量３ Ｘ １０１２／ ｃ ｍ２の条
件でプロトン（Ｈ’）のイオン注入を行なう。このプロ
トンＨ（Ｈ）のイオン注入はおよそ１．１μｍの深さに
なり、ｎ＋型ＡＮ Ｇａ Ａｓクラッド層１０にまで達
する。
なおこのとき、後の工程における熱処理によってｎ″″
型Ｇａ Ａｓ導波路層６にまで拡散されないようにする
ために、プロトン（Ｈ）のイオン注入はｎ＋型ＡＩ Ｇ
ａ Ａｓクラッド層１０下面にまで達しないように制御
することが望ましい。このようにして、ｎ＋型Ａｊｌ
Ｇａ Ａｓクラッド層１０の一半部にプロトン（Ｈ）が
添加されて相対的に抵抗が高くなった高抵抗領域１２が
形成される（第５図（ｅ）参照）。
型Ｇａ Ａｓ導波路層６にまで拡散されないようにする
ために、プロトン（Ｈ）のイオン注入はｎ＋型ＡＩ Ｇ
ａ Ａｓクラッド層１０下面にまで達しないように制御
することが望ましい。このようにして、ｎ＋型Ａｊｌ
Ｇａ Ａｓクラッド層１０の一半部にプロトン（Ｈ）が
添加されて相対的に抵抗が高くなった高抵抗領域１２が
形成される（第５図（ｅ）参照）。
次いで、レジスト８４を除去した後にプラズマＣＶＤ法
を用い、温度２５０℃、５０Ｗ気圧０、 ９Ｔｏｒｒ％
Ｓ ｉ Ｈ（４％）／Ｎ２ （９６％）＝２０ｓｅｃ（
Ｎ２０ ： ３０． ０ｓｅｃｍの条件において、厚さ
３０００Ａのシリコン酸化膜１６を堆積する。
を用い、温度２５０℃、５０Ｗ気圧０、 ９Ｔｏｒｒ％
Ｓ ｉ Ｈ（４％）／Ｎ２ （９６％）＝２０ｓｅｃ（
Ｎ２０ ： ３０． ０ｓｅｃｍの条件において、厚さ
３０００Ａのシリコン酸化膜１６を堆積する。
そしてフォトリソグラフィ技術を用いて、ｎ 型ＡＮ
Ｇａ Ａｓクラッド層１０における高抵抗領域１２以外
の相対的に抵抗の低い領域に対応する場所を開口したレ
ジストをマスクとするドライエツチングによりシリコン
酸化膜１６の窓明けを行ない、コンタクトホールを形成
する（第５図（ｆ）参照）。
Ｇａ Ａｓクラッド層１０における高抵抗領域１２以外
の相対的に抵抗の低い領域に対応する場所を開口したレ
ジストをマスクとするドライエツチングによりシリコン
酸化膜１６の窓明けを行ない、コンタクトホールを形成
する（第５図（ｆ）参照）。
次いで、上面にＡ ｕ Ｇ ｅ ／ Ｎ ｉ ／ Ａ
ｕ電極１８を形成し、シリコン酸化膜１６に窓明けされ
たコンタクトホールを介してｎ 型Ｇａ Ａｓコンタク
ト層１４に接続する。また、ｐ 型Ｇａ Ａｓ基板２の
底面上にもＣｒ／Ａｕ電極２０を形成する（第５図（ｇ
）参照）。
ｕ電極１８を形成し、シリコン酸化膜１６に窓明けされ
たコンタクトホールを介してｎ 型Ｇａ Ａｓコンタク
ト層１４に接続する。また、ｐ 型Ｇａ Ａｓ基板２の
底面上にもＣｒ／Ａｕ電極２０を形成する（第５図（ｇ
）参照）。
なお、図示はしないが、２本の交差する導波路がｎ−型
Ｇａ Ａｓ導波路層６に接続されている。
Ｇａ Ａｓ導波路層６に接続されている。
そして、これら２本の導波路は、ｎ＋型ＡＮ ＧａＡｓ
クラッド層１０における高抵抗領域１２とそれ以外の領
域との境界に対して、それぞれ反対方向に交差角θを有
して交差している。そして最後に、５ｍｍ長に端面の襞
間を行なって導波路チップを切り出す。このようにして
、上記第１の実施例による半導体光スイッチを製造する
。
クラッド層１０における高抵抗領域１２とそれ以外の領
域との境界に対して、それぞれ反対方向に交差角θを有
して交差している。そして最後に、５ｍｍ長に端面の襞
間を行なって導波路チップを切り出す。このようにして
、上記第１の実施例による半導体光スイッチを製造する
。
なお、レジスト８４のバターニングにおいて、上記のよ
うにｎ＋型ＡＤ Ｇａ Ａｓクラッド層１０の一半部に
対応する場所のレジスト８４を開口するのではなく、ｎ
型ＡＪ２Ｇａ Ａｓクラッド層１０の両側部に対応す
る場所のレジスト８４を開口し、さらにプロトン（Ｈ）
のイオン注入を行なってｎ＋型ＡＪ７ Ｇａ Ａｓクラ
ッド層１ｏの両側部に２つの高抵抗領域を形成すれば、
上記第２の実施例と同じ構造になり、双方向性の半導体
光スイッチを製造することができる。
うにｎ＋型ＡＤ Ｇａ Ａｓクラッド層１０の一半部に
対応する場所のレジスト８４を開口するのではなく、ｎ
型ＡＪ２Ｇａ Ａｓクラッド層１０の両側部に対応す
る場所のレジスト８４を開口し、さらにプロトン（Ｈ）
のイオン注入を行なってｎ＋型ＡＪ７ Ｇａ Ａｓクラ
ッド層１ｏの両側部に２つの高抵抗領域を形成すれば、
上記第２の実施例と同じ構造になり、双方向性の半導体
光スイッチを製造することができる。
また、ｎ 型ＡＩ Ｇａ Ａｓクラッド層１０の一半部
にプロトン（Ｈ＋）をイオン注入して高抵抗領域１２を
形成しているが、プロトン（Ｈ＋）のイオン注入の替わ
りに例えば亜鉛（Ｚｎ ）やベリリウム（Ｂｅ ）のイ
オン注入であってもよい。
にプロトン（Ｈ＋）をイオン注入して高抵抗領域１２を
形成しているが、プロトン（Ｈ＋）のイオン注入の替わ
りに例えば亜鉛（Ｚｎ ）やベリリウム（Ｂｅ ）のイ
オン注入であってもよい。
また、ｐ 型Ｇａ Ａｓ基板２上にｐ 型ＡｌＧａ Ａ
ｓ下部クラッド層４、ｎ″″型Ｇａ Ａｓ導波路層６、
ｎ＋型Ａｊ７ Ｇａ Ａｓクラッド層１０およびｎ＋型
Ｇａ Ａｓ層コンタクト層１４をそれぞれ形成している
が、このような組合わせではなく、ｎ 型Ｇａ Ａｓ導
波路層６を挟む基板および各層の導電型が入れ替わって
、ｎ 型Ｇａ Ａｓ基板上にｎ 型ＡＤ Ｇａ Ａｓ下
部クラッド層、ｎ−型Ｇａ Ａｓ導波路層６、ｐ＋型Ａ
ｌｌＧａ Ａｓクラッド層およびｐ＋型Ｇａ Ａｓ層コ
ンタクト層という組合わせに形成してもよい。ただし、
この場合においては、ｐ 型ＡｌＧａ Ａｓクラッド層
の一部に高抵抗領域を形成するために注入するイオンは
、プロトン（Ｈ＋）かまたはシリコン（Ｓｉ ）でな
ければならない。
ｓ下部クラッド層４、ｎ″″型Ｇａ Ａｓ導波路層６、
ｎ＋型Ａｊ７ Ｇａ Ａｓクラッド層１０およびｎ＋型
Ｇａ Ａｓ層コンタクト層１４をそれぞれ形成している
が、このような組合わせではなく、ｎ 型Ｇａ Ａｓ導
波路層６を挟む基板および各層の導電型が入れ替わって
、ｎ 型Ｇａ Ａｓ基板上にｎ 型ＡＤ Ｇａ Ａｓ下
部クラッド層、ｎ−型Ｇａ Ａｓ導波路層６、ｐ＋型Ａ
ｌｌＧａ Ａｓクラッド層およびｐ＋型Ｇａ Ａｓ層コ
ンタクト層という組合わせに形成してもよい。ただし、
この場合においては、ｐ 型ＡｌＧａ Ａｓクラッド層
の一部に高抵抗領域を形成するために注入するイオンは
、プロトン（Ｈ＋）かまたはシリコン（Ｓｉ ）でな
ければならない。
そしていずれの場合においても、ｎ 型ＧａＡｓ導波路
層６の導電型はｎ−型に限らず、例えば低キヤリア濃度
のｐ″″型Ｇａ Ａｓやｉ型ＧａＡｓであってもよい。
層６の導電型はｎ−型に限らず、例えば低キヤリア濃度
のｐ″″型Ｇａ Ａｓやｉ型ＧａＡｓであってもよい。
ただ、電子よりホールの方が光吸収が大きいため、ｐ″
″型よりもｎ″″型のほうが望ましい。
″型よりもｎ″″型のほうが望ましい。
以上、詳細に説明したように本発明によれば、導波路層
がその禁止帯よりも大きな禁止帯を有する第１導電型の
半導体基板と第２導電型のクラッド層とに挟まれたダブ
ルへテロ構造となっていることによって、プラズマ効果
により導波路層の一部に低屈折領域を生じさせ、その境
界において入射光をその波長に依存することなく全反射
させる。
がその禁止帯よりも大きな禁止帯を有する第１導電型の
半導体基板と第２導電型のクラッド層とに挟まれたダブ
ルへテロ構造となっていることによって、プラズマ効果
により導波路層の一部に低屈折領域を生じさせ、その境
界において入射光をその波長に依存することなく全反射
させる。
また、導波路層が高キャリア濃度の半導体基板とクラッ
ド層とに挟まれた低キヤリア層であり、かつ両側を低屈
折領域により挟まれていることによって、損失を減少さ
せる。これによって、消光比の高い光スイッチングが行
なわ酢ることになるので、優れた低損失特性を有し、か
つ波長依存性のない光スイッチングを得ることができる
。
ド層とに挟まれた低キヤリア層であり、かつ両側を低屈
折領域により挟まれていることによって、損失を減少さ
せる。これによって、消光比の高い光スイッチングが行
なわ酢ることになるので、優れた低損失特性を有し、か
つ波長依存性のない光スイッチングを得ることができる
。
また、本発明の製造方法によれば、上記のような半導体
光スイッチを歩留りよく作成することができる。
光スイッチを歩留りよく作成することができる。
第１図は、本発明の第１の実施例による半導体光スイッ
チの断面を示す断面図、第２図は、本発明の第１の実施
例による半導体光スイッチの平面を示す平面図、第３図
は、本発明の第２の実施例による半導体光スイッチの断
面を示す断面図、第４図は、本発明の第２の実施例によ
る半導体光スイッチの平面を示す平面図、第５図は、本
発明の第１の実施例による半導体光スイッチの製造方法
を示す工程図である。 ２・・・ｐ 型Ｇａ Ａｓ基板、 ４・・・ｐ 型ＡＤ Ｇａ Ａｓ下部クラッド層、５・
・・ｎ−型Ｇａ Ａｓエピタキシャル層、６．４６・＝
ｎ−″型Ｇａ Ａｓ導波路層、８．４８・・・低屈折領
域、 ９・・・ｎ＋型Ａｐ Ｇａ Ａｓエピタキシャル層、１
０−ｎ 型ＡＪ７ Ｇａ Ａｓクラッド層、１２．５
２．５４・・・高抵抗領域、 １３・・・ｎ＋型Ｇａ Ａｓエピタキシャル層、１４・
・・ｎ 型Ｇａ Ａｓ層コンタクト層、１６．５８・・
・シリコン酸化膜（Ｓ１０２膜）、１８．６２−Ａｕ
Ｇｅ ／Ｎｔ ／Ａｕ電極、２０．６Ｏ−Ｃｒ ／Ａｕ
電極、 ２２．２４，６４．６６・・・導波路、２６．３０，６
８，７２． ・・・入射ポート、２８．３２．７０．
７４・・・出射ボート、４２−ｎ 型Ｇａ Ａｓ基板
、 ４４・・・ｎ＋型Ａｊ７ Ｇａ Ａｓ下部クラッド層、
５０−ｐ 型ＡＪ２ Ｇａ Ａｓクラッド層、５６・
・・ｐ＋型Ｇａ Ａｓ層コンタクト層、８２・・・シリ
コン窒化膜（Ｓ１３Ｎ４膜）、８４・・・フォトレジス
ト。 特許出願人 住友電気工業株式会社 同 日本電信電話株式会社 代理人弁理士 長谷用 芳 樹第１実施例の断
面図 第１図 第１実施例の平面図 第 ２ 図 第２笑施例の断面図 第３図 第２実施例の平面図 第４図 第５ 図 第１実施例の装置の製造工程（１／３）第５図（１） 第１実施例の装置の製造工程（３／３）第５図（３）
チの断面を示す断面図、第２図は、本発明の第１の実施
例による半導体光スイッチの平面を示す平面図、第３図
は、本発明の第２の実施例による半導体光スイッチの断
面を示す断面図、第４図は、本発明の第２の実施例によ
る半導体光スイッチの平面を示す平面図、第５図は、本
発明の第１の実施例による半導体光スイッチの製造方法
を示す工程図である。 ２・・・ｐ 型Ｇａ Ａｓ基板、 ４・・・ｐ 型ＡＤ Ｇａ Ａｓ下部クラッド層、５・
・・ｎ−型Ｇａ Ａｓエピタキシャル層、６．４６・＝
ｎ−″型Ｇａ Ａｓ導波路層、８．４８・・・低屈折領
域、 ９・・・ｎ＋型Ａｐ Ｇａ Ａｓエピタキシャル層、１
０−ｎ 型ＡＪ７ Ｇａ Ａｓクラッド層、１２．５
２．５４・・・高抵抗領域、 １３・・・ｎ＋型Ｇａ Ａｓエピタキシャル層、１４・
・・ｎ 型Ｇａ Ａｓ層コンタクト層、１６．５８・・
・シリコン酸化膜（Ｓ１０２膜）、１８．６２−Ａｕ
Ｇｅ ／Ｎｔ ／Ａｕ電極、２０．６Ｏ−Ｃｒ ／Ａｕ
電極、 ２２．２４，６４．６６・・・導波路、２６．３０，６
８，７２． ・・・入射ポート、２８．３２．７０．
７４・・・出射ボート、４２−ｎ 型Ｇａ Ａｓ基板
、 ４４・・・ｎ＋型Ａｊ７ Ｇａ Ａｓ下部クラッド層、
５０−ｐ 型ＡＪ２ Ｇａ Ａｓクラッド層、５６・
・・ｐ＋型Ｇａ Ａｓ層コンタクト層、８２・・・シリ
コン窒化膜（Ｓ１３Ｎ４膜）、８４・・・フォトレジス
ト。 特許出願人 住友電気工業株式会社 同 日本電信電話株式会社 代理人弁理士 長谷用 芳 樹第１実施例の断
面図 第１図 第１実施例の平面図 第 ２ 図 第２笑施例の断面図 第３図 第２実施例の平面図 第４図 第５ 図 第１実施例の装置の製造工程（１／３）第５図（１） 第１実施例の装置の製造工程（３／３）第５図（３）
Claims (1)
- 【特許請求の範囲】 １、一面に第１の電極が形成された第１導電型の半導体
基板と、 この半導体基板の他面上に形成され、禁止帯が前記半導
体基板のそれより小さくかつキャリア濃度が低い導波路
層と、 この導波路層の両側に設けられ、前記導波路層より屈折
率の低い低屈折率領域と、 前記導波路層上に形成され、禁止帯が前記導波路層のそ
れより大きくかつキャリア濃度が高い第２導電型のクラ
ッド層と、 このクラッド層の一部に形成された高抵抗領域と、 前記クラッド層上に形成された第２の電極とを具備し、 前記第１の電極と前記第２の電極との間に印加する電圧
により、前記クラッド層を通って前記導波路層の一部に
キャリアを注入する ことを特徴とする半導体光スイッチ。 ２、前記高抵抗領域が前記クラッド層の一半部に形成さ
れていることを特徴とする請求項１記載の半導体光スイ
ッチ。 ３、前記高抵抗領域が前記クラッド層の中央部を除く両
側部に形成されていることを特徴とする請求項１記載の
半導体光スイッチ。 ４、第１導電型の半導体基板上に、禁止帯が前記半導体
基板のそれより小さくかつキャリア濃度が低い第１のエ
ピタキシャル層を成長させる第１の工程と、 前記第１のエピタキシャル層上に、禁止帯が前記第１の
エピタキシャル層のそれより大きくかつキャリア濃度が
高い第２導電型の第２のエピタキシャル層を成長させる
第２の工程と、 前記第１および第２のエピタキシャル層に不純物を選択
的に添加して、前記第１のエピタキシャル層に前記不純
物の添加により屈折率が低くなった低屈折率領域とこれ
らの低屈折率領域に両側を挟まれた導波路層とを形成す
ると共に、前記導波路層上の前記第２のエピタキシャル
層からなるクラッド層を形成する第３の工程と、 前記クラッド層の一部に高抵抗領域を形成する第４の工
程と、 前記クラッド層上に第１の電極を形成し、前記半導体基
板底面上に第２の電極を形成する第５の工程と を備えることを特徴とする半導体光スイッチの製造方法
。 ５、前記高抵抗領域を前記クラッド層の一半部に形成す
ることを特徴とする請求項４記載の半導体光スイッチの
製造方法。 ６、前記高抵抗領域を前記クラッド層の中央部を除く両
側部に形成することを特徴とする請求項４記載の半導体
光スイッチの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30179888A JPH02146529A (ja) | 1988-11-29 | 1988-11-29 | 半導体光スイッチとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30179888A JPH02146529A (ja) | 1988-11-29 | 1988-11-29 | 半導体光スイッチとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02146529A true JPH02146529A (ja) | 1990-06-05 |
Family
ID=17901302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30179888A Pending JPH02146529A (ja) | 1988-11-29 | 1988-11-29 | 半導体光スイッチとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02146529A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022187147A (ja) * | 2021-06-07 | 2022-12-19 | 住友電気工業株式会社 | 光変調器 |
-
1988
- 1988-11-29 JP JP30179888A patent/JPH02146529A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022187147A (ja) * | 2021-06-07 | 2022-12-19 | 住友電気工業株式会社 | 光変調器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4840446A (en) | Photo semiconductor device having a multi-quantum well structure | |
| US5034783A (en) | Semiconductor device including cascadable polarization independent heterostructure | |
| EP0385685B1 (en) | Semiconductor device including cascaded modulation-doped quantum well heterostructures | |
| US4937835A (en) | Semiconductor laser device and a method of producing same | |
| KR930000553B1 (ko) | 반도체 레이저장치 | |
| JP3162424B2 (ja) | 導波型光検出器及びその作製方法 | |
| CN106129809A (zh) | 电吸收调制器和侧向耦合光栅激光器单片集成方法及装置 | |
| US5107514A (en) | Semiconductor optical element | |
| US8847357B2 (en) | Opto-electronic device | |
| US5796768A (en) | Buried structure laser device for integrated photonic circuit and method of manufacture | |
| JPS63177114A (ja) | 光スイツチ | |
| US7638856B2 (en) | Optoelectronic transmitter integrated circuit and method of fabricating the same using selective growth process | |
| JP3233983B2 (ja) | キャリアの吐き出しの為の手段を有する光検出器及びそれを用いた光通信システム | |
| CA2051453C (en) | Long wavelength transmitter opto-electronic integrated circuit | |
| US12366704B1 (en) | Photonic integrated chip structure and fabrication method thereof | |
| US5684819A (en) | Monolithically integrated circuits having dielectrically isolated, electrically controlled optical devices | |
| JPH02146529A (ja) | 半導体光スイッチとその製造方法 | |
| US5058972A (en) | Integrated semiconductor device including an optoelectronic switching element | |
| JPH02228634A (ja) | 半導体光スイッチ及びその製造方法 | |
| US5214661A (en) | Optoelectric device on semi-insulator substrate and methods for making such a device | |
| JPH02146530A (ja) | 半導体光スイッチとその製造方法 | |
| JPH02228633A (ja) | 半導体光スイッチ及びその製造方法 | |
| JPH0279819A (ja) | 半導体光スイッチの製造方法 | |
| JPH0279820A (ja) | 半導体光スイッチの製造方法 | |
| JPH01192184A (ja) | 埋込み型半導体レーザの製造方法 |