JPH02228633A - 半導体光スイッチ及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体光スイッチの製造方法に係り、特に半導
体光導波路層から構成され、光通信や光情報処理に不可
欠な光路の切替えを行なう半導体光スイッチに関する。

〔従来の技術〕

従来の光スイッチにおいては、光伝送媒質の音響光学効
果による光の偏光を用いたもの、媒質の電気光学効果に
よる光の偏光を用いたもの、方向性結合器の結合係数を
電気光学効果により変えるもの、方向結合器と光位相変
調器を組み合わせたものなどがある。しかし、これらの
いずれも導波路として低損失特性、低漏話特性、高速性
などの導波形スイッチの基本特性をすべて満足するもの
ではない。こうした問題点を解決するものとして、導波
路層にキャリアを注入してその屈折率を低下させ、この
屈折率変化を光スイッチに利用する提案が成されている
。

例えば特開昭６０−１７３５１９号に示される半導体光
スイッチにおいては、ノンドープのＩｎＧａ　Ａｓ　Ｐ
光導波路層がこれよりも禁止帯が大きＬ１ｎ型１ｎＰ基
板とｎ型１ｎＰグラッド層とに挟まれたいわゆるダブル
へテロ構造を有し、このダブルへテロ構造のｐ−ｎ接合
に順方向に電流を流し、Ｉｎ　Ｇａ　Ａ５　Ｐ光導波路
層にキャリアを注入するようになっている。そして、こ
のＩｎＧａＡｓＰ光導波路層におけるプラズマ効果によ
って屈折率を低下させている。しかし、上記特開昭６０
−１７３５１９号の半導体光スイッチにおいては、損失
がまだ充分には改善されてなく、また用途も限定されて
いた。

また、例えば特開昭６０−１３４２１９号に示される半
導体光スイッチにおいては、ＩｎＰ基板と、このＩｎＰ
基板上に順に積層したＩｎＧａＡｓ　Ｐ層およびＩｎＰ
層からなる超格子層と、この超格子層上のＩｎＰグラッ
ド層とを有し、この超格子層に電流を流してキャリアを
注入するようになっている。そして、この超格子層にお
けるバンドフィリング効果によって光の吸収端波長をシ
フトさせる。こうして、クラマースークロニツヒ（Ｋｒ
ａＩＩｅｒｓ−Ｋｒｏｎｌｇ　）の関係により吸収端波
長近傍の屈折率を低下させている。しかし上記特開昭６
０−１３４２１９号の半導体光スイッチにおいては、損
失がまだ充分には改善されてなく、さらに適用可能な光
の波長が半導体のバンドギャップエネルギーＥｇにほぼ
一致するように限定されるという波長依存性があり、用
途も限定されていた。

〔発明が解決しようとする課題〕

このように従来の半導体光スイッチは、低損失特性を充
分に満足させるものではなく、また波長依存性を有する
ものもある等の問題があった。

そこで本発明は、低損失特性を向上させ、かつ波長依存
性のない半導体光スイッチ及び歩留よくその半導体光ス
イッチを製造する方法を提供することを目的とする。

〔課題を解決するための手段〕

本発明による半導体光スイッチは、一面に第１の電極が
形成された第１導電型の半導体基板と、前記半導体基板
の他面上に形成される第１導電型の下部クラッド層と、
前記下部クラッド層上に形成され、禁止帯が前記下部ク
ララード層のそれより小さくかつキャリア濃度が低い導
波路層と、前記導波路層上に形成され、禁止帯が前記導
波路層、のそれより大きくかつキャリア濃度が高い第２
導電型の上部クラッド層と、前記導波路層及び前記上下
クラッド層の両側に設けられ、禁止帯が前記導波路層の
それより大きい埋め込み層と、前記上部クラッド層の一
部に形成された低抵抗領域と、前記上部クラッド層の低
抵抗領域上に形成された第２の電極と、前記光導波路層
の下側の前記下部クラッド層中であって、前記低抵抗領
域の下方のみで電流を流すように形成されている電流ブ
ロック領域とを含み、 前記第１の電極と前記第２の電極との間に印加する電圧
により、前記上部クラッド層の前記低抵抗領域と前記電
流ブロック領域の形成部分を除いた領域を通って前記導
波路層の所定の領域にキャリアを注入することを特徴と
する 更に本発明の半導体光スイッチの製造方法では、第１導
電型の半導体基板上に下部クラッド層となる第１導電型
の第１のエピタキシャル層を形成する第１の工程と、前
記第１のエピタキシャル層の所定の領域に電流ブロック
領域となる高抵抗領域を形成する第２の工程と、前記第
１のエピタキシャル層上に禁止帯が前記半導体基板のそ
れより小さくかつキャリア濃度が低い第２のエピタキシ
ャル層を成長させる第３の工程と、前記第２のエピタキ
シャル層上に、禁止帯が前記第２のエピタキシャル層の
それより大きくかつキャリア濃度が高い第２導７ｕ型の
第３のエピタキシャル層を成長させる第４の工程と、前
記第２および第３のエピタキシャル層を選択的にエツチ
ングして、前記第２のエピタキシャル層からなる導波路
層およびこの導波路層上の前記第３のエピタキシャル層
からなる上部クラッド層をそれぞれ形成する第５の工程
と、前記導波路層および前記上部クラッド層の両側に、
禁止帯が前記導波路層のそれより大きい埋め込み層を形
成する第６の工程と、前記上部クラッド層の一部に低抵
抗領域を形成する第７の工程と、前記クラッド層の前記
低抵抗領域上に第１の電極を形成すると共に、前記半導
体基板の底面上に第２の電極を形成する第６の工程とを
含むことを特徴とする。

〔作用〕

本発明の半導体光スイッチによれば、導波路層がその禁
止帯よりも大きな禁止帯を有する第１導電型の下部クラ
ッド層と第２導電型の上部クラッド層とに上下から挟ま
れたダブルへテロ構造となっていることによって、プラ
ズマ効果により導波路層の一部に低屈折領域を生じさせ
、その境界において入射光をその波長に依存することな
く全反射させる。また、導波路層が上下クラッド層に挟
まれた低キヤリア層であり、かつ両側を低屈折領域によ
り挟まれ、更にキャリア注入領域を低抵抗領域及び電流
ブロック領域により限定することにより、損失を減少さ
せる。これによって、消光比の高い光スイッチングが行
なわれる。

〔実施例〕

以下、本発明を図示する実施例に基づいて具体的に説明
する。

第１図は本発明の第１の実施例の半導体光スイッチの断
面を示す断面図、第２図はｆｊ４１図に示す半導体光ス
イッチの平面を示す平面図である。

第１図において、例えばキャリア濃度２×１０１８ｃｏ
Ｉ−３のｎ＋型Ｇａ　Ａｓ基板２上に、キャ９ア濃度ｌ
Ｘ１０ｃｍ、厚さ２μｍのｎ　型ＡＩ　　Ｇａ　　　Ａ
ｓ　　（ｘ−０，１）下部クラッドｘ　　　１−ｘ 層４が形成されている。このｎ　型ＡｌＧａ　Ａｓ下部
クラッド層４上にはキャリア濃度１×１０１５Ｑｌｌ−
３のｎ−型Ｇａ　Ａｓ導波路層６が形成されている。そ
してこのｎ　型Ｇａ　Ａｓ導波路層６上には、キャリア
濃度１×１０　ｃｌｎ　、厚さ１μｍのｐ＋型ＡｆＩＣ
；ａ　　　Ａｓ　　（ｘ−０，１）クラッド層ｘ　　　
　　　１−ｘ ８が形成されている。このようにして、禁止帯が小さい
ｎ−型Ｇａ　Ａｓ導波路層６がこれよりも禁止帯が大き
いｎ＋型Ａｉｌ　Ｇａ　Ａｓ下部クラッド層４とｐ＋型
Ａｌｌ　Ｇａ　Ａｓクラッド層８とに上下から挟まれた
、いわゆるダブルへテロ構造が形成されている。

ｐ＋型Ａｎ　Ｇａ　Ａｓクラッド層８上にはキャリア　
　−３ ア濃度ＩＸＩＱｃ＋ｎ％厚さ１μｍのｎ型ＧａＡｓコン
タクト層１０が形成されている。また、ｎ−型Ｇａ　Ａ
ｓ導波路層６、ｐ　型ＡＮ　Ｇａ　Ａｓクラッド層８お
よびｎ型Ｇａ　Ａｓコンタクト層１０の両側には、ｉ型
ＡＩ　　Ｇａ　　　Ａｓ（ｘｍｘ　　　１−ｘ ０．０２）埋め込み層１２が形成されている。

更に下部クラッド層４の１部には第１図に示すように高
抵抗領域である電流ブロック領域４ａが形成されている
。

第１図および第２図に示されるように、ｐ＋型Ａｆｆ　
Ｇａ　Ａｓクラッド層８の一半部には、例えば亜鉛（Ｚ
ｎ　）が添加されて抵抗が低くなっている低抵抗領域１
４が形成されている。そして電流ブロック領域４ａは、
第１図に示すように、この低抵抗領域１４の下方部分に
は設けられていない。

また、ｎ型Ｇａ　Ａｓコンタクト層１０およびｉ型ｆｉ
、ｌ　Ｇａ　Ａｓ埋め込み層１２上には、厚さ１０００
Ａのシリコン窒化膜（Ｓ１３Ｎ４膜）１６および厚さ２
００ＯＡのシリコン酸化膜（Ｓ　ｉＯ２膜）１８が堆積
されている。そしてｐ＋型ＡＤ　Ｇａ　Ａｓクラッド層
８の低抵抗領域１０上方のシリコン窒化［１６およびシ
リコン酸化膜１８に窓明けされたコンタクトホールを介
してｎ型Ｇａ　Ａｓコンタクト層１０に接続されたＣｒ
／Ａｕ電極２０が形成されている。さらに、ｎ　型Ｇａ
　Ａｓ基板２の底面上にもＡｕ　Ｇｅ　／Ｎｌ／Ａｕ７
１３極２２が形成されている。

第２図に示されるように、ｎ″″型Ｇａ　Ａｓ導波路層
６においては、導波路幅Ｗを有する２本の導波路２４．
２６が交差角２θで交差している。すなわち、ｐ　型Ａ
Ｄ　Ｇａ　Ａｓクラッド層８における低抵抗領域１４と
それ以外の相対的に抵抗の高い領域との境界に対して、
それぞれ反対方向に交差角θで交差している。そして、
導波路２４は入射ボート２８および出射ボート３０を有
し、また導波路２６は入射ボート３２および出射ボート
３４を有している。

次に、上記第１の実施例の装置の動作を説明する。

Ｃｒ／Ａｕ電極２０とＡｕ　Ｇｅ　／Ｎｌ　／Ａｕ電極
２２との間に所定の電圧を加え、ｐ＋型ＡｌＧａ　Ａｓ
クラッド層８、ｎ″″型Ｇａ　Ａｓ導波路層６、および
ｎ　型ＡｌＧａ　Ａｓ下部クラッド層４からなるダブル
へテロ構造のｐ−ｎ接合に順方向に電流を流すと、キャ
リアが注入される。ただし、ｐ＋型ＡＩ　Ｇａ　Ａｓク
ラッド層８の一半部に低抵抗領域１４が形成されている
ため、この低抵抗領域１４を通ってｎ　型Ｇａ　Ａｓ導
波路６の一半部にのみこのキャリアの注入がなされる。

更に、下部クラッド層４内に形成した電流ブロック領域
４ａにより低抵抗領域１４の下方部のみからキャリアが
注入される。従って、低抵抗領域１４下方に位置しない
ｎ−型Ｇａ　Ａｓ導波路層６の他の一半部にはキャリア
は注入されない。すなわち、ｐ＋型ＡＤ　Ｇａ　Ａｓク
ラッド層８に形成された低抵抗領域１４及び下部クラッ
ド層４内に形成した電流ブロック領域４ａは、キャリア
の注入を所定の領域に制限すると共に、この制限によっ
てキャリアの注入効率を高めている。

このようにして、ｎ″″型Ｇａ　Ａｓ導波路層６の一半
部にのみキャリアが注入され、かつそこに閉じ込められ
るため、プラズマ効果によってその部分の誘電率が低下
し、屈折率が低下する。従って、ｎ　型Ｇａ　Ａｓ導波
路層６は、互いに屈折率の異なる２領域に分割される。

いま、第２図に示されるように、導波路２４の入射ボー
ト２８から入射した光は、Ｃｒ／Ａｕ電極２０とＡｕ　
Ｇｅ　／Ｎｉ　／Ａｕ電極２２との間に電圧が加えられ
ていない場合には、ｎ″″型ＧａＡｓ導波路層６を通っ
て導波路２４の出射ボート３０へ進行する。しかし、Ｃ
ｒ／Ａｕｆｆ１極２０とＡｕ　Ｇｅ　／Ｎ１　／Ａｕ電
極２２との間に所定の電圧が加えられ、ｎ−型Ｇａ　Ａ
ｓ導波路層６の一半部の屈折率が低下する場合には、そ
の屈折率変化率をΔｎ、導波路２４．２６の屈折率をｎ
、ｎ−型Ｇａ　Ａｓ導波路層６における互いに屈折率の
異なる２領域の境界と導波路２４との交差角をθとする
と、 θく９０°−ｓ　ｉ　ｎ−’（１＋Δｎ／ｎ）の関係を
満足するとき、導波路２４の入射ボート２８から入射し
た光は出射ボート３０へは進行せず、ｎ−型Ｇａ　Ａｓ
導波路層６の互いに屈折率の異なる２領域の境界におい
て全反射されて、導波路２６の出射ボート３４へ進行す
る。このようにして、入射光に対するスイッチングが行
われることになる。

この第１の実施例により製造される半導体スイッチにお
いては、ｎ″″型Ｇａ　Ａｓ導波路層６のキャリア濃度
がＩ　Ｘ　１０１５ｃ＋ｎ−３と低くなっているため、
自由キャリア吸収が低く抑えられ、光吸収による損失が
少ない。また、ｐ＋型ＡＮ　Ｇａ　Ａｓクラッド層８の
キャリア濃度はＩ　Ｘ　１０１８ｃｍ−”と高いため、
キャリアが注入されたｎ−型Ｇａ　Ａｓ導波路層６全体
でプラズマ効果が起こり、キャリアが注入されたｎ−型
Ｇａ　Ａｓ導波路層６の一半部における屈折率の低下が
一層急俊になる。そして、ｐ＋型ＡＩ　Ｇａ　Ａｓクラ
ッド層８は高キャリアであっても、光が余り入らないた
めに光吸収による損失は少ない。

また、ｎ−型ＧａＡｓ導波路層６における横方向の光の
閉込めは、ｎ−型Ｇａ　Ａｓ導波路層６をリッジ形にす
ることによってではなく、その両側をｎ″″型Ｇａ　Ａ
ｓ導波路層６よりも禁止帯が大きい、すなわち低屈折率
のｉ型ＡＩ　Ｇａ　Ａｓ埋め込み層１２に挟まれる構造
とすることによって行なっているために、ｎ−型Ｇａ　
Ａｓ導波路層６側壁における光損失は少ない。

さらにまた、キャリア注入により屈折率が低下するプラ
ズマ効果を用いているため、ｎ−型ＧａＡｓ導波路層６
の禁止帯幅より小さいエネルギーの光に対して広くスイ
ッチング作用が可能になる。

すなわち波長依存性がなくなる。例えば第１の実施例に
おいては、導波路層にＧａ　Ａｓを用いているために、
その禁止帯幅０．９μｍより長波長の光に対して使用す
ることができ、光通信において通常に使用する１、３μ
ｍ帯を充分にカバーすることができる。

なお、上記第１の実施例による装置においては、導波路
層６が低キヤリア濃度のｎ″″型Ｇａ　Ａｓがら形成さ
れているが、その導電型はｎ−型に限らず、例えば低キ
ヤリア濃度のｐ−型ＧａＡｓ′Ｐｉ形Ｇａ　Ａｓから形
成されてもよい。ただし、電子よりホールの方が光吸収
が大きいため、ｐ−型よりもｎ　型の方が望ましい。

また、ｎ　型Ｇａ　Ａｓ導波路層６をダブル・＼テロ構
造に挟む下部クラッド層４およびクラッド層８はそれぞ
れｎ　型およびｐ　型ＡｌｌＧａ　Ａｓの組合わせにな
っているが、どれらの導電型が入れ替わって、ｐ　型Ａ
Ｉ　Ｇａ　Ａｓ下部クラッド層およびｎ　型ＡＤ　Ｇａ
　Ａｓクラッド層の組合わせになってもよい。勿論この
場合には、基！ｉ２２はｐ＋型Ｇａ　Ａｓ基板となる。

さらにまた、上記第１の実施例においては、Ｇａ　Ａｓ
系の半導体により光スイッチが構成されているが、例え
ばＩｎＧａＡｓ　Ｐ系やＩｎＰ系などその他の半導体を
用いても同様の構造の光スイッチを構成することができ
る。

次に、本発明の第２の実施例の半導体光スイッチを説明
する。

第３図は第２の実施例の半導体光スイッチの断面を示す
断面図、第４図はその平面を示す平面図である。

第３図において、例えばキャリア濃度２×１０１８、−
３のｐ＋型Ｇａ　Ａｓ　ｐ層４２上に、キヤｘ′Ｂ−ａ リア濃度ｌＸ１０ｃ＋ｎ、厚さ２ａｍのｎ　型ＡＤ　　
Ｇａ　　　Ａｓ　　（ｘ＝０．１）下部クラッドＸ　　
　ｌ−Ｘ 層４４が形成されている。このｎ　型ＡＮ　ＧａＡｓ下
部クラッド層４４上には、キャリア濃度１×１０１５Ｃ
Ｉ１１−３のｎ−型Ｇａ　Ａｓ導波路層４６が形成され
ている。そしてこのｎ　型Ｇａ　Ａｓ導波路層４６上に
は、キャリア濃度ｌＸ１０ａｎ　　、厚さ１μｍのｐ　
型ＡＩ　　Ｇａ　　　Ａｓ（ｘ−ｘ　　　１−ｘ ０．１）クラッド層４８が形成されている。このように
して、禁止帯が小さいｎ″″型Ｇａ　Ａｓ導波路層４６
がこれよりも禁止帯が大きいｎ　型ＡｆＩＧａ　Ａｓ下
部クラッド層４４とｐ　型ＡｆＩＧａＡｓクラッド層４
８とに上下から挟まれた、いわゆるダブルへテロ構造が
形成されている。

そして、ｐ”型ＡｌＧａＡｓクラッド層４８上には、キ
ャリア濃度ｌＸ１Ｏｃ＋ｎ、厚さ１μｍのｎ型Ｇａ　Ａ
ｓコンタクト層５０が形成されている。また、ｎ−型Ｇ
ａ　Ａｓ導波路層４６、ｐ＋型ＡＮ　Ｇａ　Ａｓクラッ
ド層４８、およびｎ型ＧａＡｓコンタクト層５０の両側
には、ｉ型ＡｇＧａＡｓ埋め込み層５２が形成されてい
る。

更に下部クラッド層４４内の導波路層４６の下側には高
抵抗領域である電流ブロック領域４４ａが第３図に示す
ように形成されている。

第３図および第４図に示されるように、ｐ＋型Ａｊ！　
Ｇａ　Ａｓクラッド層４８の中央部には、例えば亜鉛が
添加されて抵抗が低くなっている低抵抗領域５４が形成
されている。そして電流ブロック領域４４ａは、第３図
に示すように、この低抵抗領域５４の下方部分には設け
られていない。そして、ｎ型Ｇａ　Ａｓコンタクト層５
０およびｉ型Ａｉｌ　Ｇａ　Ａｓ埋め込み層５２上には
、厚さ１０００Ａのシリコン窒化膜５６および厚さ２０
０ＯＡのシリコン酸化膜５８が堆積されている。そして
、ｐ　型Ａｆｌ　Ｇａ　Ａｓクラッド層４８の低抵抗領
域５４上方のシリコン窒化膜５６およびシリコン酸化膜
５８に窓明けされたコンタクトホールを介して、ｎ型Ｇ
ａ　Ａｓコンタクト層５゜に接続されてＡｕ　Ｇｅ　／
Ｎｌ　／Ａｕ電極６０が形成されている。さらに、ｎ　
型Ｇａ　Ａｓ基板４２の底面上にもＣｒ　／　Ａ　ｕ　
電極６２が形成されている。

第４図に示されるように、ｎ−型Ｇａ　Ａｓ導波路層４
６においては、導波路幅Ｗを有する２本の″導波路６４
．６６が交差角２θで交差している。

すなわち、ｐ＋型ＡＮ　Ｇａ　Ａｓクラッド層４８にお
ける低抵抗領域５４とそれ以外の相対的に抵抗の高い領
域との境界に対して、それぞれ反対方向に交差角θで交
差している。そして、導波路６４は入射ボート６８およ
び出射ボート７０を有し、また導波路６６は入射ボート
７２および出射ボート７４を有している。

次に、第２の実施例の装置の動作を説明する。

この第２の実施例の装置の動作は、上記第１の実施例の
それとほとんど同じであるが、ｐ＋型Ａｎ　Ｇａ　Ａｓ
クラッド層４８の中央部に低抵抗領域５４が形成されて
いるため、キャリアはｐ　型Ａｊ）Ｇａ　Ａｓクラッド
層４８の低抵抗領域５４を通ってｎ−型Ｇａ　Ａｓ導波
路４６の中央部にのみ注入される。更に、下部クラッド
層４４内に形成された電流ブロック領域４４ａにより低
抵抗層５４の下部の導波路層４６の中央部にのみ限定さ
れる。従って、低抵抗領域５４の下方に位置しないｎ−
型Ｇａ　Ａｓ導波路層４６の両側部にはキャリアは注入
されない。すなわち、ｐ＋型ＡｇｃａＡｓクラッド層４
８に形成された低抵抗領域５４及び電流ブロック領域４
４ａはキャリアの注入を所定の領域に制限すると共に、
この制限によってキャリアの注入効率を高めている。第
２の実施例においては、上記第１の実施例よりもキャリ
アの注入される領域の制限が大きいために、キャリアの
注入効率は一層高くなっている。

このようにして、ｎ　型Ｇａ　Ａｓ導波路層４６の中央
部にのみキャリアが注入され、かつそこに閉じ込められ
るため、プラズマ効果によってその部分の誘電率が低下
し、屈折率が低下する。従って、ｎ−型Ｇａ　Ａｓ導波
路層４６は、屈折率の異なる３領域に分割される。

いま、第４図に示されるように、導波路６４の入射ボー
ト６８から入射した光および導波路６６の入射ボート７
２から入射した光は、Ａｕ　Ｇｅ　／Ｎｉ／Ａｕｆｆ１
極６０とＣｒ／Ａｕ電極６２との間に電圧が加えられて
いない場合には、ｎ−型ＧａＡｓ導波路層４６を通って
それぞれ導波路６４の出射ボート７０および導波路６６
の出射ボート７４へ進行する。しかし、Ａｕ　Ｇｅ　／
Ｎｔ　／Ａｕ電極６０とＣｒ／Ａｕ電極６２との間に所
定の電圧が加えられ、ｎ″″型Ｇａ　Ａｓ導波路層４６
の中央部の屈折率が低下する場合には、導波路６４の入
射ボート６８から入射した光は、ｎ−型ＧａＡｓ導波路
層４６の互いに屈折率の異なる２領域の境界において全
反射されて、導波路６６の出射ボート７４へ進行し、ま
た同様にして導波路６６の入射ボート７２から入射され
た光は、導波路６４の出射ボート７０へ進行する。

このようにして、第２の実施例による半導体スイッチは
入射した光に対してスイッチング作用を行なうが、上記
第１の実施例が一方向からの入射光に対してのみスイッ
チング作用を行なう、いわゆる片方向スイッチであるの
に対し、この第２の実施例は二方向からの入射光に対し
てスイッチング作用を行なう、いわゆる双方向スイッチ
となっている。そして前述した第１の実施例における種
々の効果は、すべてこのｍ　２の実施例も有している。

なお、上記第２の実施例においては、導波路層４６が低
キヤリア濃度のｎ−型Ｇａ　Ａｓから形成されているが
、その導Ｔｕ型はｎ−型に限らず、例えばは低キヤリア
濃度のｐ−型Ｇａ　Ａｓやｉ型Ｇａ　Ａｓから形成され
てもよい。ただし、電子よりホールの方が光吸収が大き
いため、ｐ−型よりもｎ−型の方が望ましい。

また、ロー型Ｇａ　Ａｓ導波路層４６をダブルへテロ構
造に挟む下部クラッド層４４およびクラッド層４８はそ
れぞれｎ＋型およびｐ＋型ＡＮ　ＧａＡｓの組合わせに
なっているが、これらの導電型が入れ替わって、ｐ　型
ＡＩ　Ｇａ　Ａｓ下部クラッド層およびｎ＋型ＡΩＧａ
　Ａｓクラッド層の組合わせになってもよい。さらにま
た、Ｇ　ａ　Ａ　ｓ系の半導体により光スイッチが構成
されているが、例えばＩｎＧａＡｓＰ系やＩｎＰ系など
その他の半導体を用いても同様の構造の光スイッチを構
成することができる。

次に、本発明の第１の実施例に係る半導体光スイッチの
製造方法を、第５図を用いて順次に説明する。

半導体基板として例えばキャリア濃度２×１０１８ｃＩ
１１−３のｎ＋型Ｇ　ａ　Ａ　ｓ　基板２上に、キ＋　
ＩＪア濃度ｌＸ１０ｃｍ、厚さ２μｍのｎ　型Ａｇ　Ｇ
ａ　　　Ａｓ　　（ｘ−０，１）下部クラッドｘ　　　
　　　ｌ−Ｘ 層４を成長させる。そして、次に、下部クラッド層４上
に後で形成する低抵抗領域の下方部分に相当する部分を
マスク層で覆い、Ｈ＋を４００Ｋｅ■で３×１０　個／
ｃｓ＋２の濃度にイオン注入し、電流ブロック領域４ａ
を形成する。この電流ブロック領域４ａを形成する方法
としては、更に、Ｂｅイオンを４００ＫｅＶでＩ×１０
　個／ｃ１１２の濃度でイオン注入したり、また亜鉛拡
散を行ったりしても形成することができる。そしてこの
ｎ＋型Ａｐ　Ｇａ　Ａｓ下部クラッド層４上に、キヤリ
ア濃度１×１０　印　、厚さ１μｍのｎ−型Ｇａ　Ａｓ
エピタキシャル層５を成長させる。さらにこのｎ″″型
Ｇａ　Ａｓエピタキシャル層５上に、Ｂ　　−８ キャリア濃度ｌＸ１０ｃｍ　　、厚さ１μｍのｐ＋型Ａ
Ｎ　　Ｇａ　１．Ａｓ　　（ｘ−０，１）層７を成長さ
せる。このようにして、禁止帯が小さいｎ　型Ｇａ　Ａ
ｓエピタキシャル層５がこれよりも禁止帯が大きいｎ＋
型ＡｇＧａ　Ａｓ下部クラッド層４とｐ＋型Ａ、ｌ？　
Ｇａ　Ａｓエピタキシャル層７とに上下から挾まれた、
いわゆるダブルへテロ構造を形成する。

そしてｐ　型ＡｇＧａ　Ａｓエピタキシャル層７上に、
キャリア濃度ｌＸｌ０ＣＩＩ＋、厚さ１μｍのｎ型Ｇａ
　Ａｓエピタキシャル層９を成長させる。

なお、これらｎ　型ＡＮ　Ｇａ　Ａｓ下部クラッド層４
、ｎ−型Ｇａ　Ａｓエピタキシャル層５、ｐ＋型ＡＤ　
Ｇａ　Ａｓエピタキシャル層７およびｎ型ＧａＡｓエピ
タキシャル層９の各層は、ＯＭＶＰＥ（有機金属気相エ
ピタキシャル）法を用いたエピタキシャル成長によって
格子整合して順次積層していく　（第５図（ａ）参照）
。

次イで、ｎ型Ｇａ　Ａｓエピタキシャル層９上に、熱Ｃ
ＶＤ　（化学的気相成長）法を用いてシリコン窒化膜８
２を堆積する（第５図（ｂ）参照）。続いて、このシリ
コン窒化膜８２上に、フォトリソグラフィ技術を用いて
、導波路幅Ｗ、交差角２θの交差導波路パターンのレジ
スト８４を形成する（第５図（ｃ）参照）。

このようにパターニングされたレジスト８４をマスクと
してシリコン窒化膜８２をエツチング除去した後、さら
にドライエツチング法を用いてｎ型Ｇａ　Ａｓエピタキ
シャル層９、ｐ　型ＡｌＧａＡｓエピタキシャル層７お
よびｎ−型Ｇａ　Ａｓエピタキシャル層５のエツチング
をｎ　　型ＡｆＩＧａＡｓ下部クラッド層４上面に達す
るまで行なう。

このドライエツチングの条件は、例えばＢＣＲａ：１０
ｓｅｃ１Ｍ、　　１．　５　Ｐ　ａ、０　、　５　Ｗ　
／　ａｍ　２とする。

このドライエツチングによって、ロ　型Ａｆｆ　ＧａＡ
ｓ下部クラッド層４上のｎ−型Ｇａ　Ａｓ導波路層６、
このｎ−型Ｇａ　Ａｓ導波路層６上のｐ＋型ＡＮ　Ｇａ
　Ａｓクラッド層８、およびこのｐ＋型ＡＮ　Ｇａ　Ａ
ｓクラッド層８上のｎ型Ｇａ　Ａｓコンタクト層１０を
それぞれ形成する。その後、レジスト８４を除去する（
第５図（ｄ）参照）。

次いで、既にパターニングされているシリコンｕ化８８
２をマスクとして、露出されたｎ　型ＡｆＩＧａ　Ａｓ
下部クラッド層４上にｉ型ＡｇＸＧａ　　　Ａｓ　　（
ｘ−０，０２）埋め込み層１２を−Ｘ 埋め込み成長させる。このｉ型Ａｉ）Ｇａ　Ａｓ埋め込
み層１２の埋め込み成長は、ＯＭＶＰＥ法を用い、例え
ば基板温度Ｔｓｕｂ：６５０℃、気圧１０Ｔｏｒｒの条
件において、ｎ型Ｇａ　Ａｓコンタクト層１０上面の高
さに達するまで行なう。このようにして、ｎ−型Ｇａ　
Ａｓ導波路層６、ｐ　型ＡρＧ＠　Ａｓクラッド層８、
およびｎ型Ｇａ　Ａｓコンタクト層１０の両側を、１型
ＡＮ　Ｇａ　Ａｓ埋め込み層１２によって挟むようにす
る（第５図（ｅ）参照）。

次いで、シリコン窒化膜８２を除去した後、ｉ型ＡΩＧ
ａ　Ａｓ埋め込み層１２およびｎ型ＧａＡｓコンタクト
層１０上に、熱ＣＶＤ法を用い、温度６５０℃、ＮＨ：
５．６Ω／ｍｉｎ、Ｓ１Ｈ（４％）／Ｎ２　（９６％）
：２．９ｊ！／ｍｉｎの条件において、厚さ１００ＯＡ
のシリコン窒化膜１６を堆積させる。続いて、このシリ
コン窒化膜１６上に、プラズマＣＶＤ法を用い、温度２
５０℃、５０Ｗ１気圧０．　９ＴｏｒｒＳＳ　ｉ　Ｈ４
（４％）／Ｎ　　　（９６％）　　：　２０ｓｃｃａ＋
、　　Ｎ２０　：３０．０ｓｅｃ＋ａの条件において、
厚さ２００　ｏ＠のシリコン酸化膜１８を堆積する（第
５図（ｆ）参照）。

次いで、全面にレジスト８６を塗布し、フォトリソグラ
フィ技術を用いて、ｐ　型ＡＮ　Ｇａ　Ａｓクラッド層
８の一半部に対応する場所のレジスト８６を開口する。

そしてこのようにパターニングされたレジスト８６をマ
スクとして、例えばＣＦ４によるＲＩＥ　（反応性イオ
ンエツチング）法を用いて、シリコン酸化膜１８および
シリコン窒化膜１４をエツチングし、窓明けを行なうす
る（第５図（ｇ）参照）。

次いで、レジスト８６を除去した後、このサンプルをＺ
　ｒｌ　Ａ　Ｓ　２と共に石英アンプルに真空封止する
。そして、ｐ＋型Ａ１１Ｇａ　Ａｓクラッド層８の一半
部に対応する場所を窓明けされたシリコン酸化膜１６お
よびシリコン窒化膜１４をマスクとし、温度６３０℃の
条件において亜鉛拡散を行なう。このとき、この亜鉛拡
散はｎ−型Ｇａ　Ａｓ導波路層６上面から少し上方のｐ
　型Ａ、１７　Ｇａ　Ａｓクラッド層８中にまで来るよ
うにする。このように亜鉛拡散がｎ−型Ｇａ　Ａｓ導波
路層６上面に達しないようにするのは、後の工程におけ
る熱処理によってｎ−型Ｇａ　Ａｓ導波路層６にまで亜
鉛が拡散されないようにするためである。このようにし
て、ｐ　型Ａ、７７　Ｇａ　Ａｓクラッド層８の一半部
に、亜鉛Ｚｎが添加されて相対的に抵抗が低くなった低
抵抗領域１４を形成する（第５図（ｈ）参照）。

次いで、上面にＣｒ／Ａｕｆｆ１極２０を形成し、シリ
コン酸化膜１８およびシリコン窒化膜に既に窓明けして
いるコンタクトホールを介してｎ型Ｇａ　Ａｓコンタク
ト層１０に接続する。また、ｎ　型Ｇａ　Ａｓ基板２底
面上にもＡｕＧｅ／Ｎｉ／　Ａ　ｕ電極２２を形成する
（第５図（ｉ）参照）。

なお、図示はしないが、導波路幅Ｗを有し、交差角２θ
で交差する２本の導波路がｎ−型ＧａＡｓ導波路層６に
接続されている。そしてこれら２本の導波路は、ｐ＋型
ＡΩＧａ　Ａｓクラッド層８における低抵抗領域１４と
それ以外の相対的に抵抗の高い領域との境界に対して、
それぞれ反対方向に交差角θを有して交差している。

そして最後に、５ＩＩＩＩＩ長に端面の男開を行なって
、導波路チップを切り出す。このようにして、上記第１
の実施例による半導体光スイッチを製造する。

なお、レジスト８６のバターニングにおいて、上記のよ
うにｐ　＋）ＭＡＤ　Ｇａ　Ａｓクラッド層８の一半部
に対応する場所のレジスト８６を開口するのではなく、
ｐ＋型ＡＮ　Ｇａ　Ａｓクラッド層８の中央部に対応す
る場所のレジスト８６を開口し、このようにパターニン
グされたレジスト８６をマスクとしてシリコン酸化膜１
８およびシリコン窒化８１６のエツチングを行ない、そ
してｐ　型ＡｇＧａ　Ａｓクラッド層８の中央部に対応
する場所に窓明けされたシリコン酸化膜１８およびシリ
コン窒化膜１６をマスクとして亜鉛の拡散を行ない、ｐ
＋型ＡΩＧａ　Ａｓクラッド層８の中央部に低抵抗領域
を形成し、下部クラッド層４４内の低抵抗領域下方部分
を除き電流ブロック領域を形成すれば、上記第２の実施
例と同様のＭ造になり、双方向性の半導体光スイッチを
製造することができる。

また、ｐ　型ＡＪ７　Ｇａ　Ａｓクラッド層８の一半部
に亜鉛を拡散して低抵抗領域１４を形成しているが、亜
鉛の替わりに例えばベリリウム（Ｂｅ　）であってもよ
い。

また、ｎ　型Ｇａ　Ａｓ　ｌ；！；板２上に、ｎ＋型Ａ
Ｊ７Ｇａ　Ａｓ下部クラッド層４、ｎ−型Ｇａ　Ａｓ導
波路層６、ｐ　型Ａｊ！　Ｇａ　Ａｓクラッド層８、お
よびｎ型Ｇａ　Ａｓ層コンタクト層１０をそれぞれ形成
しているが、このような組合わせではなく、ｎ−型Ｇａ
　Ａｓ導波路層６を挟む基板および各層の導電型が入れ
替わって、ｐ　型Ｇａ　Ａｓ基板上に、ｐ＋型ＡＮ　Ｇ
ａ　Ａｓ下部クラッド層、ｐ−型Ｇａ　Ａｓ導波路層６
、ｎ＋型ＡＭ　Ｇａ　Ａｓクラッド層、およびｐ形Ｇａ
　Ａｓ層コンタクト層という組合わせに形成してもよい
。ただし、この場合においては、ｎ＋型Ａ、９　Ｇａ　
Ａｓクラッド層の一部に低抵抗領域を形成するために注
入する不純物は、例えばシリコン（Ｓｌ）でなければな
らない。

そしていずれの場合においても、導波路層６の導電型は
ｎ　型に限らず、例えば低キヤリア濃度のｐ−型Ｇａ　
Ａｓやｉ型Ｇａ　Ａｓであってもよい。

ただし、電子よりホールの方が光吸収が大きいため、ｐ
″″型よりもｎ−型の方が望ましい。

〔発明の効果〕 以上、詳細に説明したように本発明により作製される光
スイッチによれば、導波路層がその禁止帯よりも大きな
禁止帯を有する第１導電型の半導体基板と第２導電型の
クラッド層とに上下から挟まれたダブルへテロ構造とな
っていることによって、プラズマ効果により導波路層の
一部に低屈折領域を生じさせ、その境界において入射光
をその波長に依存することなく全反射させる。また、導
波路層が高キャリア濃度の半導体基板とクラッド層とに
挟まれた低キヤリア層であり、かつ両側を低屈折領域に
より挟まれていることによって、損失を減少させる。更
に上部クラッド層に形成された低抵抗領域と下部クラッ
ド層に形成された電流ブロック領域とによりキャリア注
入領域が正確に限定され、これによって、消光比の高い
光スイッチングが行なわれるので、優れた低ｔｉ失特性
を有し、かつ波長依存性のない光スイッチングを行なう
ことができる。

【図面の簡単な説明】

第１図は、本発明の第１の実施例により製造される半導
体光スイッチの断面を示す断面図、第２図は、その平面
を示す平面図、第３図は、本発明の第２の実施例により
製造される半導体光スイッチの断面を示す断面図、第４
図は、その平面を示す平面図、第５図は、本発明の第１
の実施例に係る半導体光スイッチの製造方法を示す工程
図である。 ２−−−　ｎ＋型Ｇａ　Ａｓ基板、 ４・・・ｎ＋型ＡＩ　Ｇａ　Ａｓ下部クラッド層、４ａ
・・・電流ブロック領域、 ５・・・ｎ−型Ｇａ　Ａｓエピタキシャル層、６．４６
・・・ｎ″″型Ｇａ　Ａｓ導波路層、７・・・ｐ＋型Ａ
、Ｑ　Ｇａ　Ａｓエピタキシャル層、８・・・ｐ　型Ａ
ΩＧａ　Ａｓクラッド層、９・・・ｎ型Ｇａ　Ａｓエピ
タキシャル層、１０・・・ｎ型Ｇａ　Ａｓ層コンタクト
層、１２．５２−ｉ型ＡｆＩＧａ　Ａｓ埋め込み層、１
４５４・・・低抵抗領域、 １６．５６．８２・・・シリコン窒化膜（Ｓ１３Ｎ４膜
）、 １８゜ ２０゜ ２２゜ ２４゜ ２８゜ ５８・・・シリコン酸化膜（Ｓ　ｉＯ２膜）、６２−Ｃ
ｒ　／　Ａ　ｕ電極、 ６０・＝Ａｕ　Ｇｅ　／Ｎｌ　／Ａｕ電極、２６．６４
．６６・・・導波路、 ３２．６８，７２．・・・入射ボート。

Claims (1)

1. 【特許請求の範囲】 １、一面に第１の電極が形成された第１導電型の半導体
   基板と、 前記半導体基板の他面上に形成される第１導電型の下部
   クラッド層と、 前記下部クラッド層上に形成され、禁止帯が前記下部ク
   ラッド層のそれより小さくかつキャリア濃度が低い導波
   路層と、 前記導波路層上に形成され、禁止帯が前記導波路層のそ
   れより大きくかつキャリア濃度が高い第２導電型の上部
   クラッド層と 前記導波路層及び前記上下クラッド層の両側に設けられ
   、禁止帯が前記導波路層のそれより大きい埋め込み層と
   、 前記上部クラッド層の一部に形成された低抵抗領域と、 前記上部クラッド層の低抵抗領域上に形成された第２の
   電極と 前記光導波路層の下側の前記下部クラッド層中であって
   、前記低抵抗領域の下方のみで電流を流すように形成さ
   れている電流ブロック領域とを含み、 前記第１の電極と前記第２の電極との間に印加する電圧
   により、前記上部クラッド層の前記低抵抗領域と前記電
   流ブロック領域の形成部分を除いた領域を通って前記導
   波路層の所定の領域にキャリアを注入することを特徴と
   する半導体光スイッチ。 ２、前記低抵抗層が前記上部クラッド層の一半分に形成
   されていることを特徴とする請求項１記載の半導体光ス
   イッチ。 ３、前記低抵抗領域が前記上部クラッド層の中央部に形
   成されていることを特徴とする請求項１記載の半導体光
   スイッチ。 ４、第１導電型の半導体基板上に下部クラッド層となる
   第１導電型の第１のエピタキシャル層を形成する第１の
   工程と、 前記第１のエピタキシャル層の所定の領域に電流ブロッ
   ク領域となる高抵抗領域を形成する第２の工程と、 前記第１のエピタキシャル層上に、禁止帯が前記半導体
   基板のそれより小さくかつキャリア濃度が低い第２のエ
   ピタキシャル層を成長させる第３の工程と、 前記第２のエピタキシャル層上に、禁止帯が前記第２の
   エピタキシャル層のそれより大きくかつキャリア濃度が
   高い第２導電型の第３のエピタキシャル層を成長させる
   第４の工程と、 前記第２および第３のエピタキシャル層を選択的にエッ
   チングして、前記第２のエピタキシャル層からなる導波
   路層およびこの導波路層上の前記第３のエピタキシャル
   層からなる上部クラッド層をそれぞれ形成する第５の工
   程と、 前記導波路層および前記上部クラッド層の両側に、禁止
   帯が前記導波路層のそれより大きい埋め込み層を形成す
   る第６の工程と、 前記上部クラッド層の一部に低抵抗領域を形成する第７
   の工程と、 前記クラッド層の前記低抵抗領域上に第１の電極を形成
   すると共に、前記半導体基板の底面上に第２の電極を形
   成する第８の工程と を含むことを特徴とする半導体光スイッチの製造方法。 ５、前記第２の工程で前記高抵抗領域を形成する際、Ｚ
   ｎ拡散法、イオン注入法等を使用することを特徴とする
   請求項４記載の半導体光スイッチの製造方法。 ６、前記低抵抗領域を前記上部クラッド層の一半部に形
   成することを特徴とする請求項４又は５記載の半導体光
   スイッチの製造方法。 ７、前記低抵抗領域を前記クラッド層の中央部に形成す
   ることを特徴とする請求項４、５又は６記載の半導体光
   スイッチの製造方法。