JPH02146530A - 半導体光スイッチとその製造方法 - Google Patents
半導体光スイッチとその製造方法Info
- Publication number
- JPH02146530A JPH02146530A JP30179988A JP30179988A JPH02146530A JP H02146530 A JPH02146530 A JP H02146530A JP 30179988 A JP30179988 A JP 30179988A JP 30179988 A JP30179988 A JP 30179988A JP H02146530 A JPH02146530 A JP H02146530A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- waveguide
- gaas
- cladding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/29—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the position or the direction of light beams, i.e. deflection
- G02F1/31—Digital deflection, i.e. optical switching
- G02F1/313—Digital deflection, i.e. optical switching in an optical waveguide structure
- G02F1/3137—Digital deflection, i.e. optical switching in an optical waveguide structure with intersecting or branching waveguides, e.g. X-switches and Y-junctions
- G02F1/3138—Digital deflection, i.e. optical switching in an optical waveguide structure with intersecting or branching waveguides, e.g. X-switches and Y-junctions the optical waveguides being made of semiconducting materials
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体光スイッチとその製造方法に係り、特に
半導体先導波路層から構成され、光通信や光情報処理に
不可欠な光路の切替えを行なう半導体光スイッチに関す
る。
半導体先導波路層から構成され、光通信や光情報処理に
不可欠な光路の切替えを行なう半導体光スイッチに関す
る。
従来の光スイッチにおいては、光伝送媒質の音響光学効
果による光の偏光を用いたもの、媒質の電気光学効果に
よる光の偏光を用いたもの、方向性結合器の結合係数を
電気光学効果により変えるもの、方向結合器と光位相変
調器を組み合わせたものなどがある。しかし、これらの
いずれも導波路として低損失特性、低漏話特性、高速性
などの導波形スイッチの基本特性をすべて満足するもの
ではない。こうした問題点を解決するものとして、導波
路層にキャリアを注入してその屈折率を低下させ、この
屈折率変化を光スイッチに利用する提案が成されている
。
果による光の偏光を用いたもの、媒質の電気光学効果に
よる光の偏光を用いたもの、方向性結合器の結合係数を
電気光学効果により変えるもの、方向結合器と光位相変
調器を組み合わせたものなどがある。しかし、これらの
いずれも導波路として低損失特性、低漏話特性、高速性
などの導波形スイッチの基本特性をすべて満足するもの
ではない。こうした問題点を解決するものとして、導波
路層にキャリアを注入してその屈折率を低下させ、この
屈折率変化を光スイッチに利用する提案が成されている
。
例えば特開昭６０−１７３５１９号に示される半導体光
スイッチにおいては、ノンドープのＩｎＧａ Ａｓ Ｐ
光導波路層がこれよりも禁止帯が大きいｎ型１ｎＰ基板
とＰ形ＩｎＰグラッド層とに挟まれたいわゆるダブルへ
テロ構造を有し、このダブルヘテロ構造のｐ−ｎ接合に
順方向に電流を流し、ＩｎＧａＡｓ先導波路層にキャリ
アを注入するようになっている。そして、このＩｎＧａ
Ａｓ光導波路層におけるプラズマ効果によって屈折率を
低下させている。しかし、上記特開昭６０−１７３５１
９号の半導体光スイッチにおいては、損失がまだ充分に
は改善されてなく、また用途も限定されていた。
スイッチにおいては、ノンドープのＩｎＧａ Ａｓ Ｐ
光導波路層がこれよりも禁止帯が大きいｎ型１ｎＰ基板
とＰ形ＩｎＰグラッド層とに挟まれたいわゆるダブルへ
テロ構造を有し、このダブルヘテロ構造のｐ−ｎ接合に
順方向に電流を流し、ＩｎＧａＡｓ先導波路層にキャリ
アを注入するようになっている。そして、このＩｎＧａ
Ａｓ光導波路層におけるプラズマ効果によって屈折率を
低下させている。しかし、上記特開昭６０−１７３５１
９号の半導体光スイッチにおいては、損失がまだ充分に
は改善されてなく、また用途も限定されていた。
また、例えば特開昭６０−１３４２１９号に示される半
導体光スイッチにおいては、ＩｎＰ基板と、このＩｎＰ
基板上に順に積層したＩｎＧａＡｓ Ｐ層およびＩｎＰ
層からなる超格子層と、この超格子層上のＩｎＰグラッ
ド層とを有し、この超格子層に電流を流してキャリアを
注入するようになっている。そして、この超格子層にお
けるバンドフィリング効果によって光の吸収端波長をシ
フトさせる。こうしてクラマース・クロニッヒ（Ｋｒａ
ｍｅｒｓ−Ｋｒｏｎｌｇ ）の関係により吸収端波長近
傍の屈折率を低下させている。しかし、上記特開昭６０
−１３４２１９号の半導体光スイッチにおいては、損失
がまだ充分には改善されてなく、さらに適用可能な光の
波長が半導体のバンドギャップエネルギーＥｇにほぼ一
致するように限定されるという波長依存性があり、用途
も限定されていた。
導体光スイッチにおいては、ＩｎＰ基板と、このＩｎＰ
基板上に順に積層したＩｎＧａＡｓ Ｐ層およびＩｎＰ
層からなる超格子層と、この超格子層上のＩｎＰグラッ
ド層とを有し、この超格子層に電流を流してキャリアを
注入するようになっている。そして、この超格子層にお
けるバンドフィリング効果によって光の吸収端波長をシ
フトさせる。こうしてクラマース・クロニッヒ（Ｋｒａ
ｍｅｒｓ−Ｋｒｏｎｌｇ ）の関係により吸収端波長近
傍の屈折率を低下させている。しかし、上記特開昭６０
−１３４２１９号の半導体光スイッチにおいては、損失
がまだ充分には改善されてなく、さらに適用可能な光の
波長が半導体のバンドギャップエネルギーＥｇにほぼ一
致するように限定されるという波長依存性があり、用途
も限定されていた。
このように従来の半導体光スイッチは、低損失特性を充
分に満足させるものではなく、また波長依存性を有する
ものもある等の問題があった。
分に満足させるものではなく、また波長依存性を有する
ものもある等の問題があった。
そこで本発明は、低損失特性を向上させ、かつ波長依存
性のない半導体光スイッチと、その歩留りのよい製造方
法を提供することを目的とする。
性のない半導体光スイッチと、その歩留りのよい製造方
法を提供することを目的とする。
本発明による半導体光スイッチは、一面に第１の電極が
形成された第１導電型の半導体基板と、この半導体基板
の他面上に形成され禁止帯が半導体基板のそれより小さ
くかつキャリア濃度が低いリッジ形の導波路層と、この
導波路層のリッジ部上に形成され禁止帯が導波路層のそ
れより大きくかつキャリア濃度が高い第２導電型のクラ
ッド層と、このクラッド層の一部に形成された低抵抗領
域と、クラッド層上に形成された第２の電極とを具備し
、第１の電極と第２の電極との間に印加する電圧により
、クラッド層の低抵抗領域を通って導波路層の一部にキ
ャリアを注入することを特徴とする。
形成された第１導電型の半導体基板と、この半導体基板
の他面上に形成され禁止帯が半導体基板のそれより小さ
くかつキャリア濃度が低いリッジ形の導波路層と、この
導波路層のリッジ部上に形成され禁止帯が導波路層のそ
れより大きくかつキャリア濃度が高い第２導電型のクラ
ッド層と、このクラッド層の一部に形成された低抵抗領
域と、クラッド層上に形成された第２の電極とを具備し
、第１の電極と第２の電極との間に印加する電圧により
、クラッド層の低抵抗領域を通って導波路層の一部にキ
ャリアを注入することを特徴とする。
また、本発明による半導体光スイッチの製造方法は、第
１導電型の半導体基板上に禁止帯が半導体基板のそれよ
り小さくかつキャリア濃度が低い第１のエピタキシャル
層を成長させる第１の工程と、第１のエピタキシャル層
上に禁止帯が第１のエピタキシャル層のそれより大きく
かつキャリア濃度が高い第２導電型の第２のエピタキシ
ャル層を成長させる第２の工程と、第１および第２のエ
ピタキシャル層を選択的にエツチングしてリッジ形の第
１のエピタキシャル層からなる導波路層を形成すると共
に導波路層上の第２のエピタキシャル層からなるクラッ
ド層を形成する第３の工程と、クラッド層の一部に低抵
抗領域を形成する第４の工程と、クラッド層の低抵抗領
域上に第１の電極を形成し、半導体基板底面上に第２の
電極を形成する第５の工程とを備えることを特徴とする
。
１導電型の半導体基板上に禁止帯が半導体基板のそれよ
り小さくかつキャリア濃度が低い第１のエピタキシャル
層を成長させる第１の工程と、第１のエピタキシャル層
上に禁止帯が第１のエピタキシャル層のそれより大きく
かつキャリア濃度が高い第２導電型の第２のエピタキシ
ャル層を成長させる第２の工程と、第１および第２のエ
ピタキシャル層を選択的にエツチングしてリッジ形の第
１のエピタキシャル層からなる導波路層を形成すると共
に導波路層上の第２のエピタキシャル層からなるクラッ
ド層を形成する第３の工程と、クラッド層の一部に低抵
抗領域を形成する第４の工程と、クラッド層の低抵抗領
域上に第１の電極を形成し、半導体基板底面上に第２の
電極を形成する第５の工程とを備えることを特徴とする
。
本発明の半導体光スイッチによれば、導波路層がその禁
止帯よりも大きな禁止帯を有する第１導電型の半導体基
板と第２導電型のクラッド層とに挟まれたダブルへテロ
構造となっていることによって、プラズマ効果により導
波路層の一部に低屈折領域を生じさせ、その境界におい
て入射光をその波長に依存することなく全反射させる。
止帯よりも大きな禁止帯を有する第１導電型の半導体基
板と第２導電型のクラッド層とに挟まれたダブルへテロ
構造となっていることによって、プラズマ効果により導
波路層の一部に低屈折領域を生じさせ、その境界におい
て入射光をその波長に依存することなく全反射させる。
また、導波路層が高キャリア濃度の半導体基板とクラッ
ド層とに挟まれた低キヤリア層であることによって、損
失を減少させる。これによって、消光比の高い光スイッ
チングが行なわれる。
ド層とに挟まれた低キヤリア層であることによって、損
失を減少させる。これによって、消光比の高い光スイッ
チングが行なわれる。
また、本発明の製造方法では、上記のような半導体光ス
イッチが歩留りよく作製されることになる。
イッチが歩留りよく作製されることになる。
以下、本発明を図示する実施例に基づいて具体的に説明
する。
する。
第１図は本発明の第１の実施例による半導体光スイッチ
の断面を示す断面図、第２図は第１の実施例による半導
体光スイッチの平面を示す平面図である。
の断面を示す断面図、第２図は第１の実施例による半導
体光スイッチの平面を示す平面図である。
第１図において、例えばキャリア濃度２×１０１８ｃＩ
Ｔ＋−３のｎ＋型Ｇａ Ａｓ基板２上に、キャリア濃度
１×１０ （至）、厚さ２μｍのｎ 型ＡＪ２ Ｇａ
Ａｓ （ｘ−０，１）下部クラッドｘ
１−ｘ 層４が形成されている。このｎ＋型Ａｊｌ） Ｇａ Ａ
ｓ下部クラッド層４上には、キャリア濃度ｌ×１０１５
ｃＩＩ＋−３のｎ−型Ｇａ Ａｓ導波路層６がリッジ形
に形成され、このりッジ部の厚さは１．０μｍとなって
いる。そしてこのｎ−型Ｇａ Ａｓ導波路層６のリッジ
部上には、キャリア濃度１ｘ１０１８（７）、厚さ１μ
ｍのｐ 型ＡＩＩ Ｇａ Ａｓｘ １−
ｘ （ｘ−０，１）クラッド層８が形成されている。
Ｔ＋−３のｎ＋型Ｇａ Ａｓ基板２上に、キャリア濃度
１×１０ （至）、厚さ２μｍのｎ 型ＡＪ２ Ｇａ
Ａｓ （ｘ−０，１）下部クラッドｘ
１−ｘ 層４が形成されている。このｎ＋型Ａｊｌ） Ｇａ Ａ
ｓ下部クラッド層４上には、キャリア濃度ｌ×１０１５
ｃＩＩ＋−３のｎ−型Ｇａ Ａｓ導波路層６がリッジ形
に形成され、このりッジ部の厚さは１．０μｍとなって
いる。そしてこのｎ−型Ｇａ Ａｓ導波路層６のリッジ
部上には、キャリア濃度１ｘ１０１８（７）、厚さ１μ
ｍのｐ 型ＡＩＩ Ｇａ Ａｓｘ １−
ｘ （ｘ−０，１）クラッド層８が形成されている。
このようにして、禁止帯が小さいロー型Ｇａ Ａｓ導波
路層６がこれよりも禁止帯が大きいｎ＋型ＡｌｌＧａ
Ａｓ下部クラッド層４とｐ 型ＡｊＪ ＧａＡｓクラッ
ド層８とに上下から挟まれた、いわゆるダブルへテロ構
造が形成されている。
路層６がこれよりも禁止帯が大きいｎ＋型ＡｌｌＧａ
Ａｓ下部クラッド層４とｐ 型ＡｊＪ ＧａＡｓクラッ
ド層８とに上下から挟まれた、いわゆるダブルへテロ構
造が形成されている。
そして第１図および第２図に示されるように、ｎ＋型Ａ
Ｎ Ｇａ Ａｓクラッド層８の一半部には、例えば亜鉛
（Ｚｎ ）が添加されて抵抗が低くなっている低抵抗領
域１０が形成されている。また、ｐ 型Ａｉ）Ｇａ Ａ
ｓクラッド層８上には、キャリア濃度Ｉ Ｘ １０１８
ｃｍ−３、厚さ０．５μｍのｐ 型Ｇａ Ａｓコンタク
ト層１２が形成されている。
Ｎ Ｇａ Ａｓクラッド層８の一半部には、例えば亜鉛
（Ｚｎ ）が添加されて抵抗が低くなっている低抵抗領
域１０が形成されている。また、ｐ 型Ａｉ）Ｇａ Ａ
ｓクラッド層８上には、キャリア濃度Ｉ Ｘ １０１８
ｃｍ−３、厚さ０．５μｍのｐ 型Ｇａ Ａｓコンタク
ト層１２が形成されている。
そして、リッジ部上面を除くｎ−型Ｇａ Ａｓ導波路層
６上およびその側壁、ｐ 型ＡＮ Ｇａ Ａｓクラッド
層８側壁、ｎ 型Ｇａ Ａｓコンタクト層１２上および
その側壁には、厚さ１０００ のシリコン窒化膜（Ｓｉ
３Ｎ４膜）１４および厚さ２００ＯＡのシリコン酸化１
１ （Ｓ Ｌ Ｏ２膜）１６が堆積されている。そして
ｎ 型ＡＮ Ｇａ Ａｓクラッド層８の低抵抗領域１０
上方のシリコン窒化８１４およびシリコン酸化膜１６に
窓明けされたコンタクトホールを介して、ｎ＋型Ｇａ
Ａｓコンタクト層１２とＣｒ／Ａｕ電極１８が接続して
形成されている。さらに、ｎ 型Ｇａ Ａｓ基板２の底
面上にもＡｕ にｅ ／Ｎ ｔ／Ａｕ電極２０が形成さ
れている。
６上およびその側壁、ｐ 型ＡＮ Ｇａ Ａｓクラッド
層８側壁、ｎ 型Ｇａ Ａｓコンタクト層１２上および
その側壁には、厚さ１０００ のシリコン窒化膜（Ｓｉ
３Ｎ４膜）１４および厚さ２００ＯＡのシリコン酸化１
１ （Ｓ Ｌ Ｏ２膜）１６が堆積されている。そして
ｎ 型ＡＮ Ｇａ Ａｓクラッド層８の低抵抗領域１０
上方のシリコン窒化８１４およびシリコン酸化膜１６に
窓明けされたコンタクトホールを介して、ｎ＋型Ｇａ
Ａｓコンタクト層１２とＣｒ／Ａｕ電極１８が接続して
形成されている。さらに、ｎ 型Ｇａ Ａｓ基板２の底
面上にもＡｕ にｅ ／Ｎ ｔ／Ａｕ電極２０が形成さ
れている。
第２図に示されるように、ｎ″″型Ｇａ Ａｓ導波路層
６においては、導波路幅Ｗ−５μｍを有する２本の導波
路２２．２４が交差角２θ−３″で交差している。すな
わち、ｐ 型ＡｊＪ Ｇａ Ａｓクラッド層８における
低抵抗領域１０とそれ以外の相対的に抵抗の高い領域と
の境界に対して、それぞれ反対方向に交差角θ−１，５
”で交差している。
６においては、導波路幅Ｗ−５μｍを有する２本の導波
路２２．２４が交差角２θ−３″で交差している。すな
わち、ｐ 型ＡｊＪ Ｇａ Ａｓクラッド層８における
低抵抗領域１０とそれ以外の相対的に抵抗の高い領域と
の境界に対して、それぞれ反対方向に交差角θ−１，５
”で交差している。
そして、導波路２２は入射ボート２６および出射ボート
２８を有し、また導波路２４は入射ボート３０および出
射ボート３２を存している。
２８を有し、また導波路２４は入射ボート３０および出
射ボート３２を存している。
次に、上記第１の実施例の装置の動作を説明する。
Ｃｒ／Ａｕ電極１８とＡｕ Ｇｅ ／Ｎｌ ／Ａｕ電極
２０との間に所定の電圧を加え、ｐ 型ＡｌＧａ Ａｓ
クラッド層８、ｎ−型Ｇａ Ａｓ導波路層６およびｎ
型Ａ、Ｑ Ｇａ Ａｓ下部クラッド層４からなるダブル
へテロ構造のｐ−ｎ接合に順方向に電流を流すと、キャ
リアが注入される。ただし、ｎ＋型Ａｊ？ Ｇａ Ａｓ
クラッド層８の一半部に低抵抗領域１０が形成されてい
るため、この低抵抗領域１０を通ってｎ−型Ｇａ Ａｓ
導波路６の一半部にのみこのキャリアの注入がなされる
。従って、低抵抗領域１０下方に位置しないｎ″″型Ｇ
ａ Ａｓ導波路層６の他の一半部にはキャリアは注入さ
れない。すなわち、ｐ 型Ａｊ７ Ｇａ Ａｓクラッド
層８に形成された低抵抗領域１０はキャリアの注入を所
定の領域に制限すると共に、この制限によってキャリア
の注入効率を高めている。
２０との間に所定の電圧を加え、ｐ 型ＡｌＧａ Ａｓ
クラッド層８、ｎ−型Ｇａ Ａｓ導波路層６およびｎ
型Ａ、Ｑ Ｇａ Ａｓ下部クラッド層４からなるダブル
へテロ構造のｐ−ｎ接合に順方向に電流を流すと、キャ
リアが注入される。ただし、ｎ＋型Ａｊ？ Ｇａ Ａｓ
クラッド層８の一半部に低抵抗領域１０が形成されてい
るため、この低抵抗領域１０を通ってｎ−型Ｇａ Ａｓ
導波路６の一半部にのみこのキャリアの注入がなされる
。従って、低抵抗領域１０下方に位置しないｎ″″型Ｇ
ａ Ａｓ導波路層６の他の一半部にはキャリアは注入さ
れない。すなわち、ｐ 型Ａｊ７ Ｇａ Ａｓクラッド
層８に形成された低抵抗領域１０はキャリアの注入を所
定の領域に制限すると共に、この制限によってキャリア
の注入効率を高めている。
このようにして、ｎ−型Ｇａ Ａｓ導波路層６の一半部
にのみキャリアが注入され、かつそこに閉じ込められる
ため、プラズマ効果によってその部分の誘電率が低下し
て屈折率が低下する。従って、ｎ″″型Ｇａ Ａｓ導波
路層６は、互いに屈折率の異なる２領域に分割される。
にのみキャリアが注入され、かつそこに閉じ込められる
ため、プラズマ効果によってその部分の誘電率が低下し
て屈折率が低下する。従って、ｎ″″型Ｇａ Ａｓ導波
路層６は、互いに屈折率の異なる２領域に分割される。
いま、第２図に示されるように、導波路２２の入射ボー
ト２６から入射した光は、Ｃｒ／Ａｕ電極１８とＡｕ
Ｇｅ ／Ｎｌ ／Ａｕ電極２０との間に電圧が加えられ
ていない場合には、ｎ−型ＧａＡｓ導波路層６を通って
導波路２２の出射ボート２８へ進行する。しかし、Ｃｒ
／Ａｕ電極１８とＡｕ Ｇｅ ／Ｎｉ ／Ａｕ電極２ｏ
との間に所定の電圧が加えられ、ｎ−型Ｇａ Ａｓ導波
路層６の一半部の屈折率が低下する場合には、その屈折
率変化率をΔｎ１導波路２２．２４の屈折率をｎ、ｎ”
−型Ｇａ Ａｓ導波路層６における互いに屈折率の異な
る２領域の境界と導波路２２との交差角をθとすると、 θく９０°−８１ｎ−’ （１＋Δｎ／ ｎ）の関係を
満足するとき、導波路２２の入射ボート２６から入射し
た光は出射ボート２８へは進行せず、ｎ−型Ｇａ Ａｓ
導波路層６の互いに屈折率の異なる２領域の境界におい
て全反射されて、導波路２４の出射ボート３２へ進行す
る。このようにして、入射光に対するスイッチングが行
われる。
ト２６から入射した光は、Ｃｒ／Ａｕ電極１８とＡｕ
Ｇｅ ／Ｎｌ ／Ａｕ電極２０との間に電圧が加えられ
ていない場合には、ｎ−型ＧａＡｓ導波路層６を通って
導波路２２の出射ボート２８へ進行する。しかし、Ｃｒ
／Ａｕ電極１８とＡｕ Ｇｅ ／Ｎｉ ／Ａｕ電極２ｏ
との間に所定の電圧が加えられ、ｎ−型Ｇａ Ａｓ導波
路層６の一半部の屈折率が低下する場合には、その屈折
率変化率をΔｎ１導波路２２．２４の屈折率をｎ、ｎ”
−型Ｇａ Ａｓ導波路層６における互いに屈折率の異な
る２領域の境界と導波路２２との交差角をθとすると、 θく９０°−８１ｎ−’ （１＋Δｎ／ ｎ）の関係を
満足するとき、導波路２２の入射ボート２６から入射し
た光は出射ボート２８へは進行せず、ｎ−型Ｇａ Ａｓ
導波路層６の互いに屈折率の異なる２領域の境界におい
て全反射されて、導波路２４の出射ボート３２へ進行す
る。このようにして、入射光に対するスイッチングが行
われる。
この第１の実施例においては、８０ ｍ Ａの電流を注
入したとき、この半導体光スイッチのクロストークは２
０ｄＢとなり、消光比が十分に高い光スイッチとなるこ
とが確認された。そして、この第１の実施例による半導
体スイッチにおいては、ｎ″″型Ｇａ Ａｓ導波路層６
のキャリア濃度が１×１０１５ａ１１−３と低くなって
いるため、自由キャリア吸収が低く抑えられ、光吸収に
よる損失が少ない。
入したとき、この半導体光スイッチのクロストークは２
０ｄＢとなり、消光比が十分に高い光スイッチとなるこ
とが確認された。そして、この第１の実施例による半導
体スイッチにおいては、ｎ″″型Ｇａ Ａｓ導波路層６
のキャリア濃度が１×１０１５ａ１１−３と低くなって
いるため、自由キャリア吸収が低く抑えられ、光吸収に
よる損失が少ない。
また、ｐ 型Ａｆｆ Ｇａ Ａｓクラッド層８のキャリ
ア濃度は１ ｘ １０１８ｃｆｆｌ−３と高いため、キ
ャリアが注入されたｎ−型Ｇａ Ａｓ導波路層６全体で
プラズマ効果が起こり、キャリアが注入されたｎ型Ｇａ
Ａｓ導波路層６の一半部における屈折率の低下が一層
急俊になる。そして、ｐ 型ＡＮ ＧａＡｓクラッド層
８は高キャリアであっても、光が余り入らないために光
吸収による損失は少ない。
ア濃度は１ ｘ １０１８ｃｆｆｌ−３と高いため、キ
ャリアが注入されたｎ−型Ｇａ Ａｓ導波路層６全体で
プラズマ効果が起こり、キャリアが注入されたｎ型Ｇａ
Ａｓ導波路層６の一半部における屈折率の低下が一層
急俊になる。そして、ｐ 型ＡＮ ＧａＡｓクラッド層
８は高キャリアであっても、光が余り入らないために光
吸収による損失は少ない。
さらにまた、キャリア注入により屈折率が低下するプラ
ズマ効果を用いているため、ｎ−型ＧａＡｓ導波路層６
の禁止帯幅より小さいエネルギーの光に対して広くスイ
ッチング作用が可能になる。
ズマ効果を用いているため、ｎ−型ＧａＡｓ導波路層６
の禁止帯幅より小さいエネルギーの光に対して広くスイ
ッチング作用が可能になる。
すなわち波長依存性がなくなる。例えば第１の実施例に
おいては、導波路層にＧａ Ａｓを用いているために、
その禁止帯幅０．９μｍより長波長の光に対して使用す
ることができ、光通信において通常に使用する１、３μ
ｍ帯を充分にカバーすることができる。
おいては、導波路層にＧａ Ａｓを用いているために、
その禁止帯幅０．９μｍより長波長の光に対して使用す
ることができ、光通信において通常に使用する１、３μ
ｍ帯を充分にカバーすることができる。
なお、上記第１の実施例においては、導波路層６が低キ
ヤリア濃度のｎ−型Ｇａ Ａｓから形成されているが、
その導電型はｎ−型に限らず、例えばは低キヤリア濃度
のｐ−型Ｇａ Ａｓやｉ型ＧａＡｓから形成されてもよ
い。ただ、電子よりホールの方が光吸収が大きいため、
ｐ−型よりもｎ型の方が望ましい。
ヤリア濃度のｎ−型Ｇａ Ａｓから形成されているが、
その導電型はｎ−型に限らず、例えばは低キヤリア濃度
のｐ−型Ｇａ Ａｓやｉ型ＧａＡｓから形成されてもよ
い。ただ、電子よりホールの方が光吸収が大きいため、
ｐ−型よりもｎ型の方が望ましい。
また、ｎ−型Ｇａ Ａｓ導波路層６をダブルへテロ構造
に挟む下部クラッド層４およびクラッド層８はそれぞれ
ｎ 型およびｐ 型ＡＮ Ｇａ Ａｓの組合わせになっ
ているが、これらの導電型が入れ替わって、ｐ＋型１９
Ｇａ Ａｓ下部クラッド層およびｎ＋型ＡＪ７ Ｇａ
Ａｓクラッド層の組合わせになってもよい。勿論、こ
の場合には、基板２はｐ＋型Ｇａ Ａｓ基板となる。さ
らにまた、上記第１の実施例においては、Ｇ ａ Ａ
ｓ系の半導体により光スイッチが構成されているが、例
えばＩｎＧａ Ａｓ Ｐ系やＩｎＰ系などその他の半導
体を用いても同様の構造の光スイッチを構成することが
できる。
に挟む下部クラッド層４およびクラッド層８はそれぞれ
ｎ 型およびｐ 型ＡＮ Ｇａ Ａｓの組合わせになっ
ているが、これらの導電型が入れ替わって、ｐ＋型１９
Ｇａ Ａｓ下部クラッド層およびｎ＋型ＡＪ７ Ｇａ
Ａｓクラッド層の組合わせになってもよい。勿論、こ
の場合には、基板２はｐ＋型Ｇａ Ａｓ基板となる。さ
らにまた、上記第１の実施例においては、Ｇ ａ Ａ
ｓ系の半導体により光スイッチが構成されているが、例
えばＩｎＧａ Ａｓ Ｐ系やＩｎＰ系などその他の半導
体を用いても同様の構造の光スイッチを構成することが
できる。
次に、本発明の第２の実施例による半導体光スイッチを
説明する。
説明する。
第３図は第２の実施例による半導体光スイッチの断面を
示す断面図、第４図は第２の実施例による半導体光スイ
ッチの平面を示す平面図である。
示す断面図、第４図は第２の実施例による半導体光スイ
ッチの平面を示す平面図である。
第３図において、例えばキャリア濃度２×１０１８ｃＩ
１１−３のｐ＋型Ｇａ Ａｓ基板４２上に、キャリア濃
度１ｘ１０ Ｃｌ１１ 、厚さ２ａｍのｐ 型Ａｇ Ｇ
ａ Ａｓ （ｘ−０，１）層４４が形成ｘ
ｌ−ｘ されている。このｐ 型ＡＪ７ Ｇａ Ａｓ下部クラッ
ド層４４上には、キャリア濃度１×１０１５ＣＩ１１−
３のｎ 型Ｇａ Ａｓ導波路層４６がリッジ形に形成さ
れ、このリッジ部の厚さは１．０μｍとなっている。そ
して、このｎ−型Ｇａ Ａｓ導波路層６のりッジ部上に
は、キャリア濃度ＩＸ１０ｃｍｑ厚さ１μｍのｎ 型Ａ
Ｉ Ｇａ ＡＳ（Ｘ−ｘ １−ｘ Ｏｌｌ）クラッド層４８が形成されている。このように
して、禁止帯が小さいｎ−型Ｇａ Ａｓ導波路層４６が
これよりも禁止帯が大きいｐ＋型ＡＪ２Ｇａ Ａｓ下部
クラッド層４４とｎ 型Ａｌ ｃａＡｓクラッド層４８
とに上下から挾まれた、いわゆるダブルへテロ構造が形
成されている。
１１−３のｐ＋型Ｇａ Ａｓ基板４２上に、キャリア濃
度１ｘ１０ Ｃｌ１１ 、厚さ２ａｍのｐ 型Ａｇ Ｇ
ａ Ａｓ （ｘ−０，１）層４４が形成ｘ
ｌ−ｘ されている。このｐ 型ＡＪ７ Ｇａ Ａｓ下部クラッ
ド層４４上には、キャリア濃度１×１０１５ＣＩ１１−
３のｎ 型Ｇａ Ａｓ導波路層４６がリッジ形に形成さ
れ、このリッジ部の厚さは１．０μｍとなっている。そ
して、このｎ−型Ｇａ Ａｓ導波路層６のりッジ部上に
は、キャリア濃度ＩＸ１０ｃｍｑ厚さ１μｍのｎ 型Ａ
Ｉ Ｇａ ＡＳ（Ｘ−ｘ １−ｘ Ｏｌｌ）クラッド層４８が形成されている。このように
して、禁止帯が小さいｎ−型Ｇａ Ａｓ導波路層４６が
これよりも禁止帯が大きいｐ＋型ＡＪ２Ｇａ Ａｓ下部
クラッド層４４とｎ 型Ａｌ ｃａＡｓクラッド層４８
とに上下から挾まれた、いわゆるダブルへテロ構造が形
成されている。
そして第３図および第４図に示されるように、ｎ 型Ａ
Ｎ Ｇａ Ａｓクラッド層４８の中央部には、例えばシ
リコン（Ｓｌ）が添加されて抵抗が低くなっている低抵
抗領域５０が形成されている。また、ｎ＋型ＡｇＧａ
Ａｓクラッド層４８上には、キャリア濃度１×１０１８
備−３、厚さ０，５μｍのｎ＋型Ｇａ Ａｓコンタクト
層５２が形成されている。
Ｎ Ｇａ Ａｓクラッド層４８の中央部には、例えばシ
リコン（Ｓｌ）が添加されて抵抗が低くなっている低抵
抗領域５０が形成されている。また、ｎ＋型ＡｇＧａ
Ａｓクラッド層４８上には、キャリア濃度１×１０１８
備−３、厚さ０，５μｍのｎ＋型Ｇａ Ａｓコンタクト
層５２が形成されている。
リッジ部上面を除くｎ−型Ｇａ Ａｓ導波路層４６上お
よびその側壁、ｎ 型ＡｇＧａ Ａｓクラッド層４８の
側壁、ｎ 型Ｇａ Ａｓコンタクト層５２上およびその
側壁には、厚さ１００ＯＡのシリコン窒化膜５４および
厚さ２００ＯＡのシリコン酸化膜５６が堆積されている
。そしてｎ 型ＡＮ Ｇａ Ａｓクラッド層４８の低抵
抗領域５０上方のシリコン窒化膜５４およびシリコン酸
化膜５６に窓明けされたコンタクトホールを介して、ｎ
＋型Ｇａ Ａｓコンタクト層５２とＡｕ Ｇｅ ／Ｎｌ
／Ａｕ電極５８が接続して形成されている。
よびその側壁、ｎ 型ＡｇＧａ Ａｓクラッド層４８の
側壁、ｎ 型Ｇａ Ａｓコンタクト層５２上およびその
側壁には、厚さ１００ＯＡのシリコン窒化膜５４および
厚さ２００ＯＡのシリコン酸化膜５６が堆積されている
。そしてｎ 型ＡＮ Ｇａ Ａｓクラッド層４８の低抵
抗領域５０上方のシリコン窒化膜５４およびシリコン酸
化膜５６に窓明けされたコンタクトホールを介して、ｎ
＋型Ｇａ Ａｓコンタクト層５２とＡｕ Ｇｅ ／Ｎｌ
／Ａｕ電極５８が接続して形成されている。
さらに、ｐ＋型Ｇａ Ａｓ基板４２底面上にもＣｒ／
Ａ ｕ電極６０が形成されている。
Ａ ｕ電極６０が形成されている。
第４図に示されるように、ロー型Ｇａ Ａｓ導波路層４
６においては、導波路幅Ｗ−５μｍを有する２本の導波
路６２．６４が交差角２θ−３″で交差している。すな
わち、ｎ 型Ａ４７ Ｇａ Ａｓクラッド層４８におけ
る低抵抗領域５０とそれ以外の相対的に抵抗の高い領域
との境界に対して、それぞれ反対方向に交差角θ−１，
５＠で交差している。そして、導波路６２は入射ボート
６６および出射ボート６８を有し、また導波路６４は入
射ボート７０および出射ボート７２を有している。
６においては、導波路幅Ｗ−５μｍを有する２本の導波
路６２．６４が交差角２θ−３″で交差している。すな
わち、ｎ 型Ａ４７ Ｇａ Ａｓクラッド層４８におけ
る低抵抗領域５０とそれ以外の相対的に抵抗の高い領域
との境界に対して、それぞれ反対方向に交差角θ−１，
５＠で交差している。そして、導波路６２は入射ボート
６６および出射ボート６８を有し、また導波路６４は入
射ボート７０および出射ボート７２を有している。
次に、上記第２の実施例の装置の動作を説明する。
この第２の実施例の動作は、上記第１の実施例のそれと
ほとんど同じであるが、ｎ 型Ａｆｆ ＧａＡｓクラッ
ド層４８の中央部に低抵抗領域５０が形成されているた
め、キャリアはｎ 型ＡｌｌＧａＡｓクラッド層４８の
低抵抗領域５０を通ってｎ″″型Ｇａ Ａｓ導波路４６
の中央部にのみ注入される。従って、低抵抗領域５０下
方に位置しないｎ 型Ｇａ Ａｓ導波路層４６の両側部
にはキャリアは注入されない。すなわち、ｎ＋型Ａｆｌ
ＧａＡｓクラッド層４８に形成された低抵抗領域５０は
、キャリアの注入を所定の領域に制限すると共に、この
制限によってキャリアの注入効率を高めている。第２の
実施例においては、上記第１の実施例よりもキャリアの
注入される領域の制限が大きいために、キャリアの注入
効率は一層高くなっている。
ほとんど同じであるが、ｎ 型Ａｆｆ ＧａＡｓクラッ
ド層４８の中央部に低抵抗領域５０が形成されているた
め、キャリアはｎ 型ＡｌｌＧａＡｓクラッド層４８の
低抵抗領域５０を通ってｎ″″型Ｇａ Ａｓ導波路４６
の中央部にのみ注入される。従って、低抵抗領域５０下
方に位置しないｎ 型Ｇａ Ａｓ導波路層４６の両側部
にはキャリアは注入されない。すなわち、ｎ＋型Ａｆｌ
ＧａＡｓクラッド層４８に形成された低抵抗領域５０は
、キャリアの注入を所定の領域に制限すると共に、この
制限によってキャリアの注入効率を高めている。第２の
実施例においては、上記第１の実施例よりもキャリアの
注入される領域の制限が大きいために、キャリアの注入
効率は一層高くなっている。
このようにして、ロー型Ｇａ Ａｓ導波路層４６の中央
部にのみキャリアが注入され、かつそこに閉じ込められ
るため、プラズマ効果によってその部分の誘電率が低下
し、屈折率が低下する。従って、ｎ″″型Ｇａ Ａｓ導
波路層４６は屈折率の異なる３領域に分割される。
部にのみキャリアが注入され、かつそこに閉じ込められ
るため、プラズマ効果によってその部分の誘電率が低下
し、屈折率が低下する。従って、ｎ″″型Ｇａ Ａｓ導
波路層４６は屈折率の異なる３領域に分割される。
いま、第４図に示されるように、導波路６２の入射ボー
ト６６から入射した光および導波路６４の入射ボート７
０から入射した光は、Ａｕ Ｇｅ ／Ｎ１／Ａｕ電極５
８とＣｒ／Ａｕ電極６０との間に電圧が加えられていな
い場合には、ｎ−型ＧａＡｓ導波路層４６を通ってそれ
ぞれ導波路６２の出射ボート６８および導波路６４の出
射ボート７２へ進行する。しかし、Ａｕ Ｇｅ ／Ｎｌ
／Ａｕ電極５８とＣｒ／Ａｕ電極６０との間に所定の
電圧が加えられ、ｎ″″型Ｇａ Ａｓ導波路層４６の中
央部の屈折率が低下する場合には、導波路６２の入射ボ
ート６６から入射した光は、ｎ−型ＧａＡｓ導波路層４
６の互いに屈折率の異なる２領域の境界において全反射
されて、導波路６４の出射ボート７２へ進行する。また
、同様にして導波路６４の入射ボート７０から入射され
た光は、導波路６２の出射ボート６８へ進行する。
ト６６から入射した光および導波路６４の入射ボート７
０から入射した光は、Ａｕ Ｇｅ ／Ｎ１／Ａｕ電極５
８とＣｒ／Ａｕ電極６０との間に電圧が加えられていな
い場合には、ｎ−型ＧａＡｓ導波路層４６を通ってそれ
ぞれ導波路６２の出射ボート６８および導波路６４の出
射ボート７２へ進行する。しかし、Ａｕ Ｇｅ ／Ｎｌ
／Ａｕ電極５８とＣｒ／Ａｕ電極６０との間に所定の
電圧が加えられ、ｎ″″型Ｇａ Ａｓ導波路層４６の中
央部の屈折率が低下する場合には、導波路６２の入射ボ
ート６６から入射した光は、ｎ−型ＧａＡｓ導波路層４
６の互いに屈折率の異なる２領域の境界において全反射
されて、導波路６４の出射ボート７２へ進行する。また
、同様にして導波路６４の入射ボート７０から入射され
た光は、導波路６２の出射ボート６８へ進行する。
このようにして、第２の実施例による半導体スイッチは
入射した光に対してスイッチング作用を行なうが、上記
第１の実施例が一方向からの入射光に対してのみスイッ
チング作用を行なう、いわゆる片方向スイッチであるの
に対し、この第２の実施例は二方向からの入射光に対し
てスイッチング作用を行なう、いわゆる双方向スイッチ
となっている。そして、前述した第１の実施例における
種々の効果は、すべてこの第２の実施例も有している。
入射した光に対してスイッチング作用を行なうが、上記
第１の実施例が一方向からの入射光に対してのみスイッ
チング作用を行なう、いわゆる片方向スイッチであるの
に対し、この第２の実施例は二方向からの入射光に対し
てスイッチング作用を行なう、いわゆる双方向スイッチ
となっている。そして、前述した第１の実施例における
種々の効果は、すべてこの第２の実施例も有している。
なお、上記第２の実施例においては、導波路層４６が低
キヤリア濃度のｎ 型Ｇａ Ａｓから形成されているが
、その導電型はｎ″″型に限らず、例えばは低キヤリア
濃度のｐ″″型Ｇａ Ａｓやｉ型Ｇａ Ａｓから形成さ
れてもよい。ただし、電子よりホールの方が光吸収が大
きいため、ｐ″″型よりもｎ−型の方が望ましい。
キヤリア濃度のｎ 型Ｇａ Ａｓから形成されているが
、その導電型はｎ″″型に限らず、例えばは低キヤリア
濃度のｐ″″型Ｇａ Ａｓやｉ型Ｇａ Ａｓから形成さ
れてもよい。ただし、電子よりホールの方が光吸収が大
きいため、ｐ″″型よりもｎ−型の方が望ましい。
また、ｎ″″型Ｇａ Ａｓ導波路層４６をダブルへテロ
構造に挟む下部クラッド層４４および型クラッド層４８
はそれぞれｐ 型およびｎ 型Ａ［Ｇａ Ａｓの組合わ
せになっているが、これらの導電型が入れ替わって、ｎ
型ＡＮ Ｇａ Ａｓ下部クラッド層およびｐ＋型ＡＮ
Ｇａ Ａｓクラッド層の組合わせになってもよい。さ
らにまた、Ｇａ Ａｓ系の半導体により光スイッチが構
成されているが、例えばＩｎ Ｇａ Ａｓ Ｐ系やＩｎ
Ｐ系などその他の半導体を用いても同様の構造の光スイ
ッチを構成することができる。
構造に挟む下部クラッド層４４および型クラッド層４８
はそれぞれｐ 型およびｎ 型Ａ［Ｇａ Ａｓの組合わ
せになっているが、これらの導電型が入れ替わって、ｎ
型ＡＮ Ｇａ Ａｓ下部クラッド層およびｐ＋型ＡＮ
Ｇａ Ａｓクラッド層の組合わせになってもよい。さ
らにまた、Ｇａ Ａｓ系の半導体により光スイッチが構
成されているが、例えばＩｎ Ｇａ Ａｓ Ｐ系やＩｎ
Ｐ系などその他の半導体を用いても同様の構造の光スイ
ッチを構成することができる。
次に、本発明の第１の実施例による半導体光スイッチの
製造方法を、第５図を用いて順次に説明する。
製造方法を、第５図を用いて順次に説明する。
半導体基板として、例えばキャリア濃度２Ｘ１０１８、
、−３のｎ＋型Ｇａ Ａｓ基板２上に、キャリア濃度１
×１０１８ＣＩ１１−３、厚さ２μｍのｎ＋型Ａｌｌ
Ｇａ Ａｓ （ｘ−０，１）下部クラッドｘ
１−ｘ 層４を成長させる。そして、このｎ＋型Ａｆ！ＧａＡｓ
下部クりッド層４上に、キャリア濃度１ｘ１０ｃｌ＋１
、厚さ１．ｕｍのｎ−型Ｇａ Ａｓ エピタキシャル層
５を成長させる。さらに、このｎ−型Ｇａ Ａｓエピタ
キシャル層５上に、キャリア濃度１Ｘ１０ｃｍ、厚さ１
μｍのｎ＋型ＡｆｌｘＧａ Ａｓ （ｘ−０，１
）エピタキシャル層７−ｘ を成長させる。このようにして、禁止帯が小さいｎ 型
Ｇａ Ａｓエピタキシャル層５がこれよりも票止帯が大
きいｎ＋型Ａｌｌ Ｇａ Ａｓ下部クラッド層４とｐ＋
型ＡｆｌＧａ Ａｓエピタキシャル層７とに上下から挟
まれた、いわゆるダブルへテロ構造を形成する。
、−３のｎ＋型Ｇａ Ａｓ基板２上に、キャリア濃度１
×１０１８ＣＩ１１−３、厚さ２μｍのｎ＋型Ａｌｌ
Ｇａ Ａｓ （ｘ−０，１）下部クラッドｘ
１−ｘ 層４を成長させる。そして、このｎ＋型Ａｆ！ＧａＡｓ
下部クりッド層４上に、キャリア濃度１ｘ１０ｃｌ＋１
、厚さ１．ｕｍのｎ−型Ｇａ Ａｓ エピタキシャル層
５を成長させる。さらに、このｎ−型Ｇａ Ａｓエピタ
キシャル層５上に、キャリア濃度１Ｘ１０ｃｍ、厚さ１
μｍのｎ＋型ＡｆｌｘＧａ Ａｓ （ｘ−０，１
）エピタキシャル層７−ｘ を成長させる。このようにして、禁止帯が小さいｎ 型
Ｇａ Ａｓエピタキシャル層５がこれよりも票止帯が大
きいｎ＋型Ａｌｌ Ｇａ Ａｓ下部クラッド層４とｐ＋
型ＡｆｌＧａ Ａｓエピタキシャル層７とに上下から挟
まれた、いわゆるダブルへテロ構造を形成する。
そしてｐ＋型ＡＪ２Ｇａ Ａｓエピタキシャル層７上に
、キャリア濃度ｌＸ１０ｃ＋ｎ、厚さ０．５μｍのｐ
型Ｇａ Ａｓエピタキシャル層１１を成長させる。なお
、これらｎ＋型ＡＮ Ｇａ Ａｓ下部クラッド層４、ｎ
−型Ｇａ Ａｓエピタキシャル層５、ｐ＋型ＡＪ７ Ｇ
ａ Ａｓエピタキシャル層７およびｐ＋型Ｇａ Ａｓエ
ピタキシャル層１１の各層は、ＯＭＶＰＥ ＜有機金属
気相エピタキシャル）法を用いたエピタキシャル成長に
よって格子整合して順次積層していく（第５図（ａ）参
照）。
、キャリア濃度ｌＸ１０ｃ＋ｎ、厚さ０．５μｍのｐ
型Ｇａ Ａｓエピタキシャル層１１を成長させる。なお
、これらｎ＋型ＡＮ Ｇａ Ａｓ下部クラッド層４、ｎ
−型Ｇａ Ａｓエピタキシャル層５、ｐ＋型ＡＪ７ Ｇ
ａ Ａｓエピタキシャル層７およびｐ＋型Ｇａ Ａｓエ
ピタキシャル層１１の各層は、ＯＭＶＰＥ ＜有機金属
気相エピタキシャル）法を用いたエピタキシャル成長に
よって格子整合して順次積層していく（第５図（ａ）参
照）。
次いで、フォトリソグラフィ技術を用いて、導波路幅Ｗ
−５μｍ１交差角２θ−３″′の交差導波路パターンの
レジスト８２を形成する（第５図（ｂ）参照）。
−５μｍ１交差角２θ−３″′の交差導波路パターンの
レジスト８２を形成する（第５図（ｂ）参照）。
次いで、このレジスト８２をマスクとしてｐ＋型Ｇａ
Ａｓエピタキシャル層１１、ｐ 型ＡｇＧａ Ａｓエピ
タキシャル層７およびｎ″″型ＧａＡｓエピタキシャル
層５のエツチングをｎ−型Ｇａ Ａｓエピタキシャル層
５下部まで行なう。このエツチングは、例えばＨＳＯ：
ＨＯ：Ｎ２０−４ ： １ ： １の条件によるウェッ
トエツチング法を用いるか、あるいは例えばＢＣｆＩａ
：１０ｓｅｃｍ、 １． ５ Ｐ ａ、 ０． ５Ｗ
／ｃｍ２の条件によるドライエツチング法を用いる。そ
してこのエツチングによって、リッジ形のｎ−型Ｇａ
Ａｓ導波路層６、このｎ−型Ｇａ Ａｓ導波路層６のリ
ッジ部上のｐ 型ＡｆＩＧａ Ａｓクラッド層８および
このｐ 型ＡＮ Ｇａ Ａｓクラッド層８上のｐ 型Ｇ
ａ Ａｓコンタクト層１２をそれぞれ形成する。
Ａｓエピタキシャル層１１、ｐ 型ＡｇＧａ Ａｓエピ
タキシャル層７およびｎ″″型ＧａＡｓエピタキシャル
層５のエツチングをｎ−型Ｇａ Ａｓエピタキシャル層
５下部まで行なう。このエツチングは、例えばＨＳＯ：
ＨＯ：Ｎ２０−４ ： １ ： １の条件によるウェッ
トエツチング法を用いるか、あるいは例えばＢＣｆＩａ
：１０ｓｅｃｍ、 １． ５ Ｐ ａ、 ０． ５Ｗ
／ｃｍ２の条件によるドライエツチング法を用いる。そ
してこのエツチングによって、リッジ形のｎ−型Ｇａ
Ａｓ導波路層６、このｎ−型Ｇａ Ａｓ導波路層６のリ
ッジ部上のｐ 型ＡｆＩＧａ Ａｓクラッド層８および
このｐ 型ＡＮ Ｇａ Ａｓクラッド層８上のｐ 型Ｇ
ａ Ａｓコンタクト層１２をそれぞれ形成する。
その後、レジスト８２を除去する（第５図（Ｃ）参照）
。
。
次いで、リッジ部上面を除くｎ″″型Ｇａ Ａｓ導波路
層６上およびその側壁、ｐ 型ＡＪ７ Ｇａ Ａｓクラ
ッド層８側壁、およびｐ＋型Ｇａ Ａｓコンタクト層１
２上およびその側壁に、熱ＣＶＤ（化学的気相成長）法
を用い、温度６５０℃、ＮＨ３：５．６ｇ／ｍ ｉ ｎ
、ＳＩ Ｈ４（４％）／Ｎ２（９６％）：２．９１）／
ｍｉｎの条件において、厚さ１００ＯＡのシリコン窒化
膜１４を堆積させる。続いて、このシリコン窒化膜１４
上に、プラズマＣＶＤ法を用い、温度２５０℃、５０Ｗ
１気圧０ 、９ Ｔｏｒｒ、５ＩＨ（４％）／Ｎ２ （
９６％）： ２０ｓｃｅｍ、 Ｎ２０ ： ３０．
Ｏｓｅｃｍの条件において、厚さ２００ＯＡのシリコン
酸化膜１６を堆積する（第５図（ｄ）参照）。
層６上およびその側壁、ｐ 型ＡＪ７ Ｇａ Ａｓクラ
ッド層８側壁、およびｐ＋型Ｇａ Ａｓコンタクト層１
２上およびその側壁に、熱ＣＶＤ（化学的気相成長）法
を用い、温度６５０℃、ＮＨ３：５．６ｇ／ｍ ｉ ｎ
、ＳＩ Ｈ４（４％）／Ｎ２（９６％）：２．９１）／
ｍｉｎの条件において、厚さ１００ＯＡのシリコン窒化
膜１４を堆積させる。続いて、このシリコン窒化膜１４
上に、プラズマＣＶＤ法を用い、温度２５０℃、５０Ｗ
１気圧０ 、９ Ｔｏｒｒ、５ＩＨ（４％）／Ｎ２ （
９６％）： ２０ｓｃｅｍ、 Ｎ２０ ： ３０．
Ｏｓｅｃｍの条件において、厚さ２００ＯＡのシリコン
酸化膜１６を堆積する（第５図（ｄ）参照）。
次いで、全面にレジスト８４を塗布し、フォトリソグラ
フィ技術を用いてｐ 型Ａｊ７ Ｇａ Ａｓクラッド層
８の一半部に対応する場所のレジスト８４を開口する（
第５図（ｅ）参照）。
フィ技術を用いてｐ 型Ａｊ７ Ｇａ Ａｓクラッド層
８の一半部に対応する場所のレジスト８４を開口する（
第５図（ｅ）参照）。
そして、このようにバターニングされたレジスト８４を
マスクとして、例えばＣＦ ：１０ｓｅｅｎ、 １
、 ５ Ｐ ａ、０ 、 １ Ｗ／ ｃｍ２ノ条件に
よるＲＩＥ（反応性イオンエツチング）法を用いてシリ
コン酸化膜１６をエツチングし、さらに例えばＣＦ
： １０ｓｃｃ＊、 １．５Ｐａ Ｏ，ＩＷ／Ｃ！１１
２の条件によるＲＩＥ法を用いてシリコン窒化膜１４を
エツチングし、窓明けを行なう（第５図（ｅ）参照）。
マスクとして、例えばＣＦ ：１０ｓｅｅｎ、 １
、 ５ Ｐ ａ、０ 、 １ Ｗ／ ｃｍ２ノ条件に
よるＲＩＥ（反応性イオンエツチング）法を用いてシリ
コン酸化膜１６をエツチングし、さらに例えばＣＦ
： １０ｓｃｃ＊、 １．５Ｐａ Ｏ，ＩＷ／Ｃ！１１
２の条件によるＲＩＥ法を用いてシリコン窒化膜１４を
エツチングし、窓明けを行なう（第５図（ｅ）参照）。
次いで、レジスト８４を除去した後、このサンプルをＺ
ｎ Ａｓ ２と共に石英アンプルに真空封止する。そし
て、ｐ 型Ａｉ）Ｇａ Ａｓクラッド層８の一半部に対
応する場所を窓明けされたシリコン酸化膜１６およびシ
リコン窒化膜１４をマスクとし、温度６３０℃１時間９
０ｍ１ｎの条件において亜鉛拡散を行なう。この亜鉛拡
散はｎ−型ＧａＡｓ導波路層６上面から０．４μｍ上方
のｐ 型ＡＱ Ｇａ Ａｓクラッド層８中にまで来るよ
うにする。このように亜鉛拡散がｎ″″型Ｇａ Ａｓ導
波路層６上面に達しないようにするのは、後の工程にお
ける熱処理によってｎ−型Ｇａ Ａｓ導波路層６にまで
亜鉛が拡散されないようにするためである。
ｎ Ａｓ ２と共に石英アンプルに真空封止する。そし
て、ｐ 型Ａｉ）Ｇａ Ａｓクラッド層８の一半部に対
応する場所を窓明けされたシリコン酸化膜１６およびシ
リコン窒化膜１４をマスクとし、温度６３０℃１時間９
０ｍ１ｎの条件において亜鉛拡散を行なう。この亜鉛拡
散はｎ−型ＧａＡｓ導波路層６上面から０．４μｍ上方
のｐ 型ＡＱ Ｇａ Ａｓクラッド層８中にまで来るよ
うにする。このように亜鉛拡散がｎ″″型Ｇａ Ａｓ導
波路層６上面に達しないようにするのは、後の工程にお
ける熱処理によってｎ−型Ｇａ Ａｓ導波路層６にまで
亜鉛が拡散されないようにするためである。
このようにして、ｐ＋型Ａｊ７ Ｇａ Ａｓクラッド層
８の一半部に、亜鉛Ｚｎが添加されて相対的に抵抗が低
くなった低抵抗領域１０を形成する（第５図（ｆ）参照
）。
８の一半部に、亜鉛Ｚｎが添加されて相対的に抵抗が低
くなった低抵抗領域１０を形成する（第５図（ｆ）参照
）。
次いで、上面にＣｒ／Ａｕ電極１８を形成し、シリコン
酸化膜１６およびシリコン酸化膜１４１；既に窓明けし
ているコンタクトホールを介してｐ＋型Ｇａ Ａｓコン
タクト層１２に接続する。また、ｎ 型Ｇａ Ａｓ基板
２底面上にもＡｕ Ｇｅ 、／Ｎｌ／Ａｕ電極２０を形
成する（第５図（ｇ）参照）。
酸化膜１６およびシリコン酸化膜１４１；既に窓明けし
ているコンタクトホールを介してｐ＋型Ｇａ Ａｓコン
タクト層１２に接続する。また、ｎ 型Ｇａ Ａｓ基板
２底面上にもＡｕ Ｇｅ 、／Ｎｌ／Ａｕ電極２０を形
成する（第５図（ｇ）参照）。
なお、図示はしないが、導波路幅Ｗ−５μｍを有し交差
角２θ−３＠で交差する２本の導波路がｎ−型Ｇａ Ａ
ｓ導波路層６に接続されている。そして、これらの２本
の導波路は、ｐ 型ＡｌＧａＡｓクラッド層８における
低抵抗領域１０とそれ以外の相対的に抵抗の高い領域と
の境界に対して、それぞれ反対方向に交差角θ−１，５
°を有して交差している。
角２θ−３＠で交差する２本の導波路がｎ−型Ｇａ Ａ
ｓ導波路層６に接続されている。そして、これらの２本
の導波路は、ｐ 型ＡｌＧａＡｓクラッド層８における
低抵抗領域１０とそれ以外の相対的に抵抗の高い領域と
の境界に対して、それぞれ反対方向に交差角θ−１，５
°を有して交差している。
そして最後に、５ｍｍ長に端面の襞間を行なって、導波
路チップを切り出す。このようにして、上記第１の実施
例による半導体光スイッチを製造する。
路チップを切り出す。このようにして、上記第１の実施
例による半導体光スイッチを製造する。
なお、レジスト８４のパターニングにおいて、上記のよ
うにｐ 型ＡＮ Ｇａ Ａｓクラッド層８の一半部に対
応する場所のレジスト８４を開口するのではなく、ｐ＋
型Ａｌｌ Ｇａ Ａｓクラッド層８の中央部に対応する
場所のレジスト８４を開口し、このようにバターニング
されたレジスト８４をマスクとしてシリコン酸化膜１６
およびシリコン窒化ｆｆ！１１４のエツチングを行ない
、そしてｐ 型ＡＪ？ Ｇａ Ａｓクラッド層８の中央
部に対応する場所を窓明けされたシリコン酸化膜１６お
よびシリコン窒化膜１４をマスクとして亜鉛の拡散を行
なってｐ 型ＡＩ Ｇａ Ａｓクラッド層８の中央部に
低抵抗領域を形成すれば、上記第２の実施例と同様の構
造になり、双方向性の半導体光スイッチを製造すること
ができる。また、ｐ 型ＡＮ ＧａＡｓクラッド層８の
一半部に亜鉛を拡散して低抵抗領域１０を形成している
が、亜鉛の替わりに例えばベリリウム（Ｂｅ ）であっ
てもよい。
うにｐ 型ＡＮ Ｇａ Ａｓクラッド層８の一半部に対
応する場所のレジスト８４を開口するのではなく、ｐ＋
型Ａｌｌ Ｇａ Ａｓクラッド層８の中央部に対応する
場所のレジスト８４を開口し、このようにバターニング
されたレジスト８４をマスクとしてシリコン酸化膜１６
およびシリコン窒化ｆｆ！１１４のエツチングを行ない
、そしてｐ 型ＡＪ？ Ｇａ Ａｓクラッド層８の中央
部に対応する場所を窓明けされたシリコン酸化膜１６お
よびシリコン窒化膜１４をマスクとして亜鉛の拡散を行
なってｐ 型ＡＩ Ｇａ Ａｓクラッド層８の中央部に
低抵抗領域を形成すれば、上記第２の実施例と同様の構
造になり、双方向性の半導体光スイッチを製造すること
ができる。また、ｐ 型ＡＮ ＧａＡｓクラッド層８の
一半部に亜鉛を拡散して低抵抗領域１０を形成している
が、亜鉛の替わりに例えばベリリウム（Ｂｅ ）であっ
てもよい。
ｎ＋型Ｇａ Ａｓ基板２上に、ｎ 型ＡＮ ＧａＡｓ下
部クラッド層４、ｎ−型Ｇａ Ａｓ導波路層６、ｐ 型
ＡＲＧａ Ａｓクラッド層８およびｐ＋型Ｇａ Ａｓ層
コンタクト層１２をそれぞれ形成しているが、このよう
な組合わせではなく、ｎ−型Ｇａ Ａｓ導波路層６を挟
む基板および各層の導電型が入れ替わって、ｐ 型Ｇａ
Ａｓ基板上に、ｐ＋型Ａｊ）Ｇａ Ａｓ下部クラッド
層、ｎ−型ＧａＡｓ導波路層６、ｎ 型Ａｊ７ Ｇａ
Ａｓクラッド層、およびｎ 型Ｇａ Ａｓ層コンタクト
層という組合わせに形成してもよい。ただし、この場合
においては、ｎ 型ＡｆＩＧａ Ａｓクラッド層の一部
に低抵抗領域を形成するために注入する不純物は、例え
ばシリコン（Ｓｔ）でなければならない。
部クラッド層４、ｎ−型Ｇａ Ａｓ導波路層６、ｐ 型
ＡＲＧａ Ａｓクラッド層８およびｐ＋型Ｇａ Ａｓ層
コンタクト層１２をそれぞれ形成しているが、このよう
な組合わせではなく、ｎ−型Ｇａ Ａｓ導波路層６を挟
む基板および各層の導電型が入れ替わって、ｐ 型Ｇａ
Ａｓ基板上に、ｐ＋型Ａｊ）Ｇａ Ａｓ下部クラッド
層、ｎ−型ＧａＡｓ導波路層６、ｎ 型Ａｊ７ Ｇａ
Ａｓクラッド層、およびｎ 型Ｇａ Ａｓ層コンタクト
層という組合わせに形成してもよい。ただし、この場合
においては、ｎ 型ＡｆＩＧａ Ａｓクラッド層の一部
に低抵抗領域を形成するために注入する不純物は、例え
ばシリコン（Ｓｔ）でなければならない。
そしていずれの場合においても、ｎ−型ＧａＡｓ導波路
層６の導電型はｎ−型に限らず、例えば低キヤリア濃度
のｐ−型Ｇａ Ａｓやｉ型ＧａＡｓであってもよい。た
だし、電子よりホールの方が光吸収が大きいため、ｐ−
型よりもｎ−型の方が望ましい。
層６の導電型はｎ−型に限らず、例えば低キヤリア濃度
のｐ−型Ｇａ Ａｓやｉ型ＧａＡｓであってもよい。た
だし、電子よりホールの方が光吸収が大きいため、ｐ−
型よりもｎ−型の方が望ましい。
以上、詳細に説明したように本発明によれば、導波路層
がその禁止帯よりも大きな禁止帯を有する第１導電型の
半導体基板と第２導ｆ４型のクラブト層とに挟まれたダ
ブルへテロ構造となっていることによって、プラズマ効
果により導波路層の一部に低屈折領域を生じさせ、その
境界において入射光をその波長に依存することなく全反
射させる。
がその禁止帯よりも大きな禁止帯を有する第１導電型の
半導体基板と第２導ｆ４型のクラブト層とに挟まれたダ
ブルへテロ構造となっていることによって、プラズマ効
果により導波路層の一部に低屈折領域を生じさせ、その
境界において入射光をその波長に依存することなく全反
射させる。
また、導波路層が高キャリア濃度の半導体基板とクラッ
ド層とに挟まれた低キヤリア層であることによって、損
失を減少させる。これによって、消光比の高い光スイッ
チングが行なわれるので、優れた低損失特性を有し、か
つ波長依存性のない光スイッチングを行なうことができ
る。
ド層とに挟まれた低キヤリア層であることによって、損
失を減少させる。これによって、消光比の高い光スイッ
チングが行なわれるので、優れた低損失特性を有し、か
つ波長依存性のない光スイッチングを行なうことができ
る。
また、本発明の製造方法によれば、上記のような半導体
光スイッチを歩留りよく簡単に実現できる。
光スイッチを歩留りよく簡単に実現できる。
第１図は、本発明の第１の実施例による半導体光スイッ
チの断面を示す断面図、第２図は、本発明の第１の実施
例による半導体光スイッチの平面を示す平面図、第３図
は、本発明の第２の実施例による半導体光スイッチの断
面を示す断面図、第４図は、本発明の第２の実施例によ
る半導体光スイッチの平面を示す平面図、第５図は、本
発明の第１の実施例による半導体光スイッチの製造方法
を示す工程図である。 ２−−・ｎ 型Ｇａ Ａｓ基板、 ４・・・ｎ 型ＡＮ Ｇａ Ａｓ下部クラッド層、５・
・・ｎ″″型Ｇａ Ａｓエピタキシャル層、６．４６−
ｎ−型Ｇａ Ａｓ導波路層、７・・・ｐ＋型ＡｌｌＧａ
Ａｓエピタキシャル層、ｓ−ｐ＋型Ａｊ７ Ｇａ Ａ
ｓクラッド層、１０．５０・・・低抵抗領域、 １１・・・ｐ 型Ｇａ Ａｓエピタキシャル層、１２・
・・ｐ 型Ｇａ Ａｓ層コンタクト層、１４．５４・・
・シリコン窒化膜（８１３Ｎ４膜）、１６．５６・・・
シリコン酸化膜（ＳＩ Ｏ３膜）、１８．６０＝−Ｃｒ
／Ａｕ電極、 ２０．５８・Ａｕ Ｇｅ ／Ｎｌ ／Ａｕ電極、２２．
２４，６２．６４・・・導波路、２６．３０，６６．７
０．・・・入射ボート、２８．３２．６８．７２・・・
出射ボート、４２−ｐ 型Ｇａ Ａｓ基板、 ４４・・・ｐ 型ＡＩ Ｇａ Ａｓ下部クラッド層、４
８−ｎ 型ＡｌｌＧａ Ａｓクラッド層、５２・・・
ｎ 型Ｇａ Ａｓ層コンタクト層、８２．８４・・・レ
ジスト。 特許出願人 住友電気工業株式会社 同 日本電信電話株式会社 代理人弁理士 長谷用 芳 樹第１実施例の断
面図 第１図 第２実施例の断面図 第３図 第１実施例の平面図 第２図 第２実施例の平面図 第４図 第１実施例の装置の製造工程（１／３）第５図（１） 第１実施例の装置の製造工程（２／３）第５図（２）
チの断面を示す断面図、第２図は、本発明の第１の実施
例による半導体光スイッチの平面を示す平面図、第３図
は、本発明の第２の実施例による半導体光スイッチの断
面を示す断面図、第４図は、本発明の第２の実施例によ
る半導体光スイッチの平面を示す平面図、第５図は、本
発明の第１の実施例による半導体光スイッチの製造方法
を示す工程図である。 ２−−・ｎ 型Ｇａ Ａｓ基板、 ４・・・ｎ 型ＡＮ Ｇａ Ａｓ下部クラッド層、５・
・・ｎ″″型Ｇａ Ａｓエピタキシャル層、６．４６−
ｎ−型Ｇａ Ａｓ導波路層、７・・・ｐ＋型ＡｌｌＧａ
Ａｓエピタキシャル層、ｓ−ｐ＋型Ａｊ７ Ｇａ Ａ
ｓクラッド層、１０．５０・・・低抵抗領域、 １１・・・ｐ 型Ｇａ Ａｓエピタキシャル層、１２・
・・ｐ 型Ｇａ Ａｓ層コンタクト層、１４．５４・・
・シリコン窒化膜（８１３Ｎ４膜）、１６．５６・・・
シリコン酸化膜（ＳＩ Ｏ３膜）、１８．６０＝−Ｃｒ
／Ａｕ電極、 ２０．５８・Ａｕ Ｇｅ ／Ｎｌ ／Ａｕ電極、２２．
２４，６２．６４・・・導波路、２６．３０，６６．７
０．・・・入射ボート、２８．３２．６８．７２・・・
出射ボート、４２−ｐ 型Ｇａ Ａｓ基板、 ４４・・・ｐ 型ＡＩ Ｇａ Ａｓ下部クラッド層、４
８−ｎ 型ＡｌｌＧａ Ａｓクラッド層、５２・・・
ｎ 型Ｇａ Ａｓ層コンタクト層、８２．８４・・・レ
ジスト。 特許出願人 住友電気工業株式会社 同 日本電信電話株式会社 代理人弁理士 長谷用 芳 樹第１実施例の断
面図 第１図 第２実施例の断面図 第３図 第１実施例の平面図 第２図 第２実施例の平面図 第４図 第１実施例の装置の製造工程（１／３）第５図（１） 第１実施例の装置の製造工程（２／３）第５図（２）
Claims (1)
- 【特許請求の範囲】 １、一面に第１の電極が形成された第１導電型の半導体
基板と、 この半導体基板の他面上に形成され、禁止帯が前記半導
体基板のそれより小さくかつキャリア濃度が低いリッジ
形の導波路層と、 この導波路層のリッジ部上に形成され、禁止帯が前記導
波路層のそれより大きくかつキャリア濃度が高い第２導
電型のクラッド層と、 このクラッド層の一部に形成された低抵抗領域と、 前記クラッド層上に形成された第２の電極とを具備し、 前記第１の電極と前記第２の電極との間に印加する電圧
により、前記クラッド層の前記低抵抗領域を通って前記
導波路層の一部にキャリアを注入する ことを特徴とする半導体光スイッチ。 ２、前記低抵抗領域が前記クラッド層の一半部に形成さ
れていることを特徴とする請求項１記載の半導体光スイ
ッチ。 ３、前記低抵抗領域が前記クラッド層の中央部に形成さ
れていることを特徴とする請求項１記載の半導体光スイ
ッチ。 ４、第１導電型の半導体基板上に、禁止帯が前記半導体
基板のそれより小さくかつキャリア濃度が低い第１のエ
ピタキシャル層を成長させる第１の工程と、 前記第１のエピタキシャル層上に、禁止帯が前記第１の
エピタキシャル層のそれより大きくかつキャリア濃度が
高い第２導電型の第２のエピタキシャル層を成長させる
第２の工程と、 前記第１および第２のエピタキシャル層を選択的にエッ
チングして、リッジ形の前記第１のエピタキシャル層か
らなる導波路層を形成すると共に、前記導波路層上の前
記第２のエピタキシャル層からなるクラッド層を形成す
る第３の工程と、前記クラッド層の一部に低抵抗領域を
形成する第４の工程と、 前記クラッド層の前記低抵抗領域上に第１の電極を形成
し、前記半導体基板底面上に第２の電極を形成する第５
の工程と を備えることを特徴とする半導体光スイッチの製造方法
。 ５、前記低抵抗領域を前記クラッド層の一半部に形成す
ることを特徴とする請求項４記載の半導体光スイッチの
製造方法。 ６、前記低抵抗領域を前記クラッド層の中央部に形成す
ることを特徴とする請求項４記載の半導体光スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30179988A JPH02146530A (ja) | 1988-11-29 | 1988-11-29 | 半導体光スイッチとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30179988A JPH02146530A (ja) | 1988-11-29 | 1988-11-29 | 半導体光スイッチとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02146530A true JPH02146530A (ja) | 1990-06-05 |
Family
ID=17901313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30179988A Pending JPH02146530A (ja) | 1988-11-29 | 1988-11-29 | 半導体光スイッチとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02146530A (ja) |
-
1988
- 1988-11-29 JP JP30179988A patent/JPH02146530A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4840446A (en) | Photo semiconductor device having a multi-quantum well structure | |
| US6937781B2 (en) | Optical switch having photonic crystal structure | |
| US6162655A (en) | Method of fabricating an expanded beam optical waveguide device | |
| JPH11231357A (ja) | 光学分配用電気光学装置 | |
| US5862168A (en) | Monolithic integrated optical semiconductor component | |
| JP3162424B2 (ja) | 導波型光検出器及びその作製方法 | |
| US4746183A (en) | Electrically controlled integrated optical switch | |
| US5580818A (en) | Fabrication process for semiconductor optical device | |
| JPS63177114A (ja) | 光スイツチ | |
| US7638856B2 (en) | Optoelectronic transmitter integrated circuit and method of fabricating the same using selective growth process | |
| AU7544691A (en) | Optical component | |
| CA2051453C (en) | Long wavelength transmitter opto-electronic integrated circuit | |
| US5298739A (en) | Photodetector capable of sweeping out unwanted carriers and an optical communication system including the same | |
| KR100413527B1 (ko) | 단일 집적 반도체 광소자 제작방법 | |
| EP1018046A1 (en) | Tightly curved digital optical switches | |
| JP2792826B2 (ja) | 光スイッチおよびその製造方法 | |
| JPH02146530A (ja) | 半導体光スイッチとその製造方法 | |
| JP2662059B2 (ja) | 光電スイッチ素子を有する集積半導体装置 | |
| JPH02228634A (ja) | 半導体光スイッチ及びその製造方法 | |
| JPH02146529A (ja) | 半導体光スイッチとその製造方法 | |
| JPH0279820A (ja) | 半導体光スイッチの製造方法 | |
| JPH0279819A (ja) | 半導体光スイッチの製造方法 | |
| JPH02228633A (ja) | 半導体光スイッチ及びその製造方法 | |
| JPH02228635A (ja) | 半導体光スイッチ及びその製造方法 | |
| JPH0234822A (ja) | 半導体光スイッチおよびその製造方法 |