JPH02228635A - 半導体光スイッチ及びその製造方法 - Google Patents
半導体光スイッチ及びその製造方法Info
- Publication number
- JPH02228635A JPH02228635A JP5084889A JP5084889A JPH02228635A JP H02228635 A JPH02228635 A JP H02228635A JP 5084889 A JP5084889 A JP 5084889A JP 5084889 A JP5084889 A JP 5084889A JP H02228635 A JPH02228635 A JP H02228635A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- waveguide
- cladding
- lower cladding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体光スイッチの製造方法に係り、特に半導
体光導波路層から構成され、光通信や光情報処理に不可
欠な光路の切替えを行なう半導体光スイッチに関する。
体光導波路層から構成され、光通信や光情報処理に不可
欠な光路の切替えを行なう半導体光スイッチに関する。
従来の光スイッチにおいては、光伝送媒質の音響光学効
果による光の偏光を用いたもの、媒質の電気光学効果に
よ゛る光の偏光を用いたもの、方向性結合器の結合係数
を電気光学効果により変えるもの、方向結合器と光位相
変調器を組み合°わせたちのなどがある。しかし、これ
らのいずれも導波路として低損失特性、低鵡話特性、高
速性などの導波形スイッチの基本特性をすべて満足する
ものではない。こうした問題点を解決するものとして、
導波路層にキャリアを注入してその屈折率を低下させ、
この屈折率変化を光スイッチに利用する提案が成されて
いる。
果による光の偏光を用いたもの、媒質の電気光学効果に
よ゛る光の偏光を用いたもの、方向性結合器の結合係数
を電気光学効果により変えるもの、方向結合器と光位相
変調器を組み合°わせたちのなどがある。しかし、これ
らのいずれも導波路として低損失特性、低鵡話特性、高
速性などの導波形スイッチの基本特性をすべて満足する
ものではない。こうした問題点を解決するものとして、
導波路層にキャリアを注入してその屈折率を低下させ、
この屈折率変化を光スイッチに利用する提案が成されて
いる。
例えば特開昭６０−．１７３５１９号に示される半導体
光スイッチにおいては、ノンドープのＩｎＧａ Ａｓ
Ｐ光導波路層がこれよりも禁止帯が大きいｎ型１ｎＰ基
板とｎ型１ｎＰグラッド層とに挟まれたいわゆるダブル
へテロ構造を有し、このダブルへテロ構造のｐ−ｎ接合
に順方向に電流を流し、Ｉｎ Ｇａ Ａｓ Ｐ光導波路
層にキャリアを注入するようになっている。そして、こ
のＩｎＧａＡｓＰ光導波路層におけるプラズマ効果によ
って屈折率を低下させている。しかし、上記特開昭６０
−１７３５１９号の半導体光スイッチにおいては、損失
がまだ充分には改筈されてなく、また用途も限定されて
いた。
光スイッチにおいては、ノンドープのＩｎＧａ Ａｓ
Ｐ光導波路層がこれよりも禁止帯が大きいｎ型１ｎＰ基
板とｎ型１ｎＰグラッド層とに挟まれたいわゆるダブル
へテロ構造を有し、このダブルへテロ構造のｐ−ｎ接合
に順方向に電流を流し、Ｉｎ Ｇａ Ａｓ Ｐ光導波路
層にキャリアを注入するようになっている。そして、こ
のＩｎＧａＡｓＰ光導波路層におけるプラズマ効果によ
って屈折率を低下させている。しかし、上記特開昭６０
−１７３５１９号の半導体光スイッチにおいては、損失
がまだ充分には改筈されてなく、また用途も限定されて
いた。
また、例えば特開昭６０−１３４２１９号に示される半
導体光スイッチにおいては、ＩｎＰ基板と、このＩｎＰ
基板上に順に積層した■ｎＧａＡｓ Ｐ層およびＩｎＰ
層からなる超格子層と、この超格子層上のＩｎＰグラッ
ド層とを有し、この超格子層に電流を流してキャリアを
注入するようになっている。そして、この超格子層にお
けるバンドフィリング効果によって光の吸収端波長をシ
フトさせる。こうして、クラマース・クロニッヒ（Ｋｒ
ａＩｌｅｒｓ−Ｋｒｏｎｌｇ ）の関係により吸収端波
長近傍の屈折率を低下させている。しかし上記特開昭６
０−１３４２１９号の半導体光スイッチにおいては、損
失がまだ充分には改善されてなく、さらに適用可能な光
の波長が半導体のバンドギャップエネルギーＥｇにほぼ
一致するように限定されるという波長依存性があり、用
途も限定されていた。
導体光スイッチにおいては、ＩｎＰ基板と、このＩｎＰ
基板上に順に積層した■ｎＧａＡｓ Ｐ層およびＩｎＰ
層からなる超格子層と、この超格子層上のＩｎＰグラッ
ド層とを有し、この超格子層に電流を流してキャリアを
注入するようになっている。そして、この超格子層にお
けるバンドフィリング効果によって光の吸収端波長をシ
フトさせる。こうして、クラマース・クロニッヒ（Ｋｒ
ａＩｌｅｒｓ−Ｋｒｏｎｌｇ ）の関係により吸収端波
長近傍の屈折率を低下させている。しかし上記特開昭６
０−１３４２１９号の半導体光スイッチにおいては、損
失がまだ充分には改善されてなく、さらに適用可能な光
の波長が半導体のバンドギャップエネルギーＥｇにほぼ
一致するように限定されるという波長依存性があり、用
途も限定されていた。
このように従来の半導体光スイッチは、低損失特性を充
分に満足させるものではなく、また波長依存性を有する
ものもある等の問題があった。
分に満足させるものではなく、また波長依存性を有する
ものもある等の問題があった。
そこで本発明は、低損失特性を向上させ、かつ波長依存
性のない半導体光スイッチ及び歩留よくその半導体光ス
イッチを製造する方法を提供することを目的とする。
性のない半導体光スイッチ及び歩留よくその半導体光ス
イッチを製造する方法を提供することを目的とする。
本発明による半導体光スイッチは、一面に第１の電極が
形成された第１導電型の半導体基板と、前記半導体基板
の他面上に形成される高抵抗の下部クラッド層と、前記
下部クラッド層内にイオン注入で形成された第１導電型
の上部クラッド部と、前記下部クラッド層上に形成され
、禁止帯が前記下部クラッド部のそれより小さくかつキ
ャリア濃度が低い導波路層と、前記導波路層上に形成さ
れた高抵抗の上部クラッド層と、前記上部クラッド層内
にイオン注入により形成され、前記下部クラッド部上方
に位置し、禁止帯が前記導波路層のそれより大きくかつ
キャリア濃度が高い第２導電型の上部クラッド部と前記
導波路層及び前記上部クラッド層の両側に設けられ、禁
止帯が前記導波路層のそれより大きい埋め込み層と、前
記上部クラッド層の上部クラッド部上に形成された第２
の電極と前記第１の電極と前記第２の電極との間に印加
する電圧により、前記導波路層の前記上部及び下部クラ
ッド部間にはさまれる所定の領域にキャリアを注入する
ことを特徴とする。
形成された第１導電型の半導体基板と、前記半導体基板
の他面上に形成される高抵抗の下部クラッド層と、前記
下部クラッド層内にイオン注入で形成された第１導電型
の上部クラッド部と、前記下部クラッド層上に形成され
、禁止帯が前記下部クラッド部のそれより小さくかつキ
ャリア濃度が低い導波路層と、前記導波路層上に形成さ
れた高抵抗の上部クラッド層と、前記上部クラッド層内
にイオン注入により形成され、前記下部クラッド部上方
に位置し、禁止帯が前記導波路層のそれより大きくかつ
キャリア濃度が高い第２導電型の上部クラッド部と前記
導波路層及び前記上部クラッド層の両側に設けられ、禁
止帯が前記導波路層のそれより大きい埋め込み層と、前
記上部クラッド層の上部クラッド部上に形成された第２
の電極と前記第１の電極と前記第２の電極との間に印加
する電圧により、前記導波路層の前記上部及び下部クラ
ッド部間にはさまれる所定の領域にキャリアを注入する
ことを特徴とする。
更に本発明の半導体光スイッチの製造方法では、第１導
電型の半導体基板上に下部クラッド層となる高抵抗の第
１のエピタキシャル層を形成する第１の工程と、前記第
１のエピタキシャル層の所定の領域にイオンを注入し第
１導電型の下部クラッド部を形成する第２の工程と、前
記第１のエピタキシャル層上に、禁止帯がｇ？Ｊ記下部
クラッド部のそれより小さくかつキャリア濃度が低い第
２のエピタキシャル層を成長させる第３の工程と、前記
第２のエピタキシャル層上に高抵抗の上部クラッド層を
形成する第４の工程と、前記上部クラッド層内で前記下
部クラッド部上方の領域にイオンを注入し、禁止帯が前
記第２のエピタキシャル層のそれより大きくかつキャリ
ア濃度が高い第２導電型の上部クラッド部を形成する第
５の工程と、前記第２エピタキシャル層および高抵抗の
上部クラッド層を選択的にエツチングして、前記第２の
エピタキシャル層からなる導波路層およびこの導波路層
上の上部クラッド領域をそれぞれ形成する第６の工程と
、前記導波路層および前記上部クラッド領域の両側に、
禁止帯が前記導波路層のそれより大きい埋め込み層を形
成する第７の工程と、前記上部クラッド層の上部クラッ
ド部上に第１の電極を形成すると共に、前記半導体基板
の底面上に第２の電極を形成する第８の工程とを含むこ
とを特徴とする。
電型の半導体基板上に下部クラッド層となる高抵抗の第
１のエピタキシャル層を形成する第１の工程と、前記第
１のエピタキシャル層の所定の領域にイオンを注入し第
１導電型の下部クラッド部を形成する第２の工程と、前
記第１のエピタキシャル層上に、禁止帯がｇ？Ｊ記下部
クラッド部のそれより小さくかつキャリア濃度が低い第
２のエピタキシャル層を成長させる第３の工程と、前記
第２のエピタキシャル層上に高抵抗の上部クラッド層を
形成する第４の工程と、前記上部クラッド層内で前記下
部クラッド部上方の領域にイオンを注入し、禁止帯が前
記第２のエピタキシャル層のそれより大きくかつキャリ
ア濃度が高い第２導電型の上部クラッド部を形成する第
５の工程と、前記第２エピタキシャル層および高抵抗の
上部クラッド層を選択的にエツチングして、前記第２の
エピタキシャル層からなる導波路層およびこの導波路層
上の上部クラッド領域をそれぞれ形成する第６の工程と
、前記導波路層および前記上部クラッド領域の両側に、
禁止帯が前記導波路層のそれより大きい埋め込み層を形
成する第７の工程と、前記上部クラッド層の上部クラッ
ド部上に第１の電極を形成すると共に、前記半導体基板
の底面上に第２の電極を形成する第８の工程とを含むこ
とを特徴とする。
本発明の半導体光スイッチによれば、導波路層がそのｊ
＋？止帯よりも大きな禁止帯を存する第１導電型の下部
クラッド部と第２導電型の上部クラッド部とに上下から
挟まれたダブルへテロ構造とし、この構造から生じるプ
ラズマ効果により導波路層の一部に低屈折領域を生じさ
せ、その境界において入射光をその波長に依存すること
なく全反射させる。また、導波路層が上部及び下部クラ
ッド部に挟まれた低キヤリア層であり、かつ両側を低屈
折領域にて挾み、キャリア注入領域を限定することによ
り、損失を減少させる。これによって、消光比の高い光
スイッチングが行なわれる。
＋？止帯よりも大きな禁止帯を存する第１導電型の下部
クラッド部と第２導電型の上部クラッド部とに上下から
挟まれたダブルへテロ構造とし、この構造から生じるプ
ラズマ効果により導波路層の一部に低屈折領域を生じさ
せ、その境界において入射光をその波長に依存すること
なく全反射させる。また、導波路層が上部及び下部クラ
ッド部に挟まれた低キヤリア層であり、かつ両側を低屈
折領域にて挾み、キャリア注入領域を限定することによ
り、損失を減少させる。これによって、消光比の高い光
スイッチングが行なわれる。
以下、本発明を図示する実施例に基づいて具体的に説明
する。
する。
第１図は本発明の第１の実施例の半導体光スイッチの断
面を示す断面図、第２図は第１図に示す半導体光スイッ
チの平面を示す平面図である。
面を示す断面図、第２図は第１図に示す半導体光スイッ
チの平面を示す平面図である。
第１図において、例えばキャリア濃度２×１０１８、、
−３のｎ＋型Ｇａ Ａｓ基板２上に、１型Ａｇ Ｇａ
Ａｓ （ｘ−０，１）下部クラッドＸ
１−ｘ 層４が形成されている。このｉ型ＡｇＧＨＡｓ 下部ク
ラッド層４上にはキャリア濃度ＩＸＩＯ１５ｃｍ＝のｎ
−型Ｇａ Ａｓ導波路層６が形成されている。そしてこ
のｎ 型Ｇａ Ａｓ導波路層６上には、ｉ型ＡＩＩ Ｇ
ａ Ａｓ （ｘ−０，１）クラッドＸ ｌ−
ｘ 層８”が形成されている。このｉ型ＡｇＧａ Ａｓ 下
部クラッド層４内にはＳｉイオン注入によりｎ型ＡＮ
Ｇａ Ａｓ下部クりッド部４ａが第１図に示すように形
成されている。又、ｉ型ＡｌｌＧａ Ａｓ上部クラッド
層８内にＢｅイオン注入によりｐ型ＡｌＧａ Ａｓの上
部クラッド部８ａが形成されている。このようにして、
禁止帯が小さいｎ−型Ｇａ Ａｓ導波路層６がこれより
も禁止帯が大きいｎ＋型ＡｌｌＧａ Ａｓ下部クりッド
部４ａとｐ 型ＡΩＧａ Ａｓ２５７１部８ａとに上下
から挟まれた、いわゆるダブルへテロ構造が形成されて
いる。
−３のｎ＋型Ｇａ Ａｓ基板２上に、１型Ａｇ Ｇａ
Ａｓ （ｘ−０，１）下部クラッドＸ
１−ｘ 層４が形成されている。このｉ型ＡｇＧＨＡｓ 下部ク
ラッド層４上にはキャリア濃度ＩＸＩＯ１５ｃｍ＝のｎ
−型Ｇａ Ａｓ導波路層６が形成されている。そしてこ
のｎ 型Ｇａ Ａｓ導波路層６上には、ｉ型ＡＩＩ Ｇ
ａ Ａｓ （ｘ−０，１）クラッドＸ ｌ−
ｘ 層８”が形成されている。このｉ型ＡｇＧａ Ａｓ 下
部クラッド層４内にはＳｉイオン注入によりｎ型ＡＮ
Ｇａ Ａｓ下部クりッド部４ａが第１図に示すように形
成されている。又、ｉ型ＡｌｌＧａ Ａｓ上部クラッド
層８内にＢｅイオン注入によりｐ型ＡｌＧａ Ａｓの上
部クラッド部８ａが形成されている。このようにして、
禁止帯が小さいｎ−型Ｇａ Ａｓ導波路層６がこれより
も禁止帯が大きいｎ＋型ＡｌｌＧａ Ａｓ下部クりッド
部４ａとｐ 型ＡΩＧａ Ａｓ２５７１部８ａとに上下
から挟まれた、いわゆるダブルへテロ構造が形成されて
いる。
ｉ型ＡΩＧａ Ａｓクラッド層８上にはキャリア濃度１
×１０１７ｃｌｎ−３のｐ型Ｇａ Ａｓキャ”／ブ層１
０が形成されている。また、ｉ型Ｇａ Ａｓ導波路層６
、ｉ＋型ＡＩ Ｇａ Ａｓクラッド層８およびｐ型Ｇａ
Ａｓキャップ層１０の両側には、ｉ型Ａρ Ｇａ
Ａｓ埋め込み層１２が形成されて ｌｘ いる。
×１０１７ｃｌｎ−３のｐ型Ｇａ Ａｓキャ”／ブ層１
０が形成されている。また、ｉ型Ｇａ Ａｓ導波路層６
、ｉ＋型ＡＩ Ｇａ Ａｓクラッド層８およびｐ型Ｇａ
Ａｓキャップ層１０の両側には、ｉ型Ａρ Ｇａ
Ａｓ埋め込み層１２が形成されて ｌｘ いる。
第１図および第２図に示されるように、ｉ型ＡＮ Ｇａ
Ａｓ上部及び下部クラッド層６，８の一半分には、上
部及び下部クラッド部４ａ、８ａによりはさまれたダブ
ルヘテ０構造領域が形成されている。また、ｐ型Ｇａ
Ａｓキャップ層１０およびｉ−型Ａｆｆ Ｇａ Ａｓ埋
め込み層１２上には、Ｃｒ ／Ａｕ ｍ極２０が形成さ
れている。さらに、ｎ＋型Ｇａ Ａｓ基板２の底面上に
もＡｕＧｃ ／Ｎｌ／Ａｕ電極２２が形成されている。
Ａｓ上部及び下部クラッド層６，８の一半分には、上
部及び下部クラッド部４ａ、８ａによりはさまれたダブ
ルヘテ０構造領域が形成されている。また、ｐ型Ｇａ
Ａｓキャップ層１０およびｉ−型Ａｆｆ Ｇａ Ａｓ埋
め込み層１２上には、Ｃｒ ／Ａｕ ｍ極２０が形成さ
れている。さらに、ｎ＋型Ｇａ Ａｓ基板２の底面上に
もＡｕＧｃ ／Ｎｌ／Ａｕ電極２２が形成されている。
第２図に示されるように、ｎ−型Ｇａ Ａｓ導波路層６
においては、導波路幅Ｗを有する２本の導波路２４．２
６が交差角２θで交差している。すなわち、ｎ−型Ｇａ
Ａｓ導波路層６の上部及び下部クラッド部４ａ、８ａ
にはさまれた領域とこれらにはさまれていない領域との
境界に対して、それぞれ反対方向に交差角θで交差して
いる。そして、導波路２４は入射ボート２８および出射
ボート３０を有し、また導波路２６は入射ボート３２お
よび出射ボート３４を有している。
においては、導波路幅Ｗを有する２本の導波路２４．２
６が交差角２θで交差している。すなわち、ｎ−型Ｇａ
Ａｓ導波路層６の上部及び下部クラッド部４ａ、８ａ
にはさまれた領域とこれらにはさまれていない領域との
境界に対して、それぞれ反対方向に交差角θで交差して
いる。そして、導波路２４は入射ボート２８および出射
ボート３０を有し、また導波路２６は入射ボート３２お
よび出射ボート３４を有している。
次に、上記第１の実施例の装置の動作を説明する。
Ｃｒ／Ａｕ電極２０とＡｕ Ｇｅ ／Ｎｌ ／Ａｕ電極
２２との間に所定の電圧を加え、ｐ＋型ＡｌＧａ Ａｓ
２５７１部８ａ、ｎ−型Ｇａ Ａｓ導波路層６、および
ｎ＋型Ａ、Ｑ Ｇａ Ａｓ下部クりッド部４ａからなる
ダブルへテロ構造のｐ−ｎ接合に順方向に電流を流すと
、キャリアが注入される。
２２との間に所定の電圧を加え、ｐ＋型ＡｌＧａ Ａｓ
２５７１部８ａ、ｎ−型Ｇａ Ａｓ導波路層６、および
ｎ＋型Ａ、Ｑ Ｇａ Ａｓ下部クりッド部４ａからなる
ダブルへテロ構造のｐ−ｎ接合に順方向に電流を流すと
、キャリアが注入される。
ｐ＋型Ａｐ Ｇａ Ａｓ上部クりッド部８ａ及びｎ＋型
Ａ、９ Ｇａ Ａｓ下部クりッド部４ａが導波路層６の
一半分に形成されているため、この上部及び下クラッド
部４ａ、８ａを通りてｎ″″型Ｇａ Ａｓ導波路６の一
半分にのみこのキャリアの注入がなされる。従って、上
部及び下部クラッド部４ａ。
Ａ、９ Ｇａ Ａｓ下部クりッド部４ａが導波路層６の
一半分に形成されているため、この上部及び下クラッド
部４ａ、８ａを通りてｎ″″型Ｇａ Ａｓ導波路６の一
半分にのみこのキャリアの注入がなされる。従って、上
部及び下部クラッド部４ａ。
８ａにはさまれない位置のｎ−型Ｇａ Ａｓ導波路層６
の一半分にはキャリアは注入されない。すなわち、ｉ’
ＪＩＡＩＧａＡｓクラッド層８に形成された上部クラッ
ド部８ａ及び下部クラッド層４内に形成した下部クラッ
ド部４ａによりはさまれた導波路層６の領域中にのみ、
キャリアの注入を制限し、この制限によってキャリアの
注入効率を高めている。
の一半分にはキャリアは注入されない。すなわち、ｉ’
ＪＩＡＩＧａＡｓクラッド層８に形成された上部クラッ
ド部８ａ及び下部クラッド層４内に形成した下部クラッ
ド部４ａによりはさまれた導波路層６の領域中にのみ、
キャリアの注入を制限し、この制限によってキャリアの
注入効率を高めている。
このようにして、ｎ−型Ｇａ Ａｓ導波路層６の一半分
にのみキャリアが注入され、かつそこに閉じ込められる
ため、プラズマ効果によってその部分の誘電率が低下し
、屈折率が低下する。従って、ｎ−″型Ｇａ Ａｓ導波
路層６は、互いに屈折率の異なる２領域に分割される。
にのみキャリアが注入され、かつそこに閉じ込められる
ため、プラズマ効果によってその部分の誘電率が低下し
、屈折率が低下する。従って、ｎ−″型Ｇａ Ａｓ導波
路層６は、互いに屈折率の異なる２領域に分割される。
いま、第２図に示されるように、導波路２４の入射ボー
ト２８から入射した光は、Ｃｒ／Ａｕ電極２０とＡｕ
Ｇｅ ／Ｎｌ ／Ａｕ電極２２との間に電圧が加えられ
ていない場合には、ｎ 型ＧａＡｓ導波路層６を通って
導波路２４の出射ボート３０へ進行する。しかし、Ｃｒ
／ Ａ Ｕ 電極２０とＡｕ Ｇｃ ／Ｎ１ ／Ａｕ
電極２２との間に所定の電圧が加えられ、ｎ″″型Ｇａ
Ａｓ導波路層６の−半部の屈折率が低下する場合には
、その屈折率変化率をΔｎ１導波路２４．２６の屈折率
をｎ、ｎ″″型Ｇａ Ａｓ導波路層６における互いに屈
折率の異なる２領域の境界と導波路２４との交差角をθ
とすると、 θく９０°−５ｉｎ”−１（１＋Δｎ ／ ｎ ）の関
係を満足するとき、導波路２４の入射ボート２８から入
射した光は出射ボート３０へは進行せず、ｎ−型Ｇａ
Ａｓ導波路層６の互いに屈折率の異なる２領域の境界に
おいて全反射されて、導波路２６の出射ボート３４へ進
行する。このようにして、入射光に対するスイッチング
が行われることになる。
ト２８から入射した光は、Ｃｒ／Ａｕ電極２０とＡｕ
Ｇｅ ／Ｎｌ ／Ａｕ電極２２との間に電圧が加えられ
ていない場合には、ｎ 型ＧａＡｓ導波路層６を通って
導波路２４の出射ボート３０へ進行する。しかし、Ｃｒ
／ Ａ Ｕ 電極２０とＡｕ Ｇｃ ／Ｎ１ ／Ａｕ
電極２２との間に所定の電圧が加えられ、ｎ″″型Ｇａ
Ａｓ導波路層６の−半部の屈折率が低下する場合には
、その屈折率変化率をΔｎ１導波路２４．２６の屈折率
をｎ、ｎ″″型Ｇａ Ａｓ導波路層６における互いに屈
折率の異なる２領域の境界と導波路２４との交差角をθ
とすると、 θく９０°−５ｉｎ”−１（１＋Δｎ ／ ｎ ）の関
係を満足するとき、導波路２４の入射ボート２８から入
射した光は出射ボート３０へは進行せず、ｎ−型Ｇａ
Ａｓ導波路層６の互いに屈折率の異なる２領域の境界に
おいて全反射されて、導波路２６の出射ボート３４へ進
行する。このようにして、入射光に対するスイッチング
が行われることになる。
この第１の実施例により製造される半導体スイッチにお
いては、ｎ−型Ｇａ Ａｓ導波路層６のキャリア濃度が
１． Ｘ １０ ’ｃｍ−”と低くなっているため、自
由キャリア吸収が低く抑えられ、光吸収による損失が少
ない。また、ｎ＋型Ａ、１）Ｇａ Ａｓクラヅド部４ａ
のキャリア濃度が高いため、キャリアが注入されたｎ−
型Ｇａ Ａｓ導波路層６全体でプラズマ効果が起こり、
キャリアが注入されたｎ−型Ｇａ Ａｓ導波路層６の一
半分における屈折率の低下が一層急俊になる。そして、
ｐ型ＡｇＧａ Ａｓツクラッド８ａは高キャリアであっ
ても、光が余り人らないために光吸収による損失は少な
い。
いては、ｎ−型Ｇａ Ａｓ導波路層６のキャリア濃度が
１． Ｘ １０ ’ｃｍ−”と低くなっているため、自
由キャリア吸収が低く抑えられ、光吸収による損失が少
ない。また、ｎ＋型Ａ、１）Ｇａ Ａｓクラヅド部４ａ
のキャリア濃度が高いため、キャリアが注入されたｎ−
型Ｇａ Ａｓ導波路層６全体でプラズマ効果が起こり、
キャリアが注入されたｎ−型Ｇａ Ａｓ導波路層６の一
半分における屈折率の低下が一層急俊になる。そして、
ｐ型ＡｇＧａ Ａｓツクラッド８ａは高キャリアであっ
ても、光が余り人らないために光吸収による損失は少な
い。
また、ｎ″″型Ｇａ Ａｓ導波路層６における横方向の
光の閉込めは、ｎ−型Ｇａ Ａｓ導波路層６をリッジ形
にすることによってではなく、その両側をｎ−型Ｇａ
Ａｓ導波路層６よりも禁止帯が大きい、すなわち低屈折
率のｉ型Ａｌ）Ｇａ Ａｓ埋め込み層１２により挟み込
む構造とすることによって行なっているために、ｎ−型
Ｇａ Ａｓ導波路層６側壁における光損失は少ない。
光の閉込めは、ｎ−型Ｇａ Ａｓ導波路層６をリッジ形
にすることによってではなく、その両側をｎ−型Ｇａ
Ａｓ導波路層６よりも禁止帯が大きい、すなわち低屈折
率のｉ型Ａｌ）Ｇａ Ａｓ埋め込み層１２により挟み込
む構造とすることによって行なっているために、ｎ−型
Ｇａ Ａｓ導波路層６側壁における光損失は少ない。
さらにまた、キャリア注入により屈折率が低下するプラ
ズマ効果を用いているため、ｎ−型ＧａＡｓ導波路層６
の禁止帯幅より小さいエネルギーの光に対して広くスイ
ッチング作用が可能になる。
ズマ効果を用いているため、ｎ−型ＧａＡｓ導波路層６
の禁止帯幅より小さいエネルギーの光に対して広くスイ
ッチング作用が可能になる。
すなわち波長依存性がなくなる。例えば第１の実施例に
おいては、導波路層にＧａ Ａｓを用いているために、
その禁止帯幅０．９μｍより長波長の光に対して使用す
ることができ、光通信において通常に使用する１、３μ
ｍ帯を充分にカバーすることができる。
おいては、導波路層にＧａ Ａｓを用いているために、
その禁止帯幅０．９μｍより長波長の光に対して使用す
ることができ、光通信において通常に使用する１、３μ
ｍ帯を充分にカバーすることができる。
なお、上記第１の実施例による装置においては、導波路
層６が低キヤリア濃度のｎ、−型Ｇａ Ａｓから形成さ
れているが、その導電型はｎ−型に限らず、例えば低キ
ヤリア濃度のｐ−型Ｇａ Ａｓやｌ形Ｇａ Ａｓから形
成されてもよい。ただし、電子よりホールの方が光吸収
が大きいため、ｐ″″型よりもｎ 型の方が望ましい。
層６が低キヤリア濃度のｎ、−型Ｇａ Ａｓから形成さ
れているが、その導電型はｎ−型に限らず、例えば低キ
ヤリア濃度のｐ−型Ｇａ Ａｓやｌ形Ｇａ Ａｓから形
成されてもよい。ただし、電子よりホールの方が光吸収
が大きいため、ｐ″″型よりもｎ 型の方が望ましい。
また、ｎ−型Ｇａ Ａｓ導波路層６をダブルへテロ構造
に挟む下部クラッド部４ａおよび上部クラッド層８ａは
それぞれｎ 型およびｐ 型ＡｇＧａ Ａｓの組合わせ
になっているが、これらの導電型が入れ替わって、ｐ
型ＡＮ Ｇａ Ａｓ下部クラッド部およびｎ＋型Ａ、ｌ
！ Ｇａ Ａｓ上部クラッド部の組合わせになってもよ
い。勿論この場合には、基板２はｐ＋型Ｇａ Ａｓ基板
となる。さらにまた、上記第１の実施例においては、Ｇ
ａ Ａｓ系の半導体により光スイッチが構成されている
が、例えばＩｎ Ｇａ Ａｓ Ｐ系やＩｎＰ系などその
他の半導体を用いても同様の構造の光スイッチを構成す
ることができる。
に挟む下部クラッド部４ａおよび上部クラッド層８ａは
それぞれｎ 型およびｐ 型ＡｇＧａ Ａｓの組合わせ
になっているが、これらの導電型が入れ替わって、ｐ
型ＡＮ Ｇａ Ａｓ下部クラッド部およびｎ＋型Ａ、ｌ
！ Ｇａ Ａｓ上部クラッド部の組合わせになってもよ
い。勿論この場合には、基板２はｐ＋型Ｇａ Ａｓ基板
となる。さらにまた、上記第１の実施例においては、Ｇ
ａ Ａｓ系の半導体により光スイッチが構成されている
が、例えばＩｎ Ｇａ Ａｓ Ｐ系やＩｎＰ系などその
他の半導体を用いても同様の構造の光スイッチを構成す
ることができる。
次に、本発明の第２の実施例の半導体光スイッチを説明
する。
する。
第３図は第２の実施例の半導体光スイッチの断面を示す
断面図、第４図はその平面を示す平面図である。
断面図、第４図はその平面を示す平面図である。
第３図において、例えばキャリア濃度２×１０ｉ８印−
３のｐ・“型Ｇａ Ａｓ基板４２上に、ｉ型Ａｊ７
Ｇａ Ａｓ （ｘ−０，１）下部クラッドｘ
ｌ−Ｘ 層４４が形成されている。このｉ型ＡｇｘＧａ Ａ
ｓ （ｘ−０，１）下部クラッド層内にｘ はＳｔイオン注入によりｎ 型ＡｆＩＧａ Ａｓの下部
クラッド部４４ａが中央部に形成されている。
３のｐ・“型Ｇａ Ａｓ基板４２上に、ｉ型Ａｊ７
Ｇａ Ａｓ （ｘ−０，１）下部クラッドｘ
ｌ−Ｘ 層４４が形成されている。このｉ型ＡｇｘＧａ Ａ
ｓ （ｘ−０，１）下部クラッド層内にｘ はＳｔイオン注入によりｎ 型ＡｆＩＧａ Ａｓの下部
クラッド部４４ａが中央部に形成されている。
このｎ＋型ＡＮ Ｇａ Ａｓ下部クりッド部４４ａ上に
は、キャリア濃度Ｉ Ｘ １０１５ｃＴｎ−３のｎ−型
ＧａＡｓ導波路層４６が形成されている。そしてこのｎ
−型Ｇａ Ａｓ導波路層４６上には、ｉ型Ａｊ７ｘＧａ
Ａｓ （ｘ＝０．１）上部クラッド層４８１−
ｘ が形成されている。このｉ型ＡＮ Ｇａ Ａｘ
ｌ−Ｘ ５ （ｘ−０，１）上部クラッド層４８内の中央部にはＢｅ
イオン注入によりｐ 型ＡｇＧａ Ａｓの上部クラッド
部４８ａが形成されている。このようにして、禁止帯が
小さいｎ″″型Ｇａ Ａｓ導波路層４６がこれよりも禁
止帯が大きいｎ 型ＡｊＪ ＧａＡｓ下部クラッり部４
４ａとｐ 型ＡＩ Ｇａ Ａｓ上部クりッド部４８ａと
に上下から挾まれた、いわゆるダブルへテロ構造が形成
されている。
は、キャリア濃度Ｉ Ｘ １０１５ｃＴｎ−３のｎ−型
ＧａＡｓ導波路層４６が形成されている。そしてこのｎ
−型Ｇａ Ａｓ導波路層４６上には、ｉ型Ａｊ７ｘＧａ
Ａｓ （ｘ＝０．１）上部クラッド層４８１−
ｘ が形成されている。このｉ型ＡＮ Ｇａ Ａｘ
ｌ−Ｘ ５ （ｘ−０，１）上部クラッド層４８内の中央部にはＢｅ
イオン注入によりｐ 型ＡｇＧａ Ａｓの上部クラッド
部４８ａが形成されている。このようにして、禁止帯が
小さいｎ″″型Ｇａ Ａｓ導波路層４６がこれよりも禁
止帯が大きいｎ 型ＡｊＪ ＧａＡｓ下部クラッり部４
４ａとｐ 型ＡＩ Ｇａ Ａｓ上部クりッド部４８ａと
に上下から挾まれた、いわゆるダブルへテロ構造が形成
されている。
そして、ｐ＋型ＡＮ Ｇａ Ａｓクラッド層４８ａ上に
は、キャリア濃度１×１０ ｃｆｆｌ 、厚さ１μｍの
ｐ型Ｇａ Ａｓキャップ層５０が形成されている。また
、ｎ−型Ｇａ Ａｓ導波路層４６、ｐ型Ａｌｌ Ｇａ
Ａｓツクラッド４８ａ１およびｐ型ＧａＡｓ導波路層５
０の両側には、１型Ａｊｌｌ ＧａＡｓ埋め込み層５２
が形成されている。更にｐ型Ｇａ Ａｓキャップ層５０
及びｉ型ＡＭ Ｇａ Ａｓ埋め込み層５２の上部にはｎ
型Ｇａ Ａｓキャップ層５０に接続されてＡｕ Ｇｅ
／Ｎ１ ／Ａｕ電極６０が形成されている。さらに、ｎ
＋型Ｇａ Ａｓ基板４２の底面上にもＣｒ／Ａｕｆｆ１
極６２が形成されている。
は、キャリア濃度１×１０ ｃｆｆｌ 、厚さ１μｍの
ｐ型Ｇａ Ａｓキャップ層５０が形成されている。また
、ｎ−型Ｇａ Ａｓ導波路層４６、ｐ型Ａｌｌ Ｇａ
Ａｓツクラッド４８ａ１およびｐ型ＧａＡｓ導波路層５
０の両側には、１型Ａｊｌｌ ＧａＡｓ埋め込み層５２
が形成されている。更にｐ型Ｇａ Ａｓキャップ層５０
及びｉ型ＡＭ Ｇａ Ａｓ埋め込み層５２の上部にはｎ
型Ｇａ Ａｓキャップ層５０に接続されてＡｕ Ｇｅ
／Ｎ１ ／Ａｕ電極６０が形成されている。さらに、ｎ
＋型Ｇａ Ａｓ基板４２の底面上にもＣｒ／Ａｕｆｆ１
極６２が形成されている。
第４図に示されるように、ｎ−型Ｇａ Ａｓ導波路層４
６においては、導波路幅Ｗを有する２本の導波路６４．
６６が交差角２θで交差している。
６においては、導波路幅Ｗを有する２本の導波路６４．
６６が交差角２θで交差している。
すなわち、上部クラッド部４８ａ及び下部クラッド部４
４ａにはさまれる導波路層４６とこれらにはさまれない
領域との境界に対して、それぞれ反対方向に交差角θで
交差している。そして、導波路６４は入射ポート６８お
よび出射ポート７０を有し、また導波路６６は入射ボー
ト７２および出射ポート７４を有している。
４ａにはさまれる導波路層４６とこれらにはさまれない
領域との境界に対して、それぞれ反対方向に交差角θで
交差している。そして、導波路６４は入射ポート６８お
よび出射ポート７０を有し、また導波路６６は入射ボー
ト７２および出射ポート７４を有している。
次に、第２の実施例の装置の動作を説明する。
この第２の実施例の装置の動作は、上記第１の実施例の
それとほとんど同じであるが、ｉ型Ａ、１ｌｌＧａ Ａ
ｓ上部クラッド層４８の中央部に上部クラッド部４８ａ
が形成され、一方ｉ型ＡｆＩＧａ Ａｓ下部クラッド層
４４の中央部に下部クラッド部４４ａが形成されている
ため、キャリアはｎ型ＡＤ Ｇａ Ａｓ２９１１部４８
ａを通ってｎ−型Ｇａ Ａｓ導波路４６の中央部にのみ
注入される。
それとほとんど同じであるが、ｉ型Ａ、１ｌｌＧａ Ａ
ｓ上部クラッド層４８の中央部に上部クラッド部４８ａ
が形成され、一方ｉ型ＡｆＩＧａ Ａｓ下部クラッド層
４４の中央部に下部クラッド部４４ａが形成されている
ため、キャリアはｎ型ＡＤ Ｇａ Ａｓ２９１１部４８
ａを通ってｎ−型Ｇａ Ａｓ導波路４６の中央部にのみ
注入される。
更に、下部クラッド層４４内に形成された下部クラッド
部４４ａにより導波路層４６の中央部にのみにキャリア
の注入が限定される。従って、上部クラッド部４８ａ及
び上部クラッド部４４ａにはさまれないｎ 型Ｇａ Ａ
ｓ導波路層４６の一半分にはキャリアは注入されない。
部４４ａにより導波路層４６の中央部にのみにキャリア
の注入が限定される。従って、上部クラッド部４８ａ及
び上部クラッド部４４ａにはさまれないｎ 型Ｇａ Ａ
ｓ導波路層４６の一半分にはキャリアは注入されない。
すなイ）ち、ｌ型ＡρＧａ Ａｓクラッド層４８に形成
された上部クラッド部４８ａ及びｉ型ＡＮ Ｇａ Ａｓ
クラッド層４４に形成された下部クラッド部４４ａはキ
ャリアの注入を所定の領域に制限すると共に、この制限
によってキャリアの注入効率を高めている。第２の実施
例においては、上記第１の実施例よりもキャリアの注入
される領域の制限が大きいために、キャリアの注入効率
は一層高くなっている。
された上部クラッド部４８ａ及びｉ型ＡＮ Ｇａ Ａｓ
クラッド層４４に形成された下部クラッド部４４ａはキ
ャリアの注入を所定の領域に制限すると共に、この制限
によってキャリアの注入効率を高めている。第２の実施
例においては、上記第１の実施例よりもキャリアの注入
される領域の制限が大きいために、キャリアの注入効率
は一層高くなっている。
このようにして、ロー型Ｇａ Ａｓ導波路層４６の中央
部にのみキャリアが注入され、かつそこに閉じ込められ
るため、プラズマ効果によってその部分の誘電率が低下
し、屈折率が低下する。従っ。
部にのみキャリアが注入され、かつそこに閉じ込められ
るため、プラズマ効果によってその部分の誘電率が低下
し、屈折率が低下する。従っ。
て、ｎ−型にａ Ａｓ導波路層４６は、屈折率の異なる
３領域に分割される。
３領域に分割される。
いま、第４図に示されるように、導波路６４の入射ボー
ト６８から入射した光および導波路６６の入射ポート７
２から入射した光は、Ａｕ Ｇｅ ／Ｎｌ／Ａｕ電極６
０とＣｒ／Ａｕ電極６２との間に電圧が加えられていな
い場合には、ｎ−型ＧａＡｓ導波路層４６を通ってそれ
ぞれ導波路６４の出射ボート７０および導波路６６の出
射ボート７４へ進行する。しかし、Ａｕ Ｇｅ ／ Ｎ
ｉ ／ Ａｕ電極６０とＣｒ／Ａｕ電極６２との間に所
定の電圧が加えられ、ｎ−型Ｇａ Ａｓ導波路層４６の
中央部の屈折率が低下する場合には、導波路６４の入射
ポート６８から入射した光は、ｎ″″型ＧａＡｓ導波路
層４６の互いに屈折率の異なる２領域の境界において全
反射されて、導波路６６の出射ポート７４へ進行し、ま
た同様にして導波路６６の入射ボート７２から入射され
た光は、導波路６４の出射ボート７０へ進行する。
ト６８から入射した光および導波路６６の入射ポート７
２から入射した光は、Ａｕ Ｇｅ ／Ｎｌ／Ａｕ電極６
０とＣｒ／Ａｕ電極６２との間に電圧が加えられていな
い場合には、ｎ−型ＧａＡｓ導波路層４６を通ってそれ
ぞれ導波路６４の出射ボート７０および導波路６６の出
射ボート７４へ進行する。しかし、Ａｕ Ｇｅ ／ Ｎ
ｉ ／ Ａｕ電極６０とＣｒ／Ａｕ電極６２との間に所
定の電圧が加えられ、ｎ−型Ｇａ Ａｓ導波路層４６の
中央部の屈折率が低下する場合には、導波路６４の入射
ポート６８から入射した光は、ｎ″″型ＧａＡｓ導波路
層４６の互いに屈折率の異なる２領域の境界において全
反射されて、導波路６６の出射ポート７４へ進行し、ま
た同様にして導波路６６の入射ボート７２から入射され
た光は、導波路６４の出射ボート７０へ進行する。
このようにして、第２の実施例による半導体スイッチは
入射した光に対してスイッチング作用を行なうが、上記
第１の実施例が一方向からの入射光に対してのみスイッ
チング作用を行なう、いわゆる片方向スイッチであるの
に対し、この第２の実施例は二方向からの入射光に対し
てスイッチング作用を行なう、いわゆる双方向スイッチ
となっている。そして前述した第１の実施例における種
々の効果は、すべてこの第２の実施例も有している。
入射した光に対してスイッチング作用を行なうが、上記
第１の実施例が一方向からの入射光に対してのみスイッ
チング作用を行なう、いわゆる片方向スイッチであるの
に対し、この第２の実施例は二方向からの入射光に対し
てスイッチング作用を行なう、いわゆる双方向スイッチ
となっている。そして前述した第１の実施例における種
々の効果は、すべてこの第２の実施例も有している。
なお、上記第２の実施例においては、導波路層４６が低
キヤリア濃度のｎ″″型Ｇａ Ａｓから形成されている
が、その導電型はｎ″″型に限らず、例えばは低キヤリ
ア濃度のｐ″″型Ｇａ Ａｓやｌ型Ｇａ Ａｓから形成
されてもよい。ただし、電子よりホールの方が光吸収が
大きいため、ｐ−型よりもｎ″″型の方が望ましい。
キヤリア濃度のｎ″″型Ｇａ Ａｓから形成されている
が、その導電型はｎ″″型に限らず、例えばは低キヤリ
ア濃度のｐ″″型Ｇａ Ａｓやｌ型Ｇａ Ａｓから形成
されてもよい。ただし、電子よりホールの方が光吸収が
大きいため、ｐ−型よりもｎ″″型の方が望ましい。
また、ｎ−型Ｇａ Ａｓ導波路層４６をダブルへテロ構
造に挟む下部クラッド部４４ａおよび上部クラッド部４
８のはそれぞれｐ 型およびｎ 型Ａ、Ｑ Ｇａ Ａｓ
の組合わせになっているが、これらの導電型が入れ替わ
って、ｎ 型Ａｌ）Ｇａ Ａｓ下部クラッド部およびｐ
型ＡＩ Ｇａ Ａｓ上部クラッド部の組合わせになっ
てもよい。さらにまた、Ｇａ Ａｓ系の半導体により光
スイッチが構成されているが、例えばＩｎＧａＡｓＰ系
やＩｎＰ系などその他の半導体を用いても同様の構造の
光スイッチを構成することができる。
造に挟む下部クラッド部４４ａおよび上部クラッド部４
８のはそれぞれｐ 型およびｎ 型Ａ、Ｑ Ｇａ Ａｓ
の組合わせになっているが、これらの導電型が入れ替わ
って、ｎ 型Ａｌ）Ｇａ Ａｓ下部クラッド部およびｐ
型ＡＩ Ｇａ Ａｓ上部クラッド部の組合わせになっ
てもよい。さらにまた、Ｇａ Ａｓ系の半導体により光
スイッチが構成されているが、例えばＩｎＧａＡｓＰ系
やＩｎＰ系などその他の半導体を用いても同様の構造の
光スイッチを構成することができる。
次に、本発明の第１の実施例に係る半導体光スイッチの
製造方法を、第５図を用いて順次に説明する。
製造方法を、第５図を用いて順次に説明する。
半導体基板として例えばキャリア濃度２×１０１８ｃｌ
Ｉ＋−３のｎ＋型Ｇａ Ａｓ基板２上に、高抵抗のｉ型
／ｌ Ｇａ Ａｓ （ｘ−０，１）下部りｘ
１−ｘ ラッド層４を成長させる。そして、次に、下部クラッド
層４上に後で形成する上部クラッド部の下方部分に相当
する部分を除きマスク層で覆い、Ｓｉイオンを４００Ｋ
ｅＶで１×１０Ｌ３個／ｃｍ２の濃度でイオン注入し、
ｎ ｍＡｌＧａＡｓの下部クラッド部４ａを形成する
（第５図（ａ）参照）。
Ｉ＋−３のｎ＋型Ｇａ Ａｓ基板２上に、高抵抗のｉ型
／ｌ Ｇａ Ａｓ （ｘ−０，１）下部りｘ
１−ｘ ラッド層４を成長させる。そして、次に、下部クラッド
層４上に後で形成する上部クラッド部の下方部分に相当
する部分を除きマスク層で覆い、Ｓｉイオンを４００Ｋ
ｅＶで１×１０Ｌ３個／ｃｍ２の濃度でイオン注入し、
ｎ ｍＡｌＧａＡｓの下部クラッド部４ａを形成する
（第５図（ａ）参照）。
そして次にこのｉ型ＡｌＧａ Ａｓ下部クラッド層４上
に、キャリア濃度ｌＸ１０ｃｍ ｎ 型Ｇａ Ａ
ｓエピタキシャル層５を成長させる。さらにこのｎ′″
型Ｇａ Ａｓエピタキシャル層５上に、ｉ型Ａｉ）
Ｇａ Ａｓ （ｘ−０，１）層７を成ｘ
ｌ−ｘ 長させる。そして次にこのｉ型Ａｊ？ Ｇａ Ａｓ層層
上上一部（先に形成した下部クラッド部４ａの上方に相
当する部分）を除いてマスク層を形成し、Ｂｅイオンを
４００ Ｋ ｅ ＶテＩ Ｘ １０１３ａ／ｃｊノ濃度
でイオン注入しｐ 型ＡＤ Ｇａ Ａｓの上部クラッド
部８ａを形成する（第５図（ｂ）参照）。
に、キャリア濃度ｌＸ１０ｃｍ ｎ 型Ｇａ Ａ
ｓエピタキシャル層５を成長させる。さらにこのｎ′″
型Ｇａ Ａｓエピタキシャル層５上に、ｉ型Ａｉ）
Ｇａ Ａｓ （ｘ−０，１）層７を成ｘ
ｌ−ｘ 長させる。そして次にこのｉ型Ａｊ？ Ｇａ Ａｓ層層
上上一部（先に形成した下部クラッド部４ａの上方に相
当する部分）を除いてマスク層を形成し、Ｂｅイオンを
４００ Ｋ ｅ ＶテＩ Ｘ １０１３ａ／ｃｊノ濃度
でイオン注入しｐ 型ＡＤ Ｇａ Ａｓの上部クラッド
部８ａを形成する（第５図（ｂ）参照）。
このようにして、禁止帯が小さいｎ″″型Ｇａ Ａｓエ
ピタキシャル層５がこれよりも禁止帯が大きいｎ＋型Ａ
ｊ）Ｇａ Ａｓ下部クりッド部４ａとｐ 型ＡＮ Ｇａ
Ａｓツク９フ１８ａとに上下から挟まれた、いわゆる
ダブルへテロ構造を形成する。
ピタキシャル層５がこれよりも禁止帯が大きいｎ＋型Ａ
ｊ）Ｇａ Ａｓ下部クりッド部４ａとｐ 型ＡＮ Ｇａ
Ａｓツク９フ１８ａとに上下から挟まれた、いわゆる
ダブルへテロ構造を形成する。
そして次にｌ型ＡＮ Ｇａ Ａｓエピタキシャル層７上
に、キャリア濃度Ｉ Ｘｌ ０１７ｃｒｎ−８のｐ型Ｇ
ａＡｓエピタキシャル層９を成長させる。なお、これら
ｉ型Ａｉｌ Ｇａ Ａｓ下部クラッド層４、ｎ−型Ｑａ
Ａｓ エピタキシャル層５．１型ＡＮ Ｇａ Ａｓエピ
タキシャル層７およびｐ型Ｇａ Ａｓエピタキシャル層
°９の各層は、ＯＭＶＰＥ （有機金属気相エピタキシ
ャル）法を用いたエピタキシャル成長によって格子整合
して順次積層していく （第５図（ｃ）参照）。
に、キャリア濃度Ｉ Ｘｌ ０１７ｃｒｎ−８のｐ型Ｇ
ａＡｓエピタキシャル層９を成長させる。なお、これら
ｉ型Ａｉｌ Ｇａ Ａｓ下部クラッド層４、ｎ−型Ｑａ
Ａｓ エピタキシャル層５．１型ＡＮ Ｇａ Ａｓエピ
タキシャル層７およびｐ型Ｇａ Ａｓエピタキシャル層
°９の各層は、ＯＭＶＰＥ （有機金属気相エピタキシ
ャル）法を用いたエピタキシャル成長によって格子整合
して順次積層していく （第５図（ｃ）参照）。
次いで、ｐ型Ｇａ Ａｓエピタキシャル層９上に、熱Ｃ
ＶＤ （化学的気相成長）法を用いてシリコン窒化膜８
２を堆積する（第５図（ｄ）参照）。続いて、このシリ
コン窒化膜８２上に、フォトリソグラフィ技術を用いて
、導波路幅Ｗ１交差角２θの交差導波路パターンのレジ
スト８４を形成スる（第５図（ｅ）参照）。
ＶＤ （化学的気相成長）法を用いてシリコン窒化膜８
２を堆積する（第５図（ｄ）参照）。続いて、このシリ
コン窒化膜８２上に、フォトリソグラフィ技術を用いて
、導波路幅Ｗ１交差角２θの交差導波路パターンのレジ
スト８４を形成スる（第５図（ｅ）参照）。
このようにパターニングされたレジスト８４をマスクと
してシリコン窒化膜８２をエツチング除去した後、さら
にドライエツチング法を用いてｐ型Ｇａ Ａｓエピタキ
シャル層９、ｉ＋型ＡＮ ＧａＡｓエピタキシャル層７
およびｉ″″型Ｇａ Ａｓエピタキシャル層５のエツチ
ングをｎ 型ＡＩ ＧａＡｓ下部クラツド層４上面に達
するまで行なう。
してシリコン窒化膜８２をエツチング除去した後、さら
にドライエツチング法を用いてｐ型Ｇａ Ａｓエピタキ
シャル層９、ｉ＋型ＡＮ ＧａＡｓエピタキシャル層７
およびｉ″″型Ｇａ Ａｓエピタキシャル層５のエツチ
ングをｎ 型ＡＩ ＧａＡｓ下部クラツド層４上面に達
するまで行なう。
このドライエツチングの条件は、例えば８０ｇ３ ：１
０ｓｅｃｌＩ、 １． ５ Ｐ ａ、 ０． ５Ｗ／
ｃｍ２とする。
０ｓｅｃｌＩ、 １． ５ Ｐ ａ、 ０． ５Ｗ／
ｃｍ２とする。
このドライエツチングによって、ｌ 型ＡｌｌＧａＡｓ
下部クラッド層４上のｎ−型Ｇａ Ａｓ導波路層６、こ
のｎ−型Ｇａ Ａｓ導波路層６上のＳｌ”型ＡＩ Ｇａ
Ａｓクラッド層８、およびこのｐ 型ＡＪ７ Ｇａ
Ａｓクラッド層８上のｐ型Ｇａ Ａｓキャップ層１０を
それぞれ形成する。その後、レジスト８４を除去する（
第５図（ｄ）参照）。
下部クラッド層４上のｎ−型Ｇａ Ａｓ導波路層６、こ
のｎ−型Ｇａ Ａｓ導波路層６上のＳｌ”型ＡＩ Ｇａ
Ａｓクラッド層８、およびこのｐ 型ＡＪ７ Ｇａ
Ａｓクラッド層８上のｐ型Ｇａ Ａｓキャップ層１０を
それぞれ形成する。その後、レジスト８４を除去する（
第５図（ｄ）参照）。
次いで、既にバターニングされているシリコン窒化膜８
２をマスクとして、露出されたｎ 型Ａ、Ｔ！ Ｇａ
Ａｓ下部クラッド層４上にｉ型ＡｌＸＧａ Ａｓ埋
め込み層１２を埋め込み成長させ−Ｘ る。このｉ型Ａ、Ｑ Ｇａ Ａｓ埋め込み層１２の埋め
込み成長は、ＯＭＶＰＥ法を用い、例えば基板温度Ｔｓ
ｕｂ：６５０℃、気圧１０Ｔｏｒｒの条件において、ｐ
型Ｇａ Ａｓコンタクト層１０上面の高さに達するまで
行なう。このようにして、ｎ−型ＧａＡｓ導波路層６、
ｉ型ＡＩ Ｇａ Ａｓクラッド層８、およびｐ型Ｇａ
Ａｓキャップ層１０の両側を、ｉ″″型ＡΩＧａ Ａｓ
埋め込み層１２によって挟むようにする（第５図（ｇ）
参照）。
２をマスクとして、露出されたｎ 型Ａ、Ｔ！ Ｇａ
Ａｓ下部クラッド層４上にｉ型ＡｌＸＧａ Ａｓ埋
め込み層１２を埋め込み成長させ−Ｘ る。このｉ型Ａ、Ｑ Ｇａ Ａｓ埋め込み層１２の埋め
込み成長は、ＯＭＶＰＥ法を用い、例えば基板温度Ｔｓ
ｕｂ：６５０℃、気圧１０Ｔｏｒｒの条件において、ｐ
型Ｇａ Ａｓコンタクト層１０上面の高さに達するまで
行なう。このようにして、ｎ−型ＧａＡｓ導波路層６、
ｉ型ＡＩ Ｇａ Ａｓクラッド層８、およびｐ型Ｇａ
Ａｓキャップ層１０の両側を、ｉ″″型ＡΩＧａ Ａｓ
埋め込み層１２によって挟むようにする（第５図（ｇ）
参照）。
次にシリコン窒化ＶＩ８２を取り除き、ｐ型ＧａＡｓ導
波路層１０及びｉ型ＡＩ Ｇａ Ａｓ埋め込み１２の、
上面にＣｒ／Ａｕ電極２０を形成し、また、ｎ＋型Ｇａ
Ａｓ ｕ板２底面上にもＡｕ Ｇｅ／Ｎｌ／Ａｕ電極
２２を形成する（第５図（ｈ）参照）。
波路層１０及びｉ型ＡＩ Ｇａ Ａｓ埋め込み１２の、
上面にＣｒ／Ａｕ電極２０を形成し、また、ｎ＋型Ｇａ
Ａｓ ｕ板２底面上にもＡｕ Ｇｅ／Ｎｌ／Ａｕ電極
２２を形成する（第５図（ｈ）参照）。
なお、図示はしないが、導波路幅Ｗを有し、交差角２θ
で交差する２本の導波路がｎ−型ＧａＡｓ導波路層６に
接続されている。そしてこれら２本の導波路は、ｉ型Ａ
ｆ）Ｇａ Ａｓ上部クラッド層８における上部クラッド
部８ａとｉ型ＡＮ ＧａＡｓ下部クラッド層４の下部ク
ラッド部４ａとにはさまれた領域とそれ以外の領域との
境界に対して、それぞれ反対方向に交差角θを有して交
差している。
で交差する２本の導波路がｎ−型ＧａＡｓ導波路層６に
接続されている。そしてこれら２本の導波路は、ｉ型Ａ
ｆ）Ｇａ Ａｓ上部クラッド層８における上部クラッド
部８ａとｉ型ＡＮ ＧａＡｓ下部クラッド層４の下部ク
ラッド部４ａとにはさまれた領域とそれ以外の領域との
境界に対して、それぞれ反対方向に交差角θを有して交
差している。
そして最後に、５１長に端面の襞間を行なって、導波路
チップを切り出す。このようにして、上記第１の実施例
による半導体光スイッチを製造する。
チップを切り出す。このようにして、上記第１の実施例
による半導体光スイッチを製造する。
上記のようにｉ型ＡＤ Ｇａ Ａｓクラッド層８及びｉ
型ＡｌＧａＡｓクラッド層４の一半部に対応する場所の
それぞれに上部クラッド部８ａ、下部クラッド部４ａを
形成するのではなく、ｉ型Ａ、ｐＧａ Ａｓクラッド層
８及びｉ型ＡＮ Ｇａ Ａｓクラッド層４の中央部にそ
れぞれ上下部クラッド部４ａ、８ａをイオン注入により
形成すれば、上記第２の実施例と同様の構造になり、双
方向性の半導体先スイッチを製造することができる。
型ＡｌＧａＡｓクラッド層４の一半部に対応する場所の
それぞれに上部クラッド部８ａ、下部クラッド部４ａを
形成するのではなく、ｉ型Ａ、ｐＧａ Ａｓクラッド層
８及びｉ型ＡＮ Ｇａ Ａｓクラッド層４の中央部にそ
れぞれ上下部クラッド部４ａ、８ａをイオン注入により
形成すれば、上記第２の実施例と同様の構造になり、双
方向性の半導体先スイッチを製造することができる。
また、ｎ＋型Ｇａ Ａｓ基板２上に、ｎ＋型ＡｌＧａＡ
ｓ、下部クラッド部４ａ、ｎ−型Ｇａ Ａｓ導波路層６
、ｐ＋型ＡＮ Ｇａ Ａｓ２９７１部８ａ。
ｓ、下部クラッド部４ａ、ｎ−型Ｇａ Ａｓ導波路層６
、ｐ＋型ＡＮ Ｇａ Ａｓ２９７１部８ａ。
およびｐ型Ｇａ Ａｓ層キャップ層１ｏをそれぞれ形成
しているが、このような組合わせではなく、ｎ−型Ｇａ
Ａｓ導波路層６を挟む基板および各層の導電型が入れ
替わって、ｐ“型Ｇａ Ａｓ基板上に、ｐ” ＭＡＤ
Ｇａ Ａｓ下部クラッド部、ロー型Ｇａ Ａｓ導波路層
６、ｎ＋型ＡＩ Ｇａ Ａｓ上部クラッド部、およびｎ
形Ｇａ Ａｓ層キャップ層という組合わせに形成しても
よい。ただし、この場合においては、ｉ型Ａ、１）Ｇａ
Ａｓクラッド層４．８に注入するイオンを交換しなけ
ればならない。
しているが、このような組合わせではなく、ｎ−型Ｇａ
Ａｓ導波路層６を挟む基板および各層の導電型が入れ
替わって、ｐ“型Ｇａ Ａｓ基板上に、ｐ” ＭＡＤ
Ｇａ Ａｓ下部クラッド部、ロー型Ｇａ Ａｓ導波路層
６、ｎ＋型ＡＩ Ｇａ Ａｓ上部クラッド部、およびｎ
形Ｇａ Ａｓ層キャップ層という組合わせに形成しても
よい。ただし、この場合においては、ｉ型Ａ、１）Ｇａ
Ａｓクラッド層４．８に注入するイオンを交換しなけ
ればならない。
そしていずれの場合においても、導波路層６の導電型は
ロー型に限らず、例えば低キヤリアｔ６度のｐ 型Ｇａ
Ａｓやｉ型Ｇａ Ａｓであってもよい。
ロー型に限らず、例えば低キヤリアｔ６度のｐ 型Ｇａ
Ａｓやｉ型Ｇａ Ａｓであってもよい。
ただし、電子よりホールの方が光吸収が大きいため、ｐ
−型よりもｎ−型の方が望ましい。
−型よりもｎ−型の方が望ましい。
以上、詳細に説明したように本発明により作製される光
スイッチによれば、導波路層がその禁止帯よりも大きな
禁止帯を有する第１導電型の半導体基板と第２導電型の
クラッド部とに上下から挟まれたダブルへテロ構造とな
っていることによって、プラズマ効果により導波路層の
一部に低屈折領域を生じさせ、その境界において入射光
をその波長に依存することなく全反射させる。また、導
波路層が高キャリア濃度の半導体基板とクラッド層とに
挟まれた低キヤリア層であり、かつ両側を低屈折領域に
より挟まれていることによって、損失を減少させる。
スイッチによれば、導波路層がその禁止帯よりも大きな
禁止帯を有する第１導電型の半導体基板と第２導電型の
クラッド部とに上下から挟まれたダブルへテロ構造とな
っていることによって、プラズマ効果により導波路層の
一部に低屈折領域を生じさせ、その境界において入射光
をその波長に依存することなく全反射させる。また、導
波路層が高キャリア濃度の半導体基板とクラッド層とに
挟まれた低キヤリア層であり、かつ両側を低屈折領域に
より挟まれていることによって、損失を減少させる。
第１図は、本発明の第１の実施例により製造される半導
体光スイッチの断面を示す断面図、第２図は、その平面
を示す平面図、第３図は、本発明の第２の実施例により
製造される半導体光スイッチの断面を示す断面図、第４
図は、その平面を示す平面図、第５図は、本発明の第１
の実施例に係る半導体光スイッチの製造方法を示す工程
図である。 ２−ｎ 型Ｇａ Ａｓ基板、 ４・・・ＳＩ型Ａ、１２ Ｇａ Ａｓ下部クラッド層、
４ａ・・・ｎ型Ａｐ Ｇａ Ａｓの下部クラッド部、５
・・・ｎ 型ＧａＡｓエピタキシャル層、６．４６−
ｎ−型Ｇａ Ａｓ導波路層、７・・・ＳＩ型ＡＮ Ｇａ
Ａｓエピタキシャル層、８ ・Ｓ Ｉ型ＡＮ Ｇａ
Ａｓクラッド層、８ａ・・・ｐ型Ａｉ）Ｇａ Ａｓの上
部クラッド部、９・・・ｐ型Ｇａ Ａｓエピタキシャル
層、１０・・・ｐ型Ｃｌａ ＡＳ層キャップ層、１２．
５２−３ Ｉ）ＭＡＲＧａ Ａｓ埋め込み層、８２・・
・シリコン窒化膜（Ｓｉ３Ｎ４膜）、２０．６２・・Ｃ
ｒ ／Ａｕ電極、 ２２ 、６０−＝ Ａ ｕ Ｇ ｅ ／ Ｎ ｉ ／
Ａ ｕ電極、２４．２６，６４．６６・・・導波路、２
８．３２，６８．７２・・−入射ボート。
体光スイッチの断面を示す断面図、第２図は、その平面
を示す平面図、第３図は、本発明の第２の実施例により
製造される半導体光スイッチの断面を示す断面図、第４
図は、その平面を示す平面図、第５図は、本発明の第１
の実施例に係る半導体光スイッチの製造方法を示す工程
図である。 ２−ｎ 型Ｇａ Ａｓ基板、 ４・・・ＳＩ型Ａ、１２ Ｇａ Ａｓ下部クラッド層、
４ａ・・・ｎ型Ａｐ Ｇａ Ａｓの下部クラッド部、５
・・・ｎ 型ＧａＡｓエピタキシャル層、６．４６−
ｎ−型Ｇａ Ａｓ導波路層、７・・・ＳＩ型ＡＮ Ｇａ
Ａｓエピタキシャル層、８ ・Ｓ Ｉ型ＡＮ Ｇａ
Ａｓクラッド層、８ａ・・・ｐ型Ａｉ）Ｇａ Ａｓの上
部クラッド部、９・・・ｐ型Ｇａ Ａｓエピタキシャル
層、１０・・・ｐ型Ｃｌａ ＡＳ層キャップ層、１２．
５２−３ Ｉ）ＭＡＲＧａ Ａｓ埋め込み層、８２・・
・シリコン窒化膜（Ｓｉ３Ｎ４膜）、２０．６２・・Ｃ
ｒ ／Ａｕ電極、 ２２ 、６０−＝ Ａ ｕ Ｇ ｅ ／ Ｎ ｉ ／
Ａ ｕ電極、２４．２６，６４．６６・・・導波路、２
８．３２，６８．７２・・−入射ボート。
Claims (1)
- 【特許請求の範囲】 １、一面に第１の電極が形成された第１導電型の半導体
基板と、 前記半導体基板の他面上に形成される高抵抗の下部クラ
ッド層と、 前記下部クラッド層内にイオン注入で形成された第１導
電型の上部クラッド部と、 前記下部クラッド層上に形成され、禁止帯が前記下部ク
ラッド部のそれより小さくかつキャリア濃度が低い導波
路層と、 前記導波路層上に形成された高抵抗の上部クラッド層と
、 前記上部クラッド層内にイオン注入により 成され、前記下部クラッド部上方に位置し、禁止帯が前
記導波路層のそれより大きくかつキャリア濃度が高い第
２導電型の上部クラッド部と 前記導波路層及び前記上部クラッド層の両側に設けられ
、禁止帯が前記導波路層のそれより大きい埋め込み層と
、 前記上部クラッド層の上部クラッド部上に形成された第
２の電極と 前記第１の電極と前記第２の電極との間に印加する電圧
により、前記導波路層の前記上部及び下部クラッド部間
にはさまれる所定の領域にキャリアを注入することを特
徴とする半導体光スイッチ。 ２、前記上部及び下部クラッド部がそれぞれ前記上部及
び下部クラッド層の一半分に形成されていることを特徴
とする請求項１記載の半導体光スイッチ。 ３、前記上部及び下部クラッド部がそれぞれ前記上部及
び下部クラッド層の中央部に形成されていることを特徴
とする請求項１記載の半導体光スイッチ。 ４、第１導電型の半導体基板上に下部クラッド層となる
高抵抗の第１のエピタキシャル層を形成する第１の工程
と、 前記第１のエピタキシャル層の所定の領域にイオンを注
入し第１導電型の下部クラッド部を形成する第２の工程
と、 前記第１のエピタキシャル層上に、禁止帯が前記下部ク
ラッド部のそれより小さくかつキャリア濃度が低い第２
のエピタキシャル層を成長させる第３の工程と、 前記第２のエピタキシャル層上に高抵抗の上部クラッド
層を形成する第４の工程と、 前記上部クラッド層内で前記下部クラッド部上方の領域
にイオンを注入し、禁止帯が前記第２のエピタキシャル
層のそれより大きくかつキャリア濃度が高い第２導電型
の上部クラッド部を形成する第５の工程と、 前記第２エピタキシャル層および高抵抗の上部クラッド
層を選択的にエッチングして、前記第２のエピタキシャ
ル層からなる導波路層およびこの導波路層上の上部クラ
ッド領域をそれぞれ形成する第６の工程と、 前記導波路層および前記上部クラッド領域の両側に、禁
止帯が前記導波路層のそれより大きい埋め込み層を形成
する第７の工程と、 前記上部クラッド層の上部クラッド部上に第１の電極を
形成すると共に、前記半導体基板の底面上に第２の電極
を形成する第８の工程と を含むことを特徴とする半導体光スイッチの製造方法。 ５、前記上部及び下部クラッド部をそれぞれ前記上部及
び下部クラッド層の一半部に形成することを特徴とする
請求項４記載の半導体光スイッチの製造方法。 ６、前記上部及び下部クラッド部を前記上部及び下部ク
ラッド層の中央部に形成することを特徴とする請求項４
又は５記載の半導体光スイッチの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5084889A JPH02228635A (ja) | 1989-03-01 | 1989-03-01 | 半導体光スイッチ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5084889A JPH02228635A (ja) | 1989-03-01 | 1989-03-01 | 半導体光スイッチ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02228635A true JPH02228635A (ja) | 1990-09-11 |
Family
ID=12870142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5084889A Pending JPH02228635A (ja) | 1989-03-01 | 1989-03-01 | 半導体光スイッチ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02228635A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0744801A1 (en) * | 1995-05-22 | 1996-11-27 | AT&T IPM Corp. | Article comprising a semiconductor waveguide structure |
-
1989
- 1989-03-01 JP JP5084889A patent/JPH02228635A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0744801A1 (en) * | 1995-05-22 | 1996-11-27 | AT&T IPM Corp. | Article comprising a semiconductor waveguide structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5910012A (en) | Waveguide type semiconductor photodetecting device method for fabricating | |
| JP3285426B2 (ja) | 半導体光集積素子及びその製造方法 | |
| US6162655A (en) | Method of fabricating an expanded beam optical waveguide device | |
| EP1245971B1 (en) | Waveguide taper with lateral rib confinement waveguides | |
| JPH04243216A (ja) | 光導波路の製造方法ならびに光集積素子及びその製造方法 | |
| US5862168A (en) | Monolithic integrated optical semiconductor component | |
| CN111711071B (zh) | 可调谐激光器及其制作方法 | |
| JP3162424B2 (ja) | 導波型光検出器及びその作製方法 | |
| US7638856B2 (en) | Optoelectronic transmitter integrated circuit and method of fabricating the same using selective growth process | |
| US6498889B2 (en) | Waveguide optical device and method of fabricating the same | |
| KR100413527B1 (ko) | 단일 집적 반도체 광소자 제작방법 | |
| JP3104798B2 (ja) | 集積型光カップラ及びその製造方法 | |
| JPH02228635A (ja) | 半導体光スイッチ及びその製造方法 | |
| JP2662059B2 (ja) | 光電スイッチ素子を有する集積半導体装置 | |
| JPH02228634A (ja) | 半導体光スイッチ及びその製造方法 | |
| JPH10190122A (ja) | 波長可変半導体レーザ及びその製造方法 | |
| JPH02146530A (ja) | 半導体光スイッチとその製造方法 | |
| JPH02146529A (ja) | 半導体光スイッチとその製造方法 | |
| JPH02228633A (ja) | 半導体光スイッチ及びその製造方法 | |
| JPH0279820A (ja) | 半導体光スイッチの製造方法 | |
| JPH01192184A (ja) | 埋込み型半導体レーザの製造方法 | |
| JPH0279819A (ja) | 半導体光スイッチの製造方法 | |
| JP2908124B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| KR100276078B1 (ko) | 평면 매립형 반도체 구조 및 그 제조방법 | |
| JPH0234822A (ja) | 半導体光スイッチおよびその製造方法 |