JPH02146652A - I/oマルチプレクサ - Google Patents

I/oマルチプレクサ

Info

Publication number
JPH02146652A
JPH02146652A JP30168488A JP30168488A JPH02146652A JP H02146652 A JPH02146652 A JP H02146652A JP 30168488 A JP30168488 A JP 30168488A JP 30168488 A JP30168488 A JP 30168488A JP H02146652 A JPH02146652 A JP H02146652A
Authority
JP
Japan
Prior art keywords
communication speed
multiplexer
input
output device
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30168488A
Other languages
English (en)
Inventor
Toshiko Yajima
矢島 逸子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP30168488A priority Critical patent/JPH02146652A/ja
Publication of JPH02146652A publication Critical patent/JPH02146652A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、ホスト計算機に接続されて複数の入出力デバ
イスを有するワーク・ステーション内に設置される入出
力デバイスのT10マルチプレクザに関し、各々の入出
力デバイスの入出力データ通信速度の管理、調整の改善
にかかるものである。
〈従来の技術〉 ポス1〜計算機に接続されるワーク・ステーション内に
設置され、複数の入出力デバイスを選択結合する1、1
0マルチプレクサは、例えば本願出願人による実願昭6
1−101362号ll10マルチプレクザ」等に説明
されている。
従来のT10マルチプレクザの構成11172図を第3
図に小ず。
この図において、1はT10マルチプレクザ、2はポス
1〜計算機、31.32.33は入出力デバイスで31
はA−−ボード、32はマウス、33はタッチ・スクリ
ーンとする。尚、各入出力デバイス31.32゜33は
キーボード、マウス、タッチ・スクリーンに限らず、ま
た、このT10マルチプレクザ1と行う際のデータ通(
aの速度かそれぞれ異なっている。
更に、1,10マルチプレクザ1は、■10ボー1〜1
01によりキーボード31.1,10ボーlへ102に
よりマウス32、[,/Oポート103によりタッチ・
スクリーン33に接続され、I10ボーl〜104によ
リホスト計算機2に接続される。各T10ボー1−10
1 、 102. 103.104は非同期式であり、
シリアル・パラレル変換楓能を有し内部バス10;】に
結合される。
106は内部バス105を介して全体を制御するCP 
tJ、107はCPU106の動作に必要なりロックを
発生ずるクロック発生部、108. 109.110は
デイツプ・スイッチ等で構成され各入出力デバイスに対
応してデータ通信速度が設定される設定スイッチ、11
1は選択された入出力デバイスに対応して数種類の通信
速度に対応ずべくクロック発生部107のタロツクを分
周する分周回路、112は割り込み信号TNTRをCP
U106に与える割り込み制御部である。
このように構成されたT10マルチプレクサ1では、予
め、各入出力デバイス31.32.33に対応するデー
タ通信速度を通信速度設定スイッチ108109、 1
10に設定しておき、1つの入出力デバイスか選択され
てデータ通信が行われる場合は、対応する入出力デバイ
スのスイッチの設定状態によりクロック発生部107の
クロックを分周回路111で分周し、選択されたI/O
ポートのデータ通信速度を調整している。
〈発明が解決しようとする課題〉 上記のような従来のT10マルチプレクサは、各入出力
デバイスに対176する通信速度を人手を介してスイッ
チ設定しなGツればならず、このため、通信データのデ
ータ形式が同してあっても通信速度が異なる場合、スイ
ッチ設定を再度行わなりればならなかった。また、設定
する人出力デバイスの数に応じてスイッチご設置しなけ
ればならず、その分場所をとり、スイッチの誤設定とい
う問題もあった。
本発明はこのような問題を解決するものであり、各入出
力デバイスについて自動的に通信速度を設定できるT1
0マルチプレクサを実現することを目的とする。
く課題を解決するための手段〉 上記の問題を解決した本発明は、少なくとも1個の人出
力デバイスを接続して上位のホスト計算機に結合させる
T10マルチプレクサにおいて、はじめに各々の前記入
出力デバイスに対応するI/Oポートに一定の通信速度
値を設定し、次に選択された前記入出力デバイスからデ
ータか送信された際にエラーが発生ずると、はじめに設
定した通信速度値と異なる通信速度値を順次前記110
ポートにエラーがなくなるまで設定する通信速度調節部
を設けたことを特徴とするT10マルチプレクサである
く作 用〉 本発明のT10マルチプレクサは、内部の各I/Oポー
トにはじめにある速度値を設定しておき、この値で通信
を開始し、エラーが発生すると、順次具なる値を■/O
ポートに設定して最適な速度値がI10ポートに設定さ
れるようにする。
〈実施例〉 第1図は本発明を実施したT10マルチプレクサの例を
表わすブロック図である。
この図で第3図に示した従来のT10マルチプレクサと
符号が同じものはその機能は同一であるのて説明は省略
する。
本発明のT10マルチプレクサは、通信速度設定スイッ
チ108 、109 、110と分周回路111を取り
去って、CP tJ 106内に通信速度調節部113
を設置したことを!1′8徴とする。この通信速度調節
部113は、CPU106内にファームウェア等で設定
することによって実現する。
ここで、各人出力デバイス、即ちキーボード31マウス
32  タッチ・スクリーン33の通信速度はそれぞれ
9.6kbps、 1.2kbps 、 2.4kbD
sとする。
次に本発明の110マルチプレクサの動作を第2図のフ
ローヂャートを用いて説明する。
パワー・オンになると初期設定処理において、CP U
 106はプログラムによって各I/Oポート101 
102  H13にデータ形式、通信速度の初期値9.
6kbpSを設定する。
その後、入出力デバイスとしてマウス32が選択された
とする。
そして、マウス32から通信速度1.2kbpsでシリ
アル・データか110ボー1−102に送信されると、
I/Oポート102ははじめにプログラムされた初期値
9.6kbDSでデータ通信を開始し、通信速度調節部
113はフレーミング・エラー・チエツクを1うつ 通信速度調節部113は送信されたデータのス1−ヅプ
・ビットの位置を確認する。このとき、J/Oポート1
02に予め設定されているデータ通信速度は9.6kb
pS、マウス32からの実際のデータ通信速度は1.2
kbpSであるので、フレーミング・エラーが発生する
このエラー検出により通信速度調節部113は、I/O
ポート102に対して通信速度4.8kbpsを再設定
する。そして、同様にしてフレーミンク・エラー・チエ
ツクを行う。通信速度の再設定は、通信速度調節部11
3に、例えば4.8kbps、 2.4kbps1.2
kbps 、  600kbps、  300kbps
等の値を予めデープル形式で設定しておき、これらの値
を順次■/Oポートに設定することによって行う。
そして、フレーミンク・エラーか発生しなりればパリテ
ィ・エラー・チエツクを行い、パリティ・エラーが発生
しな場合は同様にして通信速度の設定を繰り返す。
フレーミンク・エラー、パリティ・エラーがともに発生
しないときの速度(fi(1,2kbps)をこのT1
0ボーI〜102における最適な通信速度として、マウ
ス32と通常の入出力データ処理を開始する。
」1記の値を一巡してフレーミンク・エラーが消去され
ない、またはパリティ・エラーが消去されないような場
合はエラー処理に移行する。
他の入出力デバイスが選択された際も同様の動作を行う
このようにして、各入出力デバイスに人手を介さずに自
動的に最適なデータ通信速度を設定することかできる。
〈発明の効果〉 以上述べたように、本発明のI10マルチプレクサによ
れば、次の効果を得ることができる。
各入出力デバイスに通信速度を設定する際に、速度設定
スイッチを設置する必要はなく、スイッチ設定の手間、
誤設定を省くことができ、各人出カブバイスに自動的に
最適な速度値を設定することができる。
【図面の簡単な説明】
第1図は本発明を実施したI10マルチプレクサの構成
ブロック図、第2図は本発明の110マルチプレクサの
動作を表わすフローチャート、第3図は従来のI10マ
ルチプレクサを表わす構成ブロック図である。 1・・・I10マルチプレクサ、 101、102 、103 、104・・・I/Oポー
ト、105−・・内部バス、     106−CP 
LJ、107・・・タロツク発生部、 108、109 、110・・・設定スイッチ、111
・・・分周回路、     112・・・割り込み回路
、113・・・通信速度調節部、   2・・・ホスト
計算機、31・・・キーボード、     32・・・
マウス、33・・・タッチ・スクリーン。

Claims (1)

    【特許請求の範囲】
  1. (1)少なくとも1個の入出力デバイスを接続して上位
    のホスト計算機に結合させるI/Oマルチプレクサにお
    いて、はじめに各々の前記入出力デバイスに対応するI
    /Oポートに一定の通信速度値を設定し、次に選択され
    た前記入出力デバイスからデータが送信された際にエラ
    ーが発生すると、はじめに設定した通信速度値と異なる
    通信速度値を順次前記I/Oポートにエラーがなくなる
    まで設定する通信速度調節部を設けたことを特徴とする
    I/Oマルチプレクサ。
JP30168488A 1988-11-29 1988-11-29 I/oマルチプレクサ Pending JPH02146652A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30168488A JPH02146652A (ja) 1988-11-29 1988-11-29 I/oマルチプレクサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30168488A JPH02146652A (ja) 1988-11-29 1988-11-29 I/oマルチプレクサ

Publications (1)

Publication Number Publication Date
JPH02146652A true JPH02146652A (ja) 1990-06-05

Family

ID=17899894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30168488A Pending JPH02146652A (ja) 1988-11-29 1988-11-29 I/oマルチプレクサ

Country Status (1)

Country Link
JP (1) JPH02146652A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008152316A (ja) * 2006-12-14 2008-07-03 Nec Access Technica Ltd 通信システム、デバイス、ホスト、通信方法およびプログラム
JP2009175968A (ja) * 2008-01-23 2009-08-06 Nec Corp データ記憶装置、データ記憶システム、リンク自動設定方法、及びプログラム
JP2017156624A (ja) * 2016-03-03 2017-09-07 キヤノン株式会社 印刷装置及びその制御方法、並びにプログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS627239A (ja) * 1985-07-03 1987-01-14 Nec Corp デ−タ伝送速度設定方式
JPS639656B2 (ja) * 1980-05-19 1988-03-01 Nippon Electric Co

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS639656B2 (ja) * 1980-05-19 1988-03-01 Nippon Electric Co
JPS627239A (ja) * 1985-07-03 1987-01-14 Nec Corp デ−タ伝送速度設定方式

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008152316A (ja) * 2006-12-14 2008-07-03 Nec Access Technica Ltd 通信システム、デバイス、ホスト、通信方法およびプログラム
JP2009175968A (ja) * 2008-01-23 2009-08-06 Nec Corp データ記憶装置、データ記憶システム、リンク自動設定方法、及びプログラム
JP2017156624A (ja) * 2016-03-03 2017-09-07 キヤノン株式会社 印刷装置及びその制御方法、並びにプログラム

Similar Documents

Publication Publication Date Title
US5790895A (en) Modem sharing
US5056010A (en) Pointer based DMA controller
US5610601A (en) Multi-purposes keyboard interface
JP3418969B2 (ja) Lpc/isaブリッジ及びそのブリッジ方法
JPH02146652A (ja) I/oマルチプレクサ
US4476543A (en) Connection of a number of work stations to a single conductor coaxial bus
CN109933553B (zh) 一种控制系统及其设计方法、一组控制系统、电子装置
US5708815A (en) DMA emulation via interrupt muxing
CN110365710A (zh) 多协议聚合传输装置、系统及方法
US6041369A (en) Reducing two variables in alternate clock cycles during data transmission for monitoring when a data burst is close to completion
JP3129397B2 (ja) マイクロコンピュータ用エミュレーション装置
JPH07146842A (ja) バスインターフェース回路
JP3266034B2 (ja) 通信制御装置
JPS5991560A (ja) マイクロプロセツサ
JP2001014270A (ja) データ転送方法、データ転送装置及びその利用システム
KR890005053B1 (ko) 컴퓨터 시스템의 16비트 기입 데이타 버퍼 제어회로
JP2962498B2 (ja) インサーキット・エミュレータ
JPH0535513A (ja) バスアダプタ
JPH0756758A (ja) データ処理装置
JPS61183764A (ja) ダイレクトメモリアクセス制御方式
JPH04314157A (ja) 通信装置
JPS62125458A (ja) デ−タ転送制御回路
JPS6151258A (ja) 制御装置間インタ−フエ−ス
JPS61253570A (ja) バス制御方式
JPH04101256A (ja) I/oポートアドレス方式