JPH02146745A

JPH02146745A - 半導体素子の製造方法

Info

Publication number: JPH02146745A
Application number: JP1185387A
Authority: JP
Inventors: Yasutaka Nakasaki; 中崎　泰貴
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1988-08-23
Filing date: 1989-07-18
Publication date: 1990-06-05
Anticipated expiration: 2010-06-14
Also published as: KR900004026A; JPH02153552A; JPH0756884B2; KR940008564B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野１この発明は半導体素子及びその製造方法に関し、特に電
圧を印加して電流を流すことにより高抵抗状態から低抵
抗状態へ遷移させることで記憶させるようないわゆる゛
アンタイ（アンチ）ヒュズ（ａｎｔｉ　　ｆｕｓｅ）”
としておもに機能する半導体素子及びその製造方法に関
するものである。

〔従来の技術〕

上記のアンタイヒユーズは半導体素子の電極に電圧を印
加して電流を流すと、その電極が非導通状態から遷移し
て導通状態となる機能を応用して用いられるものである
。つまり、アンタイヒュズは従来から行われているよう
な例えば多結晶シリコンの配線を断線させて導通状態が
ら非導通状態にする゛ヒユーズ°°とは反対の特性又は
機能を有する半導体素子を形成するものである。

従来から、このアンタイヒユーズとなる物質としてカル
コゲナイドやアモルファスシリコンなどが知られており
、その実用例としては下記に示す文献に開示されたもの
がある。以下、これらの文献に示されているアンタイヒ
ユーズ的な特徴について簡単に説明する。

文献１・特公昭４７−３２９４４号公報・・・アモルフ
ァスの高抵抗半導体材料に電子照射やレーザ照射等のエ
ネルギーを与えることにより高抵抗の安定状態より低抵
抗の安定状態にするもの。

文献２．特公昭５７−４０３８号公報・・・印加電界に
よって抵抗値が不可逆的に変化するような高抵抗多結晶
シリコンを構成要素とするＰＲＯＭ装置。

文献３：特開昭５４−８８７３９号公報・・・アモルフ
ァス状態において高い電気抵抗を有し、結晶状態におい
て低い電気抵抗を有するテルルベースのカルコゲナイド
を構成要素とするＥＥＦＲＯＭ装置。

そして、上記のアンタイヒユーズの用途としては、ＩＣ
中の簡単な配線接続スイッチ、ＰＬＡ（プログラマブル
　ロジック　アレイ）、メモリの冗長回路、さらにＦＲ
ＯＭ等へ適用されたり、その適用が検討されている。

第２図は上記のアンタイヒユーズとして用いられ、この
発明の半導体素子に最も類似する半導体素子の構造を示
す模式的な要部断面図である。

図において、２０１は半導体基板であり、２０２は半導
体基板２０１の表面に形成された不純物拡散層、２０３
．２０３ａは層間絶縁膜、２０４は配線電極、２０５は
アモルファスシリコン、２０６はアモルファスシリコン
２０５の上に形成した上部電極である。なお、アモルフ
ァスシリコン２０５は高抵抗体であり、上部電極２０６
は良導体からなり配線電極２０４と同時に形成される。

上記の構成において、配線電極２０４とアモルファスシ
リコン２０５は不純物拡散層２０２のほぼ両端部の面の
接して形成されており、上部電極２０６と不純物拡散槽
２０２が構成する下部電極との間にアモルファスシリコ
ン２０５を挿んだ構造となっている。この構造は高抵抗
のアモルファスシリコン２０５が前述のアンタイヒユー
ズの主要構成部分として機能するものである。すなわち
、上部電極２０６と下部電極に接続する配線電極２０４
との間に電圧を印加し、電流を流すと、両電極間のアモ
ルファスシリコン２０５を中心とする部分が高抵抗状態
から低抵抗状態に不可逆的に遷移する。つまり、両電極
間のアモルファスシリコン２０５を中心とする部分が絶
縁状態から導通状態になったことにより、電流を流さな
い素子との区別ができることを利用して記憶素子を構成
することができる。

［発明が解決しようとする課題］上記のような従来の半導体素子では、素子の性能として
みた場合、遷移前抵抗値Ｒ９１，がより高く、遷移後抵
抗値Ｒ８０がより低い方が望ましい。

アモルファスシリコンのＲ８２，は酸化膜等の絶縁膜と
較べて幾分低く、好ましくはない。この反面、絶縁膜破
壊を用いた素子に較べて信頼性面で優れており、一長一
短がある。またＲ　Ｑｎを低（するには、アモルファス
シリコン中にアクセプタイオン又はドナーイオン等を含
有させることが有効であるが、遷移前の状態のＲａｒｔ
ががなり低くなってしまうため、従来の素子は好ましい
構成ではなかった。

この発明は上記のような課題を克服するためになされた
もので、アモルファスシリコンに絶縁物並みのＲ８ｒｔ
を確保し、かつ不純物イオン含有によるＲ８．、低下の
効果をも利用でき、しかも同一基板上の他の半導体素子
に何ら悪い影響を与えない構造を有する半導体素子及び
その製造方法を提供することを目的とするものである。

［課題を解決するための手段］この発明に係る半導体素子は、電圧を印加して電流を流
すと高抵抗状態がら低抵抗状態へ遷移するアンタイヒユ
ーズを構成する半導体素子を、下部電極とアモルファス
シリコンとシリコン絶縁膜と上部電極の四層構造とした
ものである。この四層構造は下部電極の不純物拡散層又
は多結晶シリコン側からシリコン絶縁膜、アモルファス
シリコン、上部電極の順に形成したものと、アモルファ
スシリコン、シリコン絶縁膜、上部電極の順に形成した
ものの二通りがある。また、上記二つの構成に用いるア
モルファスシリコンにはＩＩＩ族又はＶ族の不純物元素
を含有したものであってもよい。

また、この発明に係る半導体素子の製造方法は下部電極
が形成された半導体基板上に層間絶縁膜を形成して一つ
の電極形成用のコンタクトホールを形成し、このコンタ
クトホール内に、シリコン酸化膜とアモルファスシリコ
ンの順にＣＶＤ法あるいは・熱酸化法もしくはＲ２Ｓｏ
４＋Ｈ２０□処理により形成し、パターニングしたアモ
ルファスシリコン上に、上部電極を形成して下部電極シ
リコン絶縁膜アモルファスシリコン上部電極の四層構造
電極を形成するとともに、２回目のパターニング時に形
成した配線電極用のコンタクトホールに配線電極を形成
するものである。また、この発明に係るもう一つの半導
体素子の製造方法は上記はじめのコンタクトホールに、
はじめにアモルファスシリコンを堆積し、シリコン絶縁
膜を形成したのち、上記の製造方法と同様にして下部電
極アモルファスシリコン、シリコン絶縁膜、上部電極の
四層構造電極を有する半導体素子を形成するものである
。

［作　用１この発明においては、半導体素子の中でアンタイヒユー
ズとして機能する素子を上部電極とアモルファスシリコ
ンとシリコン絶縁膜と下部電極との四層構造としたから
、ＲＯｆｆは比抵抗の高いジノコン絶縁膜により高抵抗
が確保され、アンタイヒユーズの信頼性はアモルファス
シリコンの特性により確保される。そしてシリコン絶縁
膜は高Ｒｏｒｅを確保する目的のため使用されるので非
常に薄くてもよく、かつ薄くすることでプログラム電圧
を印加したとき容易に破壊できるので、Ｒｏｎにも殆ど
影響を与えることなく低抵抗化も容易である。

また、四層構造中のアモルファスシリコン領域にＩＩＩ
族又はＶ族の不純物をドープしたものについては、イオ
ン打ち込みを１０１５ｃｍ−３程度行った場合、プログ
ラム（書き込み）電圧の印加による電流によって生ずる
ジュール熱の発生のため、アモルファスシリコンの一部
が溶け、その部分が冷えたとき恐らく多結晶のようなも
のに変化する。

この時、ドープされている不純物元素はこの結晶のよう
なもの（この言葉は一般に学会や特許の分野でフィラメ
ントと称されている）にとり込まれ活性化されることに
よってＲｏ。を下げることができる。

［実　施　例］実施例１第１図はこの発明の一実施例を示す半導体素子の模式断
面図による構造説明図である。１０１は例えばシリコン
単結晶の半導体基板、１０２はｎ“型又はｐ４型の不純
物拡・散層（下部電極）、１０３．１０３ａは層間絶縁
膜、１０４はＡｆｆ等の配線電極、１０５はアモルファ
スシリコン、１０６はＡ２等の上部電極、１０７はＳ　
ｉ　Ｏ２又はＳｉ３Ｎ４で形成されたシリコン絶縁膜、
１０８はコンタクトホールである。上部電極１０６とア
モルファスシリコン１０５とシリコン絶縁膜１０７と下
部電極１０２とてアンタイヒユーズの主要構成部である
四層構造の電極を形成している。」二記の構成は第２図
の従来例と比較すると、不純物拡散層からなる下部電極
１０２とアモルファスシリコン１０５の間にシリコン絶
縁膜１０７が介在していることを特徴としている。

第１図の実施例のようにアモルファスシリコン１０５と
下部電極（不純物拡散層）１０２との間にシリコン絶縁
膜１０７を介在させた場合は、アモルファスシリコン成
長時、シリコン基板に接する面にはシリコン絶縁膜が形
成されており、この絶縁膜はアモルファスであるため、
均質なアモルファスシリコンが形成できる。したがって
、プログラム電圧・電流の安定性・再現性がよくなる。

この点は第２図の従来例のように基板上にアモルファス
シリコンを成長させる場合はシリコン結晶に従った異状
成長が成長し易くなり、均質なアモルファスシリコンが
形成しにくかったのと比較すれば大幅な改良を示したも
のといえる。なお、アモルファスシリコン１０５は不純
物拡散層１０２と同一導電型のＩＩＩ族又はＶ族の不純
物元素をドープしたものであってもよく、この場合は不
純物がドープされていない場合よりもＲｏ、を下げるこ
とができることは前述の通りである。

実施例２：第３図はこの発明による半導体素子の他の実施例を示す
模式断面図による構造説明図である。第１図の実施例と
同−又は相当部分には同じ符合を付し説明を省略する。

第３図の実施例においては、アモルファスシリコン１０
５と上部電極１０６との間にシリコン絶縁膜１０７が介
在するように構成したものである。この場合も実施例１
と同様にアモルファスシリコン１０５にＩＩＩ族又はＶ
族の不純物元素をドブしてＲｏ。を下げてもよい。

第３図の実施例のように、アモルファスシリコン１０５
と上部電極１０６との間にシリコン絶縁膜１０７を配設
した場合は、例えば上部電極１０６の下側にＴｉｎ等の
バリア金属を用いて、そこに万一ビンホールが発生して
Ａ℃が侵入してもＡ！とシリコン絶縁膜１０７との反応
が少ないために歩留り低下などのトラブルを生しない利
点がある。この点は、アモルファスシリコンがＡ℃との
反応が著しいから、例えば上述のバリア金属を用いない
場合は３００°Ｃ程度でも反応が進行する。

そのため素子製造中にショートして不良とすることが発
生する。また、バリア金属を用いてもピンホールなどが
発生して歩留りの低下を来たすという第２図のような従
来例で発生した問題を克服したものである。

実施例３：第４図はこの発明による半導体素子の他の実施例を示す
模式断面図による構造説明図である。

本実施例は、下部電極として４０４の多結晶シリコンを
用いており、その上部に４０８のシリコン酸化膜、４０
５のアモルファスシリコン及び４０７の上部電極の四層
構造である。電極間に電圧を印加し電流を流した時に発
生するジュール熱によりプログラムされるわけであるが
、本実施例のように多結晶シリコンを下部電極に用い、
周囲を酸化シリコン膜で囲むことにより、熱伝導度を下
げ、ジュール熱による温度上昇を、加速することがてき
、効率の高いプログラムができるものである。

また、シリコン酸化膜４０８は、本実施例の他に多結晶
シリコン４０４とアモルファスシリコン４０５の間に存
在していてもいいし、あるいはアモルファスシリコン４
０５と上部電極４０７の間に存在していてもいいし、ア
モルファスシリコン４０５の両側に存在していてもいい
ものである。

実施例４：この発明による半導体素子の製造方法の一実施例を、第
１図の実施例に示した半導体素子を参照して、（ａ）〜
（ｆ）の製造工程順に説明する。

なお、（Ｃ２）工程はアモルファスシリコンに不純物元
素をドープする場合の追加工程である。しかし、ドープ
する必要のない場合はこの工程は省略される。

（ａ）工程・・・シリコン（Ｓｌ）の半導体基板１０１
に不純物拡散層１０２を形成し、全面に５ｉ０２又はＳ
ｉ３Ｎ４の層間絶縁膜１０３を形成したのち、不純物拡
散層１０２の上方のアモルファスシリコン被着予定の所
定箇所にホトリソグラフィ技術によりコンタクトホール
１０８を形成する。（ｂ）工程・・・ＣＶＤ法によりＳ
ｉＯ□を１００Å以下例えば５０人堆積してコンタクト
ホール１０８の底部にシリコン絶縁膜１０７を形成する
。

（Ｃ）工程・・・５６０°ＣのＳＶＤ法によりアモルフ
ァスシリコン１０５を約１５００人の厚さに形成し、コ
ンタクトホール１０８の中にも埋め込む。

（Ｃ２）工程・・・アモルファスシリコン１０５に不純
物元素をドープする場合はこの工程で行い、例えばｎ型
不純物としてｐ（Ｖ族元素）の場合はｐ′″を６０Ｋｅ
ｙ、ｌ×１０１５〜１×１０１６ｃｍ−３の条件でイオ
ン打込みを行い、ｐをアモルファスシリコン１０５中に
ドープする。またｎ型不純物として例えばＢ（Ｉｌｌ族
元素）の場合ＢＦ２＋を８０Ｋｅｖ、１×１０１５〜１
×１０１６ｃｍ−３の条件でイオン打込みを行いＢをド
ープする。

（ｄ）工程・・・アモルファスシリコン１０５のホトエ
ツチングを行い、パターニングして電極形状のアモルフ
ァスシリコン１０５を形成する。

（ｅ）工程・・・全面に層間絶縁膜１０３ａを堆積した
のち、引き出し配線接続用のコンタクトホール１０８ａ
及び１０９を形成する。コンタクトホル１０８ａはアモ
ルファスシリコン１０５の上面まで、コンタクトホール
１０９は不純物拡散層１０２の上面に達するように形成
する。

（ｆ）工程・・・はじめに例えばＴｉ−ＴｉＮのバリア
金属を、ついで、Ａ℃−８１をスパック法を用いて堆積
し、パターニング加工を行って配線電極１０４及び上部
電極１０６を形成する。

以上で第１図の実施例素子の基本構造の形成が終了する
。なお（ｂ）工程においてＳｉＯ２膜の形成は例えばＮ
２ガス中の０２濃度２％の雰囲気で９００°Ｃ１３０分
の熱酸化法で行って５０〜１００人のＳｉＯ□膜を成長
してもよい。また、別の方法としては、Ｈ２ＳＯ４＋Ｈ
２０２中で数１０人成長した５ｉｎ２膜であってもよく
、あるいはこのＳｉＯ２を９００℃でアニールしたもの
であってもよい。

実施例５：この発明による半導体素子の製造方法の他の実施例を第
３図の実施例に示した半導体素子を参照して（Ａ）〜（
Ｅ）の工程順に説明する。なお（Ｂ２）工程はアモルフ
ァスシリコンに不純物元素゛をドープする場合の追加工
程であるが、その内容は実施例３の（Ｃ２）工程と同様
であるのでその説明は省略する。

（Ａ）工程・・・シリコンの半導体基板１０１に不純物
拡散層１．０２を形成し、全面に５ｉｎ２又は５ＩＮ４
の層間絶縁膜１０３を形成したのち、不純物拡散層１０
２の上方のアモルファスシリコン１０５形成予定の所定
箇所にホトリソグラフィ技術によりコンタクトホール１
０８を形成する。

（Ｂ）工程・・・５６０°ＣのＣＶＤ法によりアモルフ
ァスシリコン（膜）１０５を約１５００人の厚さに形成
し、コンタクトホール１０８の中にも埋め込む。

（Ｂ２）工程・・・アモルファスシリコン１０５の中に
ＩＩＩ族又はＶ族の不純物をドープする場合は実施例３
の（Ｃ２）工程と同様にして、Ｐ又はＢをイオン打込み
によりドープする。

（Ｃ）工程・・・アモルファスシリコン（膜）１０５を
ＣＦ４を用いたドライエツチングによりエツチングを行
い電極形状のアモルファスシリコン１０５を形成する。

（Ｄ）工程・・・全面に層間絶縁膜１０３ａを堆積した
のち、引き出し配線接続用のコンタクトホール１．０８
　ａ及び１０９を形成する。

（Ｅ）工程・・・ＣＶＤ法で５ｉｎ２　（膜）１０７を
１００人程度またはそれ以下の厚さに形成する。

ホトエツチングによりアモルファスシリコン（膜）１０
５上以外の５ｉＯｚ（膜）１０７を除去する。

（Ｆ）工程・・・以下は実施例３の（ｆ）工程と同様に
して配線電極１０４と上部電極１０６を形成して、この
段階までのプロセスを終了する。

なお、この発明による半導体素子はアンクイヒユーズと
して使用するのに有効であるだけでなく、前記のＰＬＡ
や一般の記憶装置に組込むことにより形成される半導体
装置に適用できる。また、上記のようにＦＲＯＭ素子と
して直接用いたり、その他の装置の配線接続スイッチと
して使用できる。すなわち、配線接続スイッチの応用の
つとしては特定用途のスタンダードセルのようなマクロ
セルなもつＩＣの配線接続箇所に挿入することによって
、ユーザーが任意のＩＣをデスクトップてつくり出すこ
とが可能となる利点がある。

［発明の効果］以上のようにこの発明によれば、半導体素子のアンタイ
ヒユーズとして使用される部分に従来のアモルファスシ
リコンを用いるほかに、絶縁膜をその上側又は下側に配
置することによりプログラム素子を構成するから、高Ｒ
ａｒｔはシリコン絶縁膜によって確保され、信頼性はア
モルファスシリコンにより確保される。したがって、上
記２つの作用の相乗効果により操作時のプログラム電流
・電圧の安定性と再現性が高められる。従って、高Ｒａ
ｔｅと従来より低いＲｏ。特性をもつプログラム素子が
得られる。

また、この構造によれば、Ｒｏｎ低下のためにアモルフ
ァスシリコンに不純物をドープしてもＲ０２，への影響
はな（高Ｒ０ｔｅ、低Ｒ０゜の特性が実現できる。とく
に第３図のような構成においては、上部電極材自体や、
その一部としての例えばバリア金属等とアモルファスシ
リコンとの反応も防止できるため、製造工程が容易とな
る。

以上のことから、アンタイヒユーズの形成やその応用と
して組み込まれるＰＬＡやメモリ装置への適用が平易と
なり、全体のコスト低下に寄与する。

また、本発明は下部電極を半導体基板に形成した拡散領
域に代えて、半導体基板上方に形成した多結晶シリコン
等を用い、しかも酸化膜を多結晶シリコンとアモルファ
スシリコンとの間もしくはアモルファスシリコンと上部
電極との間またはその両方に設ければ前述の効果の他に
次のような効果を有するものである。

つまりその酸化膜を熱酸化膜から形成する場合に半導体
基板に与える熱的影響を少なくでき、これにより半導体
素子を構成している基板中の拡散領域における不純物の
再分布が抑制できるので、信頼性の高い半導体装置が得
られるという効果があるのである。

また、下部電極を基板に形成した不純物層に代えて、基板上に絶縁膜を介して設けた多結晶シリコンとするこ
とにより次のような効果がある。

１　多結晶シリコン上の酸化レートは単結晶シリコンに
較べ速いため、低温で短時間処理が可能であり、下地ト
ランジスター特性への影響を小さくできる。

２、多結晶シリコン上に生長させた酸化膜は、単結晶シ
リコン上に生長させた膜に較べて破壊耐圧が低く、プロ
グラム電圧の増加を小さくすることができる。

３　多結晶シリコン上に生長させた酸化膜は、単結晶シ
リコン上に生長させた膜に較べて結晶性が悪く、アモル
ファスシリコン膜の被膜に対して効果的である。結晶性
がよいとアモルファスシリコンが、酸化膜との界面に於
いて多結晶化する可能性がある。

【図面の簡単な説明】

第１図はこの発明の半導体素子の一実施例を示す要部断
面図、第２図は従来の半導体素子の構造を示す断面説明
図、第３図はこの発明の他の実施例を示す要部断面図で
ある。第４図はこの発明の他の実施例を示す要部断面図
である。図において、１０９・・・・・・・コンタクトポール４０１・　・・
・・・シリコン基板４０２．４０３・・・絶縁膜４０８・・・・・・・酸化シリコン絶縁膜４０５・・・
・・・・アモルファスシリコン４０７・・・・・・・上
部電極以上出願人　セイコーエプソン株式会社代理人　弁理士　鈴　木　喜三部（他１名）１０１　、
１０２　　・　・１０２、２０２　・　・１０３、１０３ａ− １０４、２０４・　・１０５　、２０５　・　・１０６、２０６　・　・１０７　・１０８、１０８ａ・シリコンの半導体基板・不純物拡散層・層間絶縁膜・配線電極・アモルファスシリコン・上部電極・シリコン絶縁膜・コンタクトホール

Claims

【特許請求の範囲】

（１）半導体基板の表面に形成した電極間に電圧を印加
して電流を流すことにより前記電極のうち一方の電極と
前記電極の他方の電極との間を高抵抗状態から低抵抗状
態へ遷移させる半導体素子において、上部電極とアモルファスシリコンと酸化シリコン絶縁膜
と下部電極の四層構造からなることを特徴とする半導体
素子。
（２）前記一つの電極は半導体基板表面に形成された不
純物拡散層からなることを特徴とする請求項１記載の半
導体素子。
（３）前記一つの電極は多結晶シリコンからなることを
特徴とする請求項１記載の半導体素子。
（４）アモルファスシリコンにはIII族又はＶ族の不純
物元素を含有することを特徴とする請求項１〜３のいず
れかに記載の半導体素子。
（５）半導体基板上に形成した電極間に電圧を印加して
電流を流すことにより前記電極のうちの一方の電極と他
方の電極との間を高抵抗状態から低抵抗状態へ遷移させ
る半導体素子の製造方法において、前記下部電極が形成された半導体基板に層間絶縁膜を形
成する工程該層間絶縁膜にコンタクトホールを形成する
工程、該コンタクトホールの底部にＣＶＤ法あるいは熱酸化法
あるいは、Ｈ＿２ＳＯ＿４＋Ｈ＿２Ｏ＿２処理によりシ
リコン絶縁膜を形成したのち全面にアモルファスシリコ
ンを堆積し、ホトエッチングにより前記シリコン酸化膜
上にアモルファスシリコンの層をパターニングする工程
、さらに層間絶縁膜を形成したのち前記アモルファスシリ
コン上ともう一つの電極の引き出し配線用のコンタクト
ホールを形成する工程、全面に電極材を蒸着したのちパターニングにより前記ア
モルファスシリコン上に上部電極と前記もう一つの電極
の引き出し配線を形成する工程を有することを特徴とす
る半導体素子の製造方法。
（６）半導体基板上に形成した電極間に電圧を印加して
電流を流すことにより前記電極のうち一方の電極と他方
の電極との間を高抵抗状態から低抵抗状態へ遷移させる
半導体素子の製造方法において、前記下部電極が形成さ
れた半導体基板に層間絶縁膜を形成する工程、該層間絶
縁膜にコンタクトホールを形成する工程、該コンタクト
ホールの底部に達するアモルファスシリコンを堆積しホ
トエッチングにより前記アモルファスシリコンの層をパ
ターニングする工程、層間絶縁膜を形成したのち二つの電極引き出し用のコン
タクトホールを形成する工程、ＣＶＤ法によりシリコン絶縁膜を形成して前記アモルフ
ァスシリコンの層上にシリコン絶縁膜を形成する工程、
を有することを特徴とする半導体素子の製造方法。