JPS62139352A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62139352A JPS62139352A JP60280750A JP28075085A JPS62139352A JP S62139352 A JPS62139352 A JP S62139352A JP 60280750 A JP60280750 A JP 60280750A JP 28075085 A JP28075085 A JP 28075085A JP S62139352 A JPS62139352 A JP S62139352A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- electrode
- tungsten
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/10—ROM devices comprising bipolar components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
- H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
導電性半導体領域上に高融点金属膜、高融点金属シリサ
イド膜等の導電体膜を設け、その上に絶縁膜とアルミニ
ウム電極とを積層した構造にする。
イド膜等の導電体膜を設け、その上に絶縁膜とアルミニ
ウム電極とを積層した構造にする。
そうすれば、電気的に絶縁膜を破壊した時、半導体領域
にダメージを与えることがな（なる。
にダメージを与えることがな（なる。
［産業上の利用分野］
本発明は半導体装置のうち、特に、逆フユーズ構造の半
導体セルに関する。
導体セルに関する。
半導体集積回路（ＩＣ）において、ＦＲＯＭ （プログ
ラマブルＲＯＭ）や冗長回路構成が採られた場合、逆フ
ェーズセル（絶縁膜を破壊して導通させる：絶縁−導通
）やフユーズセル（導通−絶縁）が設けられている。
ラマブルＲＯＭ）や冗長回路構成が採られた場合、逆フ
ェーズセル（絶縁膜を破壊して導通させる：絶縁−導通
）やフユーズセル（導通−絶縁）が設けられている。
このようなセルは、接続または切断の動作時に、ＩＣメ
モリ （セルアレイ）に悪影響を与えないように考慮し
た構造が望まれている。
モリ （セルアレイ）に悪影響を与えないように考慮し
た構造が望まれている。
［従来の技術］
Ｐ ＲＯＭ （Ｐｒｏｇｒａｍｍａｂｉｅ Ｒｅａｄ
０ｎｌｙ Ｍｅｍｏｒｙ）は ゛使用者が自由にメ
モリをプログラムできる半渾体記憶装置であり、そのた
めに所望のビットセルを接続または切断することが必要
になって、逆フユーズセルやフユーズセルが設けられて
いる。
０ｎｌｙ Ｍｅｍｏｒｙ）は ゛使用者が自由にメ
モリをプログラムできる半渾体記憶装置であり、そのた
めに所望のビットセルを接続または切断することが必要
になって、逆フユーズセルやフユーズセルが設けられて
いる。
また、ＩＣメモリ （セルアレイ）の高集積化に伴って
、メモリのビット数が飛躍的に増大し、それが収率の低
下（歩留の低下）をきたし、率いては、コストアップに
繋がっているが、これを避けるために考案されたのがＩ
Ｃの冗長回路構成で、従って、冗長回路はＦＲＯＭと同
様に逆フユーズセルやフユーズセルが設けられて、不良
ビットを切り捨てたり、良品ビットを接続する処置がな
されている。
、メモリのビット数が飛躍的に増大し、それが収率の低
下（歩留の低下）をきたし、率いては、コストアップに
繋がっているが、これを避けるために考案されたのがＩ
Ｃの冗長回路構成で、従って、冗長回路はＦＲＯＭと同
様に逆フユーズセルやフユーズセルが設けられて、不良
ビットを切り捨てたり、良品ビットを接続する処置がな
されている。
本発明は、これらの回路に設けられている逆フユーズセ
ルやフユーズセルのうち、逆フユーズセルに関するもの
である。又、逆フユーズセルはＢＩ Ｃ（Ｂｒｅａｋｄ
ｏｗｎ ｏｆ Ｉｎ５ｕｌａｔｏｒ ｆｏｒ Ｃｏｎｄ
ｕｃｔｉｏｎ）セルとも称している。
ルやフユーズセルのうち、逆フユーズセルに関するもの
である。又、逆フユーズセルはＢＩ Ｃ（Ｂｒｅａｋｄ
ｏｗｎ ｏｆ Ｉｎ５ｕｌａｔｏｒ ｆｏｒ Ｃｏｎｄ
ｕｃｔｉｏｎ）セルとも称している。
この逆フユーズセルは通常、第４図（ａｌの実施例に示
すような断面構造のものが利用されており、第４図ｆａ
ｌにおいて、１はｐ型半導体基板、２はｎ“型半導体導
電領域、３は５ｉ０２膜（酸化シリコン膜）又はＳｉ３
Ｎ４膜（窒化シリコン膜）からなる絶縁膜、４は燐珪
酸ガラス（ＰＳＧ）膜（層間絶縁膜）、４はアルミニウ
ム電極である。
すような断面構造のものが利用されており、第４図ｆａ
ｌにおいて、１はｐ型半導体基板、２はｎ“型半導体導
電領域、３は５ｉ０２膜（酸化シリコン膜）又はＳｉ３
Ｎ４膜（窒化シリコン膜）からなる絶縁膜、４は燐珪
酸ガラス（ＰＳＧ）膜（層間絶縁膜）、４はアルミニウ
ム電極である。
このような構造を設けた後、プログラム時に絶縁膜３を
電気的に破壊し、アルミニウム電極５と導電領域２とを
導通させて、導電領域２と接続しているビットライン（
図示せず）とアルミニウム電極と接続して、セルあるい
は回路の選択を図っている。第４図（ｂ）は絶縁膜３を
破壊した後の断面図を示しており、この絶縁膜３は絶縁
耐圧以上の電圧を印加すれば破壊され、例えば膜厚８０
〜１００人の絶縁膜であると２０Ｖ前後の電圧で破壊す
ることができる。
電気的に破壊し、アルミニウム電極５と導電領域２とを
導通させて、導電領域２と接続しているビットライン（
図示せず）とアルミニウム電極と接続して、セルあるい
は回路の選択を図っている。第４図（ｂ）は絶縁膜３を
破壊した後の断面図を示しており、この絶縁膜３は絶縁
耐圧以上の電圧を印加すれば破壊され、例えば膜厚８０
〜１００人の絶縁膜であると２０Ｖ前後の電圧で破壊す
ることができる。
［発明が解決しようとする問題点］
ところが、第４図山）のように電圧を印加して絶縁膜３
を破壊すると、その際、アルミニウムがスパイクして導
電領域２を越えて半導体基板１に突き抜けることとがあ
り、そうすれば、半導体基板とアルミニウム電極が短絡
してしまうことになる。
を破壊すると、その際、アルミニウムがスパイクして導
電領域２を越えて半導体基板１に突き抜けることとがあ
り、そうすれば、半導体基板とアルミニウム電極が短絡
してしまうことになる。
そうすれば、そのアルミニウム電極に接続するビットセ
ルや回路が不良になって、書込みエラーを生じ、セルア
レイ全体の信頼性を低下させる。
ルや回路が不良になって、書込みエラーを生じ、セルア
レイ全体の信頼性を低下させる。
最近、ＩＣが微細化され、シャロウジャンクショウ（浅
い接合）によって半導体導電領域２が形成されているか
ら、特に上記のようなトラブルが増加しつつある。
い接合）によって半導体導電領域２が形成されているか
ら、特に上記のようなトラブルが増加しつつある。
本発明は、このような問題点を解消するための逆フユー
ズセルを提案するものである。
ズセルを提案するものである。
［問題点を解決するための手段］
その問題は、導電性半導体領域上に高融点金属膜、高融
点金属シリサイド膜などを介して絶縁膜とアルミニウム
電極とを積層した構造にして、前記絶縁膜を電気的に破
壊して前記導電性半導体領域とアルミニウム電極とを導
通ずるようにした半導体装置によって解決される。
点金属シリサイド膜などを介して絶縁膜とアルミニウム
電極とを積層した構造にして、前記絶縁膜を電気的に破
壊して前記導電性半導体領域とアルミニウム電極とを導
通ずるようにした半導体装置によって解決される。
［作用コ
即ち、本発明は、導電性領域と絶縁膜との間に、高融点
金属膜、高融点金属シリサイド膜などを設け、その上に
絶縁膜とアルミニウム電極とを積層した構造にする。そ
うすれば、電圧印加して絶縁膜を破壊した時、半導体基
板にまでアルミニウムが達する突き抜は現象はなくなる
。
金属膜、高融点金属シリサイド膜などを設け、その上に
絶縁膜とアルミニウム電極とを積層した構造にする。そ
うすれば、電圧印加して絶縁膜を破壊した時、半導体基
板にまでアルミニウムが達する突き抜は現象はなくなる
。
［実施例コ
以下、図面を参照して実施例によって詳細に説明する。
第１図は本発明にかかるセルの断面構造を示しており、
１０はタングステン（Ｗ）膜で、その他の部材の記号は
第４図（ａｔ、 （ｂｌと同様である。即ち、電極窓に
膜厚１０００人前後のタングステン膜１０を設け、これ
をバリヤメタルとして、その上に膜厚８０〜１００人の
５ｉ０２膜３を介してアルミニウム電極５を設ける。そ
うすると、電圧を印加した時、ダメージがタングステン
膜１０に加わるが、アルミニウムはタングステンと反応
し難いから、アルミニウムの移動がタングステン膜で阻
止されて、電圧印加、の影響が半導体基板１は勿論、半
導体導電領域２にも及ばない。且つ、絶縁膜３が破壊さ
れて、アルミニウム電極５と導電領域２とは導通する。
１０はタングステン（Ｗ）膜で、その他の部材の記号は
第４図（ａｔ、 （ｂｌと同様である。即ち、電極窓に
膜厚１０００人前後のタングステン膜１０を設け、これ
をバリヤメタルとして、その上に膜厚８０〜１００人の
５ｉ０２膜３を介してアルミニウム電極５を設ける。そ
うすると、電圧を印加した時、ダメージがタングステン
膜１０に加わるが、アルミニウムはタングステンと反応
し難いから、アルミニウムの移動がタングステン膜で阻
止されて、電圧印加、の影響が半導体基板１は勿論、半
導体導電領域２にも及ばない。且つ、絶縁膜３が破壊さ
れて、アルミニウム電極５と導電領域２とは導通する。
次に、第２図（ａ）〜（Ｃ）はその形成工程順断面図を
示し、まず、同図（ａ）に示すように、半導体導電領域
２の上に形成された約２μｍ角の電極窓に、選択的に膜
厚１０００人程度０タングステン膜１０を被着させる。
示し、まず、同図（ａ）に示すように、半導体導電領域
２の上に形成された約２μｍ角の電極窓に、選択的に膜
厚１０００人程度０タングステン膜１０を被着させる。
被着方法は六弗化タングステン（Ｗ Ｆ ｓ）を用いた
気相成長法によるが、この方法を用いれば半導体領域に
のみ選択成長させることができる。
気相成長法によるが、この方法を用いれば半導体領域に
のみ選択成長させることができる。
次いで、第２図（ｂｌに示すように、気相成長法によっ
て膜厚８０〜１００人の５ｉ０２膜３を上面に被着した
後、同図（Ｃ１に示すように、スパッター法で膜厚１μ
ｍ程度のアルミニウム膜を被着し、これをパターンニン
グしてアルミニウム電極５を形成する。
て膜厚８０〜１００人の５ｉ０２膜３を上面に被着した
後、同図（Ｃ１に示すように、スパッター法で膜厚１μ
ｍ程度のアルミニウム膜を被着し、これをパターンニン
グしてアルミニウム電極５を形成する。
また、第３図は本発明にかかる他のセルの断面構造を示
しており、本例はタングステンシリサイド（ＷＳｉ２）
膜１１をスパンタ法で全面に被着させ、更に、その上に
５ｉ０２膜３を被着して、同時に両方をドライエツチン
グ法でパターンニングした構造である。本例も第１図の
構造と同様に、ダメージを半導体導電領域に与えること
がなくなる。
しており、本例はタングステンシリサイド（ＷＳｉ２）
膜１１をスパンタ法で全面に被着させ、更に、その上に
５ｉ０２膜３を被着して、同時に両方をドライエツチン
グ法でパターンニングした構造である。本例も第１図の
構造と同様に、ダメージを半導体導電領域に与えること
がなくなる。
なお、このような絶縁膜３と半導体導電領域２との間に
介在させるバリヤメタルは、上記例に躍らず、その他の
モリブデンや白金、そのシリサイド膜などを用いること
ができる。
介在させるバリヤメタルは、上記例に躍らず、その他の
モリブデンや白金、そのシリサイド膜などを用いること
ができる。
上記のような構造にすれば、アルミニウムの突き抜は現
象が防止されて、セルアレイの書込みエラーが解消され
、ＩＣが高信頼化される。
象が防止されて、セルアレイの書込みエラーが解消され
、ＩＣが高信頼化される。
上記例はメモリで説明しているが、その他のＩＣにも適
用できることは云うまでもない。
用できることは云うまでもない。
［発明の効果コ
以上の説明から明らかなように、本発明によればメモリ
などＩＣの信頬性が大幅に向上するものである。
などＩＣの信頬性が大幅に向上するものである。
第１図は本発明にかかるセルの断面構造図、第２図（ａ
）〜（Ｃ）はその形成工程順断面図、第３図は本発明に
かかる他のセルの断面構造図、第４図（ａ）、 （ｂ）
は従来のセルの断面構造図である。 図において、 １はｐ型半導体基板、 ２はｎ＋型半導体導電領域、 ３は絶縁膜、 ４はＰＳＧ膜、５はアルミニウ
ム電極、１０はタングステン膜、１１はタングステンシ
リサイド膜 半１ＥＪｆｉ＋；ｖ・ｔｐｓ ｔＬｑｐｆｊｎＪＬ５Ｊ
［１１！１ 図 ン）ｉ Ｂｌ＋＝ｔｐｅｌｔＭ ｅ＊’ｒ、ｇ槽図＠
２ 図
）〜（Ｃ）はその形成工程順断面図、第３図は本発明に
かかる他のセルの断面構造図、第４図（ａ）、 （ｂ）
は従来のセルの断面構造図である。 図において、 １はｐ型半導体基板、 ２はｎ＋型半導体導電領域、 ３は絶縁膜、 ４はＰＳＧ膜、５はアルミニウ
ム電極、１０はタングステン膜、１１はタングステンシ
リサイド膜 半１ＥＪｆｉ＋；ｖ・ｔｐｓ ｔＬｑｐｆｊｎＪＬ５Ｊ
［１１！１ 図 ン）ｉ Ｂｌ＋＝ｔｐｅｌｔＭ ｅ＊’ｒ、ｇ槽図＠
２ 図
Claims (1)
- 導電性半導体領域上に高融点金属膜、高融点以外の遷
移金属膜、高融点金属シリサイド膜、またはそれらの複
合膜・合金膜を介して絶縁膜とアルミニウム電極とを積
層した構造にして、前記絶縁膜を電気的に破壊して前記
導電性半導体領域とアルミニウム電極とを導通するよう
にしたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60280750A JPS62139352A (ja) | 1985-12-12 | 1985-12-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60280750A JPS62139352A (ja) | 1985-12-12 | 1985-12-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62139352A true JPS62139352A (ja) | 1987-06-23 |
Family
ID=17629431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60280750A Pending JPS62139352A (ja) | 1985-12-12 | 1985-12-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62139352A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01207725A (ja) * | 1988-02-16 | 1989-08-21 | Hamamatsu Photonics Kk | 全光学的画像信号処理装置 |
| US5852328A (en) * | 1996-02-05 | 1998-12-22 | Matsushita Electronics Corporation | Semiconductor device and method of manufacturing the same |
-
1985
- 1985-12-12 JP JP60280750A patent/JPS62139352A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01207725A (ja) * | 1988-02-16 | 1989-08-21 | Hamamatsu Photonics Kk | 全光学的画像信号処理装置 |
| US5852328A (en) * | 1996-02-05 | 1998-12-22 | Matsushita Electronics Corporation | Semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3095811B2 (ja) | 電気的プログラム可能な非融解型素子、該素子を含む半導体デバイス、及び該素子の形成方法 | |
| JP3268800B2 (ja) | 電気的プログラマブルアンチヒューズ素子及び該素子の形成方法並びに半導体デバイス | |
| JP3256603B2 (ja) | 半導体装置及びその製造方法 | |
| US6603187B1 (en) | Antifuse structure suitable for VLSI application | |
| US5770885A (en) | Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayers | |
| US6534841B1 (en) | Continuous antifuse material in memory structure | |
| JP4480649B2 (ja) | ヒューズ素子及びその切断方法 | |
| US5786268A (en) | Method for forming programmable interconnect structures and programmable integrated circuits | |
| JPS62281365A (ja) | プログラマブル低インピーダンス・アンチ・ヒューズ素子 | |
| JPH0558266B2 (ja) | ||
| US5412245A (en) | Self-aligned vertical antifuse | |
| KR900002084B1 (ko) | 반도체장치 | |
| US5789796A (en) | Programmable anti-fuse device and method for manufacturing the same | |
| JPH02153552A (ja) | 半導体素子及びその製造方法 | |
| US5446246A (en) | MLC conductor pattern off-set design to eliminate line to via cracking | |
| JPS62139352A (ja) | 半導体装置 | |
| JP3415387B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06125057A (ja) | 強誘電体膜を有する半導体メモリ装置 | |
| JP2538881B2 (ja) | 半導体装置の製造方法 | |
| EP0618620A1 (en) | Semiconductor fuse structures | |
| JP3248475B2 (ja) | 強誘電体不揮発メモリセル構造の製造方法 | |
| JPH01128448A (ja) | 半導体装置の配線接続部 | |
| JPH02288361A (ja) | 半導体装置 | |
| JPS62104138A (ja) | 半導体装置 | |
| JPS60194540A (ja) | 半導体集積回路装置 |