JPH02146814A

JPH02146814A - タイマ回路

Info

Publication number: JPH02146814A
Application number: JP30142588A
Authority: JP
Inventors: Takao Tosaka; 登坂　高夫
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-11-28
Filing date: 1988-11-28
Publication date: 1990-06-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野１この発明は電気回路で構成されるタイマ回路の待機時の
消費電力を削減する回路方式に関するものである。

〔従来の技術１第３図は従来のタイマ回路の回路図で、待機時の消費軍
法を削減する方式を示すものである。

図において、入力スイッチ（１）、電流制限抵抗（２）
、ＰＮＰ）ランジスタ（３）、抵抗（４）は入力回路部
を構成し、インバータ（６）を経由してセットリセット
ＦＦ（８）のセット側の入力に接続されている。ＰＮＰ
トフンジヌタ（４）はインバータ（６）とセットリセッ
ト１ｉ’Ｆ（８）の電源を供給しており、ＰＮＰ）ラン
ジスタ（４）のベースはＰＩＰ）ランジスタ（３）のベ
ースと共通に接続されている。

セットリセットＦｌ’（８）の出力は電源供給スイッチ
（７）と（９）を制御すると共Ｋ、発振回路（１１）を
制御するように接続されている。

電源供給スイッチ（力は電源供給用ＰＮＰ）フンジスタ
（４）のエミッターコレクタ間に並列に接続されており
、電源供給スイッチ（９）は発振回路（１１）とタイマ
回路（１２）と出力（１３）の電源供給を制御する。

タイマ回路（１２）からの出力の１つがインバータ（１
０）を経由して、セットリセットＬ’Ｆ（８）のリセッ
ト側入力と接続されている。

次に動作について説明する。

入力ヌイツチ（１）を閉じると、抵抗Ｃ）を経由してＰ
ＮＰ）フンジスタ（３）と（４）とのベース電流が流れ
、ＰＮＰ）ランジスタ（３）のコレクタ電流が抵抗（５
）に流れることによって、抵抗（５）のＰＮＰ）ランジ
スタ（３）のコレクタ側の節点（Ａ）　Ｉｄ　’　Ｈ”
　レベルとなる。

このＰＮＰ）ランジヌタ（３）のコレクタ電流により、
インバータ（６）とセットリセットｒＦ（８）には電源
が供給されるので、節点（Ａ）が＃Ｈルベルとなったこ
とにより、セットリセットｒｒ（８）は出力の節点（Ｂ
）が１■“レベルになるようにセットされる。

節点０３）が１Ｌ＃レベルの時は電源供給用スイッチ（
７）と（８）とがオープン状態であるため、発振回路（
１１）とタイマ回路（１２）と出力回路（１３）および
インバータ（１０）は電源が供給されていない状態であ
り、発振回路（１１）、タイマ回路（１２）は動作して
いない。

この時、出力回路（１３）の出力（１４）は非能動状ａ
（ａ　Ｈａまたは１Ｌ＃レベル）であり、インバータ（
１０）の出力は′■“レベルであるように回路構成され
ているり節点ω）が’Ｌ”−Ｊｌ”に変化すると、電源供給スイ
ッチ（７）と（８）とが閉じるため、発振回路（１１）
、タイマ回路（１２）は動作を開始し、出力（１４）は
能動状顔（“Ｌ＃または＃　Ｈ＃　ｖぺＡ／）に変化し
、インバータ（１０）の出力は、まだ＃Ｈ＃レベル状態
を保持している。

このあとで入力スイッチ（１）が閉から開に変化すルト
、ｐｕｐ　トランジスタ（３）と（４）のベース電流が
遮断されコレクタ電流が流れなくなるため、インバータ
（６）の入力電圧は°′Ｈ＃から１Ｌ″レベルに変化し
、ＰＮＰ）ランジスタからインバータ（６）とセラトリ
セラ）Ｅ’Ｌ’（８）への電源供給がなくなるが、既に
電源供給スイッチ（７）がオンしているため、インバー
タ（６）とセットリセットｒｒ（ｓ）へのｔ源供給は保
持される。

インバータ（６）の入力が＃Ｈ１からａ　Ｌ　ａに変化
してもセットリセットｒｒ（８）の状態は保持されので
、節点（Ｂ）の状態はまだ“Ｈルベルを保持している。

このあと、時間経過によりタイマ回路（１２）の状態が
変化してゆき設定された時間になると、出力回路（１３
）への制御信号が反転し、出力（１４）は非能動状態と
なる。

上記の出力（１４）の能動から非能動状態への変化と同
時、またはそのあとの回路により設定されるタイミング
によって、タイマ回路（１２）からインバータ（１０）
への信号が反転する。

インバータ（１０）の出力が＃Ｈ“から“Ｌ＃に変化す
ると、インバータ（６）の出力は“■“レベル一定であ
るためセットリセットｒｒ（８）の状態が反転し、節点
（Ｂ）は”Ｈ’−’Ｌ”へ変化する。節点（Ｂ）がＬ＃
になると、電源供給スイッチ（７）と（８）とが開とな
り、インバータ（６）、セットリセットｌｉ’　ｌ’　
（８）　、発振回路（１１）、タイマ回路（１２）、出
力回路（１３）、インバータ（ｌＯ）への電源供給がな
くなり、回路全体への電源供給が無い状態となって待機
状態への移行が完了する。

第３図の回路による動作をタイミングチャートにしたも
のが第４図である。

図において、「入力」は第３図のスイッチ（１）の抵抗
（２）側の電圧を示し、「通電」は第３図の節点（Ｂ）
の電圧レベルを示し、「動作」は第３図の出力（１４）
の能動−非能動状態の状態レベルを示す。

第４図に基づいて第３図の回路の動作説明を行うと、「
入力」が短期間ａ　Ｌ　ＩＩレベルに落て′Ｈ＃レベル
に戻るという波形で与えられると、「通電」が開始され
「動作」がスタートする。タイマ回路のシーケンスが行
なわれ「動作」が終了すると、「通電」も終了し待機状
態に移行する。

第３図の回路構成では「入力」が動作の期間より長い期
間＃　Ｌ　＃　レベルに保持されていると、第４図に示
すように、動作終了時点で「入力」が′Ｌ１であるため
に再動作が開始される。

〔発明が解決しようとする課題１従来のタイマ回路は以上のように構成されていたので、
入力信号が入力されたままの状態にして置くと、タイマ
回路の動作終了時に再動作開始されるという問題点があ
った。

この発明は上記のような問題点を解消するためになされ
たもので、入力信号の最終の状態にかかわらず待機状態
に移行することのできるタイマ回路を得ることを目的と
する。

〔課題を解決するための手段１この発明によるタイマ回路は入力信号の変化の前縁を検
出し、この入力信号の前縁のロジック的な微分信号を発
生させる回路を、従来のタイマ回路の入力部分に前置し
たものである。

〔作用１この発明における入力信号の変化の前縁を検出し入力信
号の前縁のロジック的な微分信号を発生させる回路は、
従来回路構成による入力信号の最終の状態によっては待
機状態への移行ができないという不具合を改善するため
に設けられたものであり、入力信号の時間幅に無関係に
待機状態への移行を可能にするために、入力信号のロジ
ック的な微分信号を発生させるものである。

〔実施例ｊ以下、この発明の一実施例を図について説明する。第１
図において、（１）は入力スイッチ、（１６）はプルア
ップ抵抗、（１７）はインバータ、（１８）はＤ−ＦＬ
ｉ’、（１９）ＦｉＮＡＮＤゲート、（２２）はバッフ
ァ、（８）はセットリセットＬｉ’　ｌｉ’　、（４）
はＰＮＰ　）ランジスタ、（７）と（９）はｔｉ供給用
スイッチ、（ｌＯ）はインバータ、（１１）は発振回路
、（１２）はタイマ回路、（１３）は出力回路、（１４
）は出力端子、（１５）は電源端子である。

点線で囲まれた（２０）で示されるブロックは、この発
明の動作のために追加された回路部分を示し、点線で囲
まれた（２１）で示されるブロックは、従来回路構成と
ほぼ同等なものの回路部分を示す。

また、図中前記従来のものと同一符号のものは同一また
は相当部分を示している。

次に動作について説明する。

入力スイッチ（１）を閉じると、インバータ（１７）の
入力が′Ｈ＃から“Ｌ“レベルに変化し、Ｄ−ｒｒ（１
８）のＤ入力がＨ１となる。Ｄ　−Ｆ　Ｆ（１８）の４
出力は１Ｈルベルで待機しているため、Ｎ　ＡＮＤゲ−
ト（１９）の２つの入力が共に＃Ｈ′となって、ＨＡＮ
Ｄゲート（１９）の出力である節点（Ｃ）は＃Ｈ１から
１Ｌ′に変化する。

節点（Ｃ）が′Ｌ“になると、バッファ（２２）を経由
してＰＮＰ）ヲンジスタ（４）にベース電流が供給され
セットリセットＦ’Ｌ’（８）が通電開始されると同時
に、セラトリセラ）　Ｌｉ’　Ｆ　（８）の出力である
節点（Ｂ）が＃Ｈ＃となる。以降のタイマ動作のシーダ
ンスは従来のものと同様である。

入力回路側では入力信号によってＮＡＮＤゲート（１９
）の出力が“Ｌ＃になったあと、動作を開始した発振回
路（１１）からのクロック信号がＤ−ＦＦ（１８）のク
ロック入力ｒＴＪＫ与えられるため、Ｄ−［ｉ’　Ｉｉ
’　（１８）の「で」出力が“Ｈ“から１Ｌ“Ｋ変化を
する。このため、ＮＡＮＤゲー）　（１９）の入力の片
側は１Ｈ”でもう片側はＬ１となって、ＮＡＮＤゲ−）
　（１９）の出力である節点ｒｃＪは１Ｌ＃から’ｕ′
に変化する。

したがって、入力スイッチ（１）が−旦「閉」となった
あと開に戻ってもまた閉のままでも、ＮＡＮＤゲー）　
（１９）の出力状態に変化がなく、タイマ動作の終了時
の入力状態にかかわらず、待機状態に入ることができる
。

第１図による回路動作の説明のタイミングチャートを第
２図に示す。

〔発明の効果１以上のようにこの発明によれば、入力回路部分に入力信
号の変化のｌ！ｉｌＩ＆ｉ！！のロジック的な微分信号
を発生させる回路を前置したので、入力信号の最終の状
態によらずに待機状態へ移行できるタイマ回路を構成で
き、この回路追加部分は、集積回路中に収容可能な回路
構成であるため、コンデンサ等の外付は部品の追加を必
要とせず、安価に実現でき、集積回路を実装する基板面
積を削減できるなどの効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すタイマー回路の回路
図、第２図は第１図の動作説明用タイミングチャート、
第３図は従来のタイマー回路の回路図、第４図は第３図
の動作説明用タイミングチャートである。図において、α）は入力スイッチ、（４）はＰＮＰ）フ
ンジスタ、（７）と（９）は電源供給用スイッチ、（８
）はセットリセットＦ？、（１０）　（１７）はインバ
ータ、（１１）は発信回路、（１２）はタイマ回路、（
１３）は出力回路、（１４）は出力端子、（１５）は１
源端子、（１６）　！”１プルアップ抵抗、（１８）は
Ｄ−１ｉ″ｒ、（１９）はＮＡＮＤゲート、（２２）は
バッファを示す。なお、図中、同一符号は同一、または相当部分を示す。

Claims

【特許請求の範囲】

入力信号の変化の前縁を検出しこの入力信号の前縁のロ
ジック的な微分信号を発生させる第１の回路部分と、前
記第１の回路部分の出力信号である微分信号によつて電
源の通電と動作を開始され、タイマ回路としての一定の
動作時間後に、自ら通電を終了するように構成された第
２の回路部分を備えたことを特徴とするタイマ回路。