JPH02146870A - フアクシミリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高速ファクシミリで国際規格として定められ
たＭＨ符号（Ｍｏｄｉｆｉｅｄ　ｔｌｕｆｆｍａｎ　Ｃ
ｏｄｅ）及びＭＲ符号（Ｍｏｄｉｆｉｅｄ　ＲＥ　Ａ　
Ｄ　）の符号化及び復号化を行う装置並びに符号化シス
テム及び高速処理が可能なファクシミリに関する。

〔従来の技術〕

第１図は、ファクシミリの概略を示すブロック図である
。ファクシミリでは、読取部１０００によって原稿を走
査し５画像（Ｖｉｄｅｏ　Ｄａｔａ　：　Ｖ　Ｄ　）信
号を生成する。画像信号（以下、画像信号ＶＤ、または
単にＶＤという。）は、符号化復号化装置２０００によ
って符号（Ｃｏｄｅυｏｒｄ）に変換され、さらに変復
調装置３０００によって伝送路帯域の周波数に変換され
、網制御装置４００ｏを介して伝送回線上に送信される
。受信側では、上記と逆の手続きで、符号から画像信号
に変換し、記録部５０００にてハードコピーを得る。第
１図では全体を制御する制御部（通常はマイクロコンピ
ュータが用いられる）の説明を省略している。

画像電子学会誌’７７、ＶｏＱ６．Ｎａ３及び’７８．
Ｖｏ　Ｑ　７．Ｎａ１や画像電子学会誌”　８０　。

ＶｏＱ９．Ｎα１等の文献に記載があるように、符号化
復号化装置２０００では、国際規格のＭＨ符号及びＭＲ
符号が用いられることが多い。

ＭＨ符号は、同一走査ライン上における２つのとなり合
ったビット変化点（画素の色、例えば白か黒かが変化す
る点）の間のビット長の距離（Ｒｕｎ　Ｌｅｎｇｔｈ　
：　ＲＬ　）を“符号″として変換するものである。Ｍ
Ｒ符号は、となり合った２つのライン上のビット変化点
を求め、すでに符号化して伝送したライン（参照ライン
）と、今符号化しようとしているライン（符号化ライン
）との変化点の相対的なビット位置の差を″符号′″と
して変換するものである。従来の符号化復号化装置は、
符号化時には画像信号の１ビツトを１ワードとして記憶
するメモリを複数ライン分用意し、シリアルにメモリを
走査して変化点を求めていた。また、復号化時には、Ｒ
Ｌからカウンタ等を用いてシリアルに画像信号を復元し
ていた。

〔発明が解決しようとする課題〕

このため、上記従来技術はハードウェア量が多く、また
メモリ等の高速動作が要求されるという欠点があった。

また、ＭＨ符号及びＭＲ符号は、高度な符号化方式であ
るため、通常マイクロコンピュータによるソフトウェア
とハードウェアとを組み合わせて処理する構成としてい
る。しかし、ソフトウェアによる信号処理は低速であり
、高速に符号化するには処理速度に限界があった。また
、ハードウェアだけで処理する構成とした場合でも、そ
のハードウェアが大規模化し、またハードウェアがその
処理に専用化されるので柔軟性に欠けるという問題があ
った。さらに、マイクロコンピュータのシステムバス上
に画像信号記憶用のメモリ（例えば、通常８ビツトが１
ワードとなる）を接続することにより、ハードウェア量
を低減したものもあるが、ワード内のビット変化点は、
シリアルに検出するという手法を用いているため依然と
して高速化に問題が残っていた。

符号化復号化処理を処理する場合、処理すべき画像の処
理単位（画素、変化点、ライン、ページ）毎に分離し、
分離したそれぞれの処理を処理階層とすると、本発明と
従来技術との違いは第２図に示すようになる。

従来装置は、画像信号をシリアルに走査して変化点を検
出する画素単位の処理をハードウェアで行い、変化点情
報から符号を生成する変化点単位以後の処理をマイクロ
コンピュータを用いたソフトウェアが分担する例が多い
。この例では柔軟性は高いけれどもマイクロコンピュー
タの負担が重なり、高速な回線（例えば４８　Ｋ　ｂ　
／　ｓまたはそれ以上の）には適用しずらいという問題
があった。

また、画像処理における符号化、復号化のアルゴリズム
に軽微な変更を加えようとしてもハードウェアが専用化
しているために困難であったり、マイクロコンピュータ
を用いたことによる特長（例えばバス接続によるインタ
ーフェースの容易性等）を活かした柔軟なシステム構築
が困難であったりして容易に拡張性を持たすことができ
なかった。

本発明の目的は、上記従来技術の問題点を解消し、画像
信号を高速に、符号化、復号化する高速処理が可能なフ
ァクシミリを提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明は１文書情報から読
取った画像信号を複数ビット毎に並列に符号化または復
号化処理する手段を内蔵したものである。

〔作用〕

本発明は、画像信号の複数ビットを１ワードとして、ワ
ード単位でパラレルに変化点の検出ならびにこの変化点
情報からの画像信号の復元を行い、前記変化点情報から
符号への変換及び符号から変化点情報への変換を行い、
マイクロコンピュータから与えられる動作パラメータの
指定により柔軟な符号化復号化処理を高速に行なうもの
である。

〔実施例〕

第３図以下を用いて本発明の実施例を図面を用いて説明
する。

第３図は５本発明になる符号化、復号化装置（Ｃｏｄｅ
ｃ）の全体ブロック図である。ＭＰＵ　　Ｉ／Ｆ２１０
０は、マイクロコンピュータ（マイコン）とインターフ
ェイスを取るもので、信号ａ−１〜信号ａ−１０が入出
力される。信号ａ−１は、マイコンがＣｏｄｅｃをアク
セスするときのチップセレクト（Ｃｈｉｐ　５ｅｌｅｃ
ｔ　：　ＣＳ　）信号である。信号ａ−２は、マイコン
とＣｏｄｅｃ間でデータの転送を行うときのタイミング
（Ｄａｔａ　５ｔｒｏｂｅ　：　Ｄ　Ｓ　）信号である
。信号ａ−３は、マイコンからのＣｏｄｅｃに対する読
み出しか書き込みを制御するリードライト（Ｒｅａｄ／
Ｗｒｉｔｅ　：　Ｒ／Ｗ）信号である。信号ａ−１〜信
号ａ−３は、マイコンボードのコントロールバス（Ｃｏ
ｎｔｒｏｌ　Ｂｕｓ　：　ＣＢ　ｕ　ｓ　）から入力さ
れる。信号ａ−４は、マイコンからのアドレス（Ａｄｄ
ｒｅｓｓ　：　Ａ）信号である。信号ａ−１〜信号ａ−
４により、マイコンからＣｏｄｅｃ内部の各レジスタを
アクセスするための信号Ｃ（外部制御信号と呼ぶ）が作
られる。信号ａ−５は、マイコンとＣｏｄｅｃ間でデー
タのやりとりを行う信号（Ｄａｔａ　：Ｄ）で、マイコ
ンのデータバス（Ｄａｔａ　Ｂｕｓ　：ＤＢｕｓ）と直
結する。信号ａ−６は、ダイレクトメモリアクセスコン
トローラ（Ｄｉｒｅｃｔ　ＭｅｍｏｒｙＡｃｃｅｓｓ　
Ｃｏｎｔｒｏｌｌｅｒ　：　Ｄ　Ｍ　Ａ　Ｃ）に対して
、外部回路（通常はメモリ）とＣｏｄｅｃの内のメモリ
間で直接にデータを転送するダイレクトメモリアクセス
（Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃｅｓｓ　　：　
ＤＭＡ）を要求するＤＭＡ要求（ＤＭＡ　Ｒｅｑｕｅｓ
ｔ：　ＤＲＱＴ）信号である。信号ａ−７は、ＤＲＱＴ
に対する確認（ＤＭＡ　Ａｃｋｎｏｗｌｅｄｇｅ　：　
ＤＡＣＫ）信号を受けるものである。　Ｇｏｄｅｃは、
ＤＲＱＴ信号を出力すると、　ＤＡＣに信号が返るのを
待ち、ＤＡＣＫ信号が返った後、ＤＳ信号のタイミング
に合わせてＤａｔａの入出力を行う。信号ａ　−８は、
マイコンに対して割り込み要求（Ｉｎｔｅｒｒｕｐｔ　
Ｒｅｑｕｅｓｔ　　：　Ｉ　ＲＱ）を行うもので、たと
えば、１ライン分の処理が終了したときなどに用いられ
る。信号でａ−９はリセット（ＲＥＳＥＴ）信号で、Ｃ
ｏｄｅｃ内部が初期状態となる。信号ａ−１０はクロッ
ク（ＣＬＫ）信号で、　Ｃｏｄｅｃ内の処理のタイミン
グの源となる。

これらの信号を用いてマイコンとインターフェイスする
例は、通常市販されているマイコンと直結するＬＳＩに
あるので、ここでは、これ以上の説明は省略する。この
ようにＧｏｄｅｃは、ＭＰＵ　　Ｉ／Ｆ２１００を持ち
、マイコンのバスと直結できるため、システム構成が容
易でかつ小型化できるという効果がある。

制御部２２００は、Ｃｏｄｅｃ内の各ハードウェアに対
して内部制御バスｂを介してタイミングを供給し、また
各ハードウェアの状態を入力して次に何を行うかを決定
する部分で、マイクロプログラムを中心に構成される。

これについては第４図を用いて詳細に説明する。

演算部２３００は、Ａ　Ｌ　Ｕ　（Ａｒｉｔｈｍｅｔｉ
ｃ　ＬｏｇｉｃＵｎｉｔ　：算術・論理演算部）とレジ
スタ群等から成り、変化点のアドレスから、ランレグス
ＲＬを求めたり、参照ラインと符号化ラインとの変化か
ら位置の相対差を求めたり、その逆の演算を行う部分で
ある。これについては第５図を用いて詳細に説明する。

ビデオアドレス（Ｖｉｄｅｏ　Ａｄｄｒｅｓｓ　　：　
ＶＡ）発生部２４００は１画像信号を記憶するビデオメ
モリ（Ｖｉｄｅｏ　Ｍｅｍｏｒｙ　：　Ｖ　Ｍ　）に対
して、ビデオアドレス（Ｖｉｄｅｏ　Ａｄｄｒｅｓｓ　
：　ＶＡ）信号ｄ−１０を発生する部分である。これに
ついては第６図を用いて詳細に説明する。

テーブル（Ｔａｂｌｅ　）部２５００は、ＭＨ符号及び
ＭＲ符号の符号化テーブル及び復号化テーブルから成り
、演算部２３ｏＯからのＲＬや相対差と、制御部２２０
０からのモード信号を入力してＭＨ符号やＭＲ符号に変
換したり、その逆を行う部分である。これについては第
８図、第９図９表１〜表３を用いて詳細な説明を行う。

変化点検出部２６００は、参照ライン及び符号化ライン
の画像信号を複数ビットを１ワードとして記憶している
メモリからワード単位で画像信号を取り込み、ワード内
の変化点の位置（ビットアドレスと呼ぶ）をパラレル処
理で検出する部分である。これについては第１０図、第
１１図９表４を用いて詳細に説明する。

画像信号復元部２７ｏＯは、復号化ライン上のとなり合
った２つの変化点のビットアドレスと、２つの変化点間
にワードアドレスの差があるか否かの情報と、変化点間
の画像信号の色情報から、ワード単位でパラレルに画像
信号を復元する回路である。これについては第１２図、
第１３図２表５を用いて詳細に説明する。

ビデオバスインターフェイス（Ｖｉｄｅｏ　ＢｕｓＩｎ
ｔｅｒｆａｃｅ　：　ＶＢＵＳ　Ｉ／Ｆ）　２８００は
、画像信号を記憶しているＶＭに対するインターフェイ
ス信号及び、ビデオバス（Ｖｉｄｅｏ　Ｂｕｓ　：　Ｖ
　Ｂ　ｕ　ｓ　）を制御する信号及び、外部装置からＤ
ＭＡで画像信号を転送するための信号が入出力される。

信号ｄ−１は、ＶＢｕｓをＣｏｄｅｃが使うとき、Ｖ　
Ｂ　ｕ　ｓの使用権の要求（Ｖｉｄｅｏ　Ｂｕｓ　Ｒｅ
ｑｕｅｓｔ　：ＢＲＱＴ）信号で、Ｃｏｄｅｃ以外にも
、ＶＢｕｓ使用権を持つものがある場合に出力される。

信号ｄ−２は、ＢＲＱＴ信号ｄ−１に対する確認（Ｖｉ
ｄｅｏ　Ｂｕｓ　Ａｃｋｎｏｔｉｌｅｄｇｅ　　：　Ｂ
ＡＣＫ）信号である。

信号ｄ−３は、　ＣｏｄｅｃのＶＢｕｓ使用中（Ｖｉｄ
ｅｏ　Ｂｕｓ　Ｅｎａｂｌｅ　：　Ｖ　Ｂ　Ｅ　）を示
す信号である。

信号ｄ−４は、Ｇｏｄｅｃと外部装置（通常メモリ）間
で画像信号の転送を行うとき、その転送タイミング（Ｖ
ｉｄｅｏ　Ｄａｔａ　５ｔｒｏｂｅ　　：　Ｖ　Ｄ　Ｓ
　）信号である。

信号ｄ−５は、Ｃｏｄｅｃと外部装置間でデータの転送
を行うとき、Ｃｏｄｅｃから外部装置へのデータ転送（
書込み）か、外部装置からＣｏｄａｃへのデータ転送（
読出し）かを外部装置に知らせるビデオバス読出し／書
込み（Ｖｉｄｅｏ　Ｂｕｓ　Ｒｅａｄ／Ｗｒｉｔｅ　：
ＶＲ／Ｗ）信号である。

信号ｄ−６は、画像信号生成部（通常ファクシミリでは
読取部）からの画像信号のＶＭへの転送要求（Ｔｒａｓ
ｐｏｒｔ　Ｄａｔａ　ＤＭＡ　Ｒｅｑｕｅｓｔ　：　Ｔ
　Ｄ　ＲＱ　Ｔ　）信号である。

信号ｄ−７は、ＴＤＲＱＴ信号に対する確認（Ｔｒａｎ
ｓｐｏｒｔ　Ｄａｔａ　ＤＭＡ　Ａｃｋｎｏｔｚｌｅｄ
ｇｅ　：　ＴＤＡＣＫ）信号である。

信号ｄ−８は、画像信号を受信する装置（通常、ファク
シミリでは記録部）からの１画像信号の受信要求（Ｒｅ
ｃｅｉｖｅ　Ｄａｔａ　ＤＭＡ　Ｒｅｑｕｅｓｔ　：　
ＲＤ　ＲＱ　Ｔ　）信号である。

信号ｄ−９は、ＲＤＲＱＴに対する確認（ＲＤＲＱＴ　
Ａｃｋｎｏｗｌｅｄｇｅ　　：　ＲＤ　Ａ　ＣＫ）信号
である。

信号ｄ−１０は、ビデオメモリＶＭに対するＣｏｄｅｃ
からのワードアドレス（Ｖｉｄｅｏ　Ｍｅｍｏｒｙｌｉ
ｌｏｒｄ　Ａｄｄｒｅｓｓ　：　Ｖ　Ａ　）信号である
。

信号ｄ−１１はＶＭとＣｏｄａｃ間で、画像信号をワー
ド単位で転送するビデオデータバス（Ｖｉｄｅ。

Ｄａｔａ　Ｂｕｓ：　ＶＤＢ　ｕ　ｓ　）である。

第４図は、制御部２２００の構成を詳細に説明する図で
ある。命令レジスタ（ＩｎｓｔｒｕｃｔｉｏｎＲｅｇｉ
ｓｔａｒ　：　Ｉ　Ｒ）　２２１０は、外部制御装置（
通常マイコン）からのＭＨ符号化命令等のマクロ命令を
受けるレジスタである。マツピングＲＯＭ（Ｒｅａｄ　
０ｎｌｙ　Ｍｅｍｏｒｙ）　２２００は、命令レジスタ
ｌＲ２２１０に格納されたマクロ命令から、そのマクロ
命令を解読して実行するマイクロプログラムを記憶して
いるＲＯＭ２２４０の先頭アドレスを発生するものであ
る。シーケンサ２２３０は、マイクロプログラムＲＯＭ
２２４０のアドレスを発生するもので、割り込み制御、
サブルーチン制御、ジャンプアドレス発生等を行う。パ
イプラインレジスタ２２５０は、マイクロプログラムＲ
ＯＭ２２４０からのマイクロ命令を格納するレジスタで
ある。パイプラインレジスタ２２５０の出力は、内部制
御バスｂを介して各ハードウェアに動作指令として供給
される。

また、その一部はシーケンサ２２３０にもフィードバッ
クされ、たとえば割り込み許可／不許可といったふうに
シーケンサ２２３０も制御する。スティタス　レジスタ
（Ｓｔａｔｕｓ　Ｒｅｇｉｓｔｅｒ　　：　Ｓ　Ｒ）２
２６０は、Ｃｏｄｅｃの内部状態を記憶するレジスタで
、処理の終了状態や、データ　バッファ　レジスタ　（
Ｄａｔａ　Ｂｕｆｆｅｒ　Ｒｅｇｉｓｔｅｒ　：　Ｄ　
Ｂ　Ｒ）　２２８０のレディ（Ｒｅａｄｙ　）状態をマ
イコンに知らせる。システム　コントロール　レジスタ
（ＳｙｓｔｅｍＣｏｎｔｒｏｌ　Ｒｅｇｉｓｔｅｒ　：
　Ｓ　ＣＲ）　２２７０は、Ｃｏｄｅｃのシステムを制
御する信号を格納するレジスタで、マイコンによって書
き込まれる。例えば、ＣｏｄｅｃがＶＢｕｓを独占して
いるか否かや、Ｃｏｄｅｃをウェイト（Ｗａｉｔ）状態
にしたり、１ライン単位の処理か、マルチライン（ベー
ジモード：　Ｐａｇｅ　Ｍｏｄｅ）単位の処理かの制御
等が、このレジスタで行われる。マルチプレクサ（ＭＰ
Ｘ）２２９０は。

Ｃｏｄｅｃがアイドル状態（何もやる処理がない）や、
Ｗａｉｔ状態時に、外部制御バスＣの一部を内部制御バ
スｂにつなぎ、その他の状態時は、パイプラインレジス
タ２２５０からの信号を内部制御バスｂにつなぐスイッ
チである。これにより、マイコンが、内部制御バスｂに
よって制御されているＣｏｄａｃ内のレジスタをアクセ
スすることができる。

ＤＢＲ２２８０は、ＶＤＢｕｓの信号ｄ−１１とＤＢｕ
ｓの信号ａ−５との間のデータ転送を行うもので、マイ
コンからｌＲ２２１０にシステムバス（Ｓｙｓｔｅｍ　
Ｂｕｓ　：５Ｂｕｓ）とＶＢｕｓ間のデータ転送指令を
受けると、たとえば、ＶＢｕｓから５Ｂｕｓへの転送時
は、画像信号ＶＤをＤＢＲ２２８０にセットし、５Ｒ２
２６０のＤＢＲレディフラグをオン（ＯＮ）してマイコ
ンに知らせる。マイコンは、ＤＩ’１Ｒ２２８０をリー
ドしてＶＤを得る。転送方向がこの逆の場合も同様であ
る。この動作については後で詳述する。

このように、制御部２２００は、マイクロプログラミン
グ制御方式を用いているため、柔軟な処理が可能で、ま
たタイミングはこの部分で集中して制御しているためＬ
ＳＩ化時の設計が容易であるという効果がある。

第５図は、演算部２３ｏＯを詳細に説明したものである
。レジスタファイル２３１０は、例えば２ポートＲＡＭ
（２Ｐｏｒｔ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏ
ｒｙ）等で構成でき、各種の信号を記憶するものである
。

以下、ここでは１ワード＝１バイトの場合で説明を進め
る。レジスタファイル２３１０には、符号化時は符号化
ラインの、復号化時は復号化ラインのアドレスとなる仮
想アドレスレジスタムチヤンネル（Ｖｉｒｔｕａｌ　Ａ
ｄｄｒｅｓｓ　Ｒｅｇｉｓｔｅｒ　Ａｃｈａｎｎａｌ　
：ＶＡＲＡ）　、参照ラインのアドレスとなる仮想アド
レスレジスタＢチャンネル（ＶＡＲＢ）、読取部や記録
部とＶＭ間で画像信号をＤＭＡ転送するときのライン（
転送ライン）のアドレスとなる仮想アドレスレジスタＣ
チャンネル（ＶＡＲＣ）、符号化ラインあるいは符号化
ラインの変化点の位置を記憶する一時記憶アドレスレジ
スタＡ（Ｔｅｍｐｏｒａｌ　Ａｄｄｒｅｓｓ　Ｒｅｇｉ
ｓｔｅｒ　Ａ　：　Ｔ　Ａ　ＲＡ）、参照ラインの変化
点のアドレスを記憶する一時記憶アドレスレジスタＢ　
（ＴＡＲＢ）がある。これらのレジスタに格納されるア
ドレスは、ラインの始端を仮想的にゼロアドレスとした
仮想アドレスである。また、ワードアドレスとビットア
ドレスの両方を記憶するものである。演算部２３００で
は、全てこの仮想アドレスを用いている。仮想アドレス
方式の採用により、参照ラインの変化点と符号化ライン
の変化点の相対的アドレス差を求める場合に高速に求め
ることができるという効果がある。

また、水平方向分のアドレス領域だけ記憶できる容量を
持てば十分であるため、レジスタファイルを小さくでき
、かつ、ＡＬＵ２３５０　を小さくできるという効果が
ある。また、一つのレジスタでビットアドレスとワード
アドレスの両方を記憶しているため、ワード単位で画像
信号をハンドリングしているにもかかわらず、２つの変
化点の距離が、ビット単位で高速に求まるという効果が
ある。レジスタファイル２３１０には、この他に、１ラ
インの画素数を記憶するターミナルレジスタＡ、Ｂチャ
ンネル（Ｔｅｒｍｉｎａｌ　Ｒｅｇｉｓｔｅｒ　Ａ、　
Ｂ　Ｃｈａｎｎｅｌ　：ＴＲＡＢ）、ターミナルレジス
タＣチャンネル（ＴＲＣ）と、画面の水平方向の画素数
を記憶する水平画素数レジスタ（Ｈｏｒｉｚｏｎｔａｌ
　ＷｉｄｔｈＲｅｇｉｓｔｅｒ　：　ＨＷ　Ｒ）と、処
理すべきライン数を記憶するライン数レジスタ（Ｌｉｎ
ｅ　Ｎｕｍｂｅｒ　Ｒｅｇｉｓｔｅｒ　：ＬＮＲ）と、
１ラインの最小符号ビット数を記憶する最小符号長レジ
スタ（Ｍｉｎｉｍｕｍ　Ｃｏｄｅ　ＬｅｎｇｔｈＲｅｇ
ｉｓｔｅｒ　：　Ｍ　ＣＬ　Ｒ）と、Ｃｏｄｅｃのワー
キング用のレジスタＡ　（Ｇｅｎｅｒａｌ　Ｒｅｇｉｓ
ｔｅｒ　Ａ　：　Ｇ　ＲＡ）、レジスタＢ　（Ｇｅｎｅ
ｒａｌ　Ｒｅｇｉｓｔｅｒ　Ｂ　：　Ｇ　ＲＢ　）があ
る。これらのレジスタ群の使用方法の詳細についてはマ
イクロプログラムフローの説明時に行う。

Ａラッチ２３２ｏ及びＢラッチ２３３０は、レジスタフ
ァイル２３１０のＡポート及びＢボートからの出力をラ
ッチするものである。Ａマスク２３４１及びＢマスク２
３４２はそれぞれＡラッチ２３２０及びＢラッチ２３３
０からの出力のうちビットアドレスをゼロにマスクする
か、あるいはマスクせずにビットアドレスを通すかを制
御するものである。

ＭＰＸ２３４４は、ＡＬＵ２３５０（７）　Ａポートヘ
ノ出力を、Ａ５ツチ２３２０の出力とするか、テーブル
部２５００の出力とするかを選択するものである。ＭＰ
Ｘ２３４３は。

ＡＬＵ２３５０のＢポートへの出力をＢラッチ２３３０
の出力とするか、８とするかを選択するものである。

ＡＬＵ２３５０は、ＡポートとＢポートから入力したデ
ータを演算するもので、例えばＡ−Ｂを出力するといっ
たものである。ＡＬＵＳＲ２３６０は、ＡＬＵ２３５０
の演算結果の状態を記憶するレジスタで、例えば、ゼロ
フラグやオーバフローフラグやアンダフローフラグ等で
ある。等価比較器２３７０は、ＡＬＵ２３５０の出力と
、Ｂラッチ２３３０の出力が等価か否かを判定する回路
で、例えばＡラッチ２３２０にＶＡＲＡの内容をラッチ
し、Ｂラッチ２３３０にＴＲＡＢをラッチし、ＡＬＵ２
３５０のＡボートにＡラッチ２３５０の出力でマスクさ
れたものを入力し。

Ｂポートに８を入力して、（Ａポート十Ｂポート）を実
行してＶＡＲＡのワードアドレスをインクリメントした
とき、ＴＲＡＢと一致したか否かを判定することができ
、ライン端（Ｌｉｎｅ　Ｅｎｄ）が判定できる。

ＭＰＸ２３８１は、レジスタファイル２３１０へ書き込
データの下位３ビツトを、ＡＬｔＪ２３５０の出力とす
るか、変化点検出器２６００からの変化点ビットアドレ
スとするかを選択するものである。これにより、変化点
のビットアドレスが高速にレジスタファイル２３１０に
記憶できる効果がある。ＭＰＸ２３８２は、レジスタフ
ァイル２３１０への書き込みデータをＤＢｕｓのデータ
とするかＡＬＵ２３５０の出力とするかを選択するもの
である。これによりＴＲＡＢ。

ＴＲＣ，ＨＷＲ，ＬＮＲ，ＭＣＬＲは、マイコンから直
接パラメータとして設定できる。このため、Ｃｏｄｅｃ
は柔軟な処理が可能となる。例えば、ＴＲＡＢの値をＴ
ＲＣの値より小さく設定すると、読取部からの画像信号
の一部を符号化できる。これらの更に詳しい説明はマイ
クロプログラムフローを説明するときに行う。

第６図はビデオアドレス発生部２４００を詳細に説明す
るものである。レジスタファイル２４１０は、符号化あ
るいは復号化ラインの始端のＶＭの実ワードアドレスを
記憶するスタートアドレスレジスタＡ　（Ｓｔａｒｔ　
Ａｄｄｒｅｓｓ　Ｒｅｇｉｓｔｅｒ　：　Ｓ　Ａ　ＲＡ
　）と。

参照ラインの始端のＶＭの実ワードアドレスを記憶する
スタートアドレスレジスタＢ　（ＳＡＲＢ）と、転送ラ
インの始端のＶＭの実ワードアドレスを記憶するスター
トアドレスレジスタＣ（ＳＡＲＣ）から成る。アダー２
４２０は、レジスタファイルの中のラインのスタートア
ドレスと演算部２３００からの仮想ワードアドレス（Ｖ
ｉｒｔｕａｌ　Ｗｏｒｄ　Ａｄｄｒｅｓｓ）を加算して
、ＶＭの実ワードアドレス（ビデオアドレス：　Ｖｉｄ
ｅｏ　Ａｄｄｒｅｓｓ）を生成する。このビデオアドレ
スは、アドレスラッチ２４３０にラッチされ、Ｖ　Ａ　
Ｂ　ｕ　ｓに出力される。スタートアドレス（Ｓｔａｒ
ｔ　Ａｄｄｒｅｓｓ）と仮想アドレス（Ｖｉｒｔｕａｌ
Ａｄｄｒｅｓｓ）とにより任意のビデオアドレスを発生
できる。ＭＰＸ２４５０は、レジスタファイル２４１ｏ
への書き込みデータをＶＡＢＵＳｄ−１１上の信号とす
るか、Ｄ　Ｂ　Ｕ　Ｓ　ａ　−５上の信号とするがを選
択するものである。１ライン分の処理が終了する毎に、
マイコンに制御が移るモード（ラインモードと呼ぶ）時
は、１ライン毎にマイコンから直接スタートアドレスの
設定をうける。これに対し、ＬＮＲに設定されたライン
数分を連続して処理するモード（ページ（Ｐａｇｅ）モ
ードと呼ぶ）時は、ページの先頭でマイコンからスター
トアドレスの設定をうけるだけで、後は、ライン毎にＣ
ｏｄｅｃが、レジスタファイル２４１０のスタートアド
レスとレジスタファイル２３１０内のＨＷＲの内容とを
加算し、これを次のスタートアドレスとして記憶するこ
とにより、ページモード処理が実現できる。

この場合、マイコンは、１ページに１回スタートアドレ
スを設定するだけあとは全てＣｏｄｅｃが行うため、マ
イコンの負荷が小さくなるという効果がある。また、Ｈ
ＷＲ及びＬＮＲ及びＴＲ及びＳＡＩ＋に適当な値を設定
することにより、Ｃｏｄｅｃを用いて１画面内の任意の
矩形領域を高速に処理することができる。第７図は、こ
のことを示すものである。図でＨＷは、画面の水平方向
の幅でこれをＨＷＲに設定する。ＬＮは、処理すべきラ
イン数でＬＮＲに設定する。Ｔは１ラインの処理すべき
画素数でＴＲに設定する。ＳＡは、ページの先頭のＶＭ
のスタートアドレスでＳＡＲに設定する。

しかる後に、マイコンからマクロコマンドを受けると、
Ｃｏｄｅｃは、第７図の斜線部を連続して処理できる。

第８図は、テーブル部２５００のうち、符号化テーブル
部の詳細を説明するものである。ラッチ２５０１は、Ａ
ＬＵ２３５０の演算結果をラッチするものである。モー
ド判定回路２５０２は、ＡＬＵ２３５０の演算結果より
符号化時のモード（例えば、ＭＨ符号化時は、ＲＬが６
４以上か未満か）を判定し。

シーケンサ２２３０に伝える。アドレス発生回路２５０
３は、内部制御Ｂｕｓからの信号及びラッチ回路２５０
１にラッチされたＡＬＵの演算結果を元に、符号化テー
ブルＲＯＭ２５０４への適切なアドレスを発生する。符
号化テーブルＲＯＭ２５０４の出力は、シフトレジスタ
２５０５にロードされ、１ビット単位でシフトして順に
シリアル／パラレル（Ｓｅｒｉａｌ／　Ｐａｒａｌｌｅ
ｌ　：　Ｓ　／　Ｐ　）変換器２５０７に送られる。Ｓ
／Ｐ変換器２５０７に８ビツト生成されるとファースト
イン／ファーストアウト（Ｆｉｒｓｔ　Ｉｎ　Ｆｉｒｓ
ｔ　Ｏｕｔ　：　Ｆ　Ｉ　Ｆ　Ｏ）メモリ２５０８に書
き込まれる。Ｓ／Ｐ変換器２５０７に８ビツトの符号が
生成されるのをカウントするのは、演算部２３００のＧ
ＲＢとＡＬｔ１２３５０である。このように、カウンタ
を持たず、ＡＬＵとレジスタでカウントしているため、
タイミングが集中管理でき、タイミング制御が容易であ
るという効果がある。

ターミネート検出回路２５０６は、シフトレジスタ２５
０５に入った符号の終端を検出するもので、これについ
ては後はど詳述する。ＦＩＦＯメモリ２５０８は、符号
転送効率を上げるためのものである。ＦＩＦ○メモリ２
５０８に符号がセットされると、外部制御Ｂｕｓを介し
て、ＤＲＱＴが出力される。ＤＭＡＣが接続されている
場合は。

ＤＡＣＫによってＦＩＦＯメモリ２５０８がセフセスさ
れる。ＤＭＡＣが接続されていない場合は、マイコンが
Ｆ１ＦＯメモリ２５０８を直接リードすることにより、
符号を得ることができる。このように、符号が直接ＤＢ
ｕｓ上に出力されるため、システム設計が容易となる効
果がある。また、パラレルに符号が転送されるため、タ
イミングが容易でかつ高速であるという効果がある。

表１は、符号化テーブルＲＯＭ２５０４　を説明するも
のである。アドレス欄のＲＬ及び差は、　ＡＬＵ２３５
０の演算結果が、アドレスとなっているものである。

他の部分は、内部制御Ｂｕｓがらの信号によりアドレス
発生回路２５０３が生成したものである。

このようにＡＬＵ２３５０の演算結果が直接にテーブル
のアドレスとなるため、高速に符号化テーブルを引くこ
とができる。

表２はＭＨ符号でＲＬが４である符号（１０１１）を符
号を例にとり、テーブルを用いて符号化し、Ｓ／Ｐ変換
器２５０７に送り、符号の終結をターミネート検出回路
２５０６で検出する手法を説明するものである。白のＲ
Ｌが４　（＝（１００ｈ）であるという演算結果がＡＬ
Ｕ２３５０で得られると、テーブルのアドレスは（００
００００１００）ｚとなる。このとき、テーブル２５０
４には、上位ビットから順に（１０１１１００００００
０００）２というデータが入っている。

この上位４ビツトは符号で、その次のＤ９ビットの「１
」は、符号の終端を示すものである。シフトレジスタ２
５０５には、この値がロードされる。

このシフトレジスタ２５０５は、シフトパルスを入力す
ると、最下位ビットにｒＯＪをつめていくタイプのもの
である。シフトする毎にシフトレジスタ２５０５の最上
位ビットがＳ／Ｐ変換器２５０７にシフトされていく。

４回シフトすると（１０００００００００００００）２
となるが、このパターンをターミネート検出回路２５０
６に入力されると、終了（Ｔｅｒｍｉｎａｔｅ）である
と検出し、その旨シーケンサに知らせる。シフト回数を
演算部２３００のＧＲＡでカウントし、１ライン分の符
号化処理終了時に、ＧＲＡに記憶されている。１ライン
分の総符号ビット数と、ＭＣＬＲの最小符号ビット数と
を比較し、フィル（Ｆｉｌｌ）符号の数を制御できる。

第９図は、復号化テーブル部を詳細に説明するものであ
る。ＦＩＦＯ２５１０は、符号受信バッファである。パ
ラレル／シリアル（Ｐ／Ｓ）変換器２５１１は、８ビッ
ト単位で受信した符号を１ビット毎順次ライン端（Ｅｎ
ｄ　ｏｆ　Ｌｉｎｅ　：　Ｅ　ＯＬ　）検出回路２５１
２及びアドレス発生回路２５１３に供給するものである
。Ｐ／Ｓ変換器２５１１に付随して必要なカウンタの機
能は、演算部２３００のＧＲＢが実行する。このため、
独自でタイミングを有するカウンタが不要である。ＥＯ
Ｌ検出回路２５１２は、１２ビツトのＳ／Ｐ変換器と、
Ｓ／Ｐ変換器の出力が（０００００００００００１）２
と一致するか否かを検出するゲートから成り、受信した
符号パターンがＥＯＬか否かを判定するものである。Ｅ
ＯＬ検出回路２５１２を独立して設けることにより、伝
送路誤りが発生して符号語のきれ目を誤って認識したと
しても確実にかつ高速にＥＯＬを検出できるという効果
がある。アドレス発生回路２５１３は、復号化テーブル
ＲＯＭ２５１４のアドレスを発生するもので、復号化テ
ーブルＲＯＭ２５１４の先頭アドレス作成や、受信符号
と復号化テーブルＲＯＭ２５１４の出力から次のアドレ
スを作成を行う。復号化方式はツリーサーチ方式を用い
ており、これについては特願昭５５−１７４５９２号に
詳しく述べているのでここでは表３を用いて簡単に説明
するにとどめる。ラッチ２５１５は、復号化テーブルＲ
ＯＭ２５１４の出力を一時記憶するものである。

表３は、復号化テーブルＲＯＭ２５１４を説明するもの
で、ツリーサーチ方式で復号化を行うのに好適なように
作成している。復号化テーブルＲＯＭ２５１４は、大き
く分けて３つの部分にアドレスが分割されている。すな
わち、ＭＨ白符号の部分と、ＭＨ黒符号の部分と、ＭＲ
符号の部分である。復号化テーブルＲＯＭ２５１４の内
容は、復号が未終了すなわち符号語の途中の状態時は次
にアクセスすべきアドレスの一部であり、符号語が完結
し復号が終了したときは、その符号のもつ情報である。

シーケンサ２２３０は、符号１ビツトにつき１回復号化
テーブルＲＯＭ２５１４をサーチ、その出力から復号化
した符号の持つ意味を知る。復号化した符号の持つ情報
は、ＭＰＸ２３４４　を介して直接ＡＬＵ２３５０（７
）　Ａポートに入っているため、高速に変化点の位置を
求めることができる。

第１０図は、変化点検出部２６００を詳細に説明するも
のである。参照ライン変化点検出器２６１０と符号化ラ
イン変化点検出器２６２０から成り、この２つの動作は
ほぼ同じであるから、参照ライン変化点検出器２６１０
について説明する６ＭＰＸ２６１４は、ＶＤＢｕｓから
のデーター＋ＶＤと、ＶＤＢｕｓからのデータを反転さ
せたデータＶＤと、ランチ２６１７からのデータのうち
１つを選択するものである。マスク回路２６１６は、Ｍ
ＰＸ２６１４から入力したデータを、ビットアドレスＢ
Ａが示すビットまで「１」にぬりつぶす回路で第１１図
を用いて詳細を説明する。ラッチ２６１７は。

マスク回路２６１６からの出力を一時記憶するものであ
る。プライオリティエンコーダ２６１８はラッチ２６１
７から入力したデータに存在する最下位のｒＱＪの位置
を検出するものである。データに［０」が存在すると参
照ライン変化点フラグを「１」にして、変化点が存在す
ることをシーケンサ２２３０に知らせる。また、ｒＱＪ
の存在した位置が変化点ビットアドレスとして演算部２
３００に出力される。このビットアドレスは直接レジス
タファイル２３１０に入力されるため、高速に変化点の
ビットアドレスを記憶できる効果がある。

またこの変化点ビットアドレスはＭＰＸ２６１９を介し
てマスク回路２６１６にビットアドレスＢＡとして出力
される。ＭＰＸ２６１９は、演算部２３００（７）Ｂラ
ッチ２３３０からのＢポートビットアドレス（Ｂ−Ｐｏ
ｒｔ　Ｂｉｔ　Ａｄｄｒｅｓｓ　）と、プライオリティ
エンコーダ２６１８からの変化点ビットアドレスとを選
択するもので、参照ラインの変化点の検出開始ビットア
ドレスを符号化ラインの変化点のビットアドレスからに
したいとき（これを、参照ラインアドレス戻しと呼ぶ）
のみ、Ｂポートビットアドレスが選択される。これにつ
いては、マイクロプログラムフローで詳細に説明する。

排他ＯＲ（ＥＸＯＲ）２６１１は、符号化開始点（ａｏ
と呼ぶ）の色と、参照ラインの変化点（ｂｌとｂｚがあ
り、ｂｔはａＱの真上より右のａＯと反対色の変化点、
ｂｚはｂｌより右のａｏと同色の変化点）のうちｂｌを
検出するのかｂｚを検出するのかを選択するｂ１／ｂｚ
信号を受け、ｌ’１ＰＸ２６１４を制御する。ゲート２
６１２は、変化点フラグが「１」でかつ参照ラインアド
レス戻しがｒＱＪのときのみ。

ＭＰＸ２６１４の入力データをランチ２６１７の出力と
するものである、ＯＲゲート２６１３は、変化点フラグ
が「１」かあるいはアドレス戻しが「１」のとき、マス
ク回路２６１６をイネーブルにするものである。第１１
図は、マスク回路２６１６を詳細に説明するもので、デ
コーダ２６１６−１とＮＡＮＤゲート２６１６−２〜２
６１６−９から成る。

表４は、この変化点検出器の動作例を示したものである
。初期条件として、Ｖ　Ｄ　＝　（００１１１０００）
ｚ、ａｏ色＝Ｏ，ｂｘ／ｂｚ＝ｏ、参照ライン変化点フ
ラグ＝Ｏ１参照ラインアドレス戻し二〇とする。

第１回目のラッチ時は、初期条件よりＥＸＯＲ２６１１
及びゲート２６１２の出力は、共にｒＯ」であるため、
マスク回路２６１６への入力データは、ＶＤとなる。ま
たマスク回路イネーブル信号Ｅは、「０」であるため、
マスク回路２６１６の出力は。

入力データを単に反転したものとなる。よってラッチ２
６１７には（１１０００１１１）ｚがラッチされる。

よってプライオリティエンコーダ２６１８の出力は、参
照ライン変化点フラグ＝「１」、参照ライン変化点ビッ
トアドレス＝３となる。第２回のラッチ時は、参照ライ
ン変化点フラグが「１」となっているため、ゲート２６
１２の出力が「１」となりマスク回路２６１６への入力
データはランチ２６１７の出力データ（１１０００１１
１）ｚとなる。マスク回路イネーブル信号Ｅは「１」と
なっているため、マスク回路２６１６は入力データを反
転し、かつ参照ライン変化点ビットアドレスが示すビッ
ト位置まで「１」にぬりつぶしたデータ（００１１１１
１１）２を出力する。よって変化点ビットアドレス６を
得る。以下同様にして、変化点がなくなるまでラッチを
くり返すことにより、変化点ビットアドレスを得ること
ができる。以上の説明から明らかなように、この変化点
検出器は８ビツト内の任意の位置の変化点のビットアド
レスを１回のラッチで検出することができ、ラッチした
あと１ビツト毎に調べる方式に比べ高速に変化点を検出
できるという効果がある。また、変化点のビットアドレ
スを調べるのにカウンタを用いていないため、タイミン
グ制御を全て制御部２２００にて行えるため、設計が容
易で、ＬＳＩ向きであるという効果がある。

第１２図、第１３図及び表５は画像信号復元部２７０ｏ
を詳細に説明するものである。

画像信号復元回路２７０１は、復元開始点及び終了点の
ビットアドレスを演算部２３００からのＡポート及びＢ
ポートのビットアドレスから入力し、復元開始点と終了
点のワードアドレス差をＡＬＵ２３５０の演算結果より
入力し、復元データを生成するもので、第１３図はその
詳細回路を示し、表５はその真理値表である。ワードア
ドレス差は。

パラツチ２３２ｏに復元開始点のアドレスをラッチし、
Ｂラッチ２３３０に復元終了点のアドレスをラッチし、
Ａマスク２３４１及びＢマスク２３４２をオンにして、
この２つのアドレスをＡＬＵ２３５０に入力し、（Ｂ−
Ａ）を実行した結果がゼロか否かで得ることができる。

このように、ビットアドレスをマスクする回路２３４２
．２３４３を演算部２３００に設けたことにより、ファ
イルレジスタ２３１０には、ビットアドレスとワードア
ドレスの両方が記憶されているにもかかわらず、１回の
演算結果で高速にワードアドレス差の有無を判定できる
効果がある。第１３図は画像信号復元回路２７０１の詳
細回路図で、デコーダ２７０１−１及び２７０１−２と
ＡＮＤゲートから成る。この回路の動作は、表５に示す
真理値表のようになる。

表　　５ 一：　　ｒＱＪでも「１」でも良い すなわち、ａｏの色が「０」の場合は、出力は全て「Ｏ
」となり、ａｏの色が「１」で、ワードアドレス差がな
い場合は、Ａポートビットアドレスの値をｘ、Ｂポート
ビットアドレスの値をｙとするとＤｘ−Ｄｙ−１までを
「１」とし、他はｒＱＪとなり、ａｏの色が「１」でワ
ードアドレス差がある場合、Ｄ　ｘ−Ｄ　７までを「１
」となり、他は「０」となる、これより、ワード内の復
元画像信号は１回の演算で生成できる。これは、カウン
タを用いて１ビツト毎に生成する方式に比べ、高速でか
つタイミング制御が容易であるという効果がある。−時
記憶レジスタ２７０２は、１つ前に復元した画像信号を
記憶するもので、メモリに１ワードの復元画像信号が書
き込まれるとクリアされる。論理和回路２７０３は、画
像信号復元回路２７０１の出力と、１時記憶レジスタ２
７０２の出力の論理和をとるもので、これにより１ワー
ド内の画像信号が次々に復元できる。ラッチ回路２７０
４は、論理和回路２７０３からの１ワードの復元画像信
号をラッチし、ｖＤＢｕｓに復元画像信号を出力するも
のである。復元画像信号は、１ワード毎にＶＭに書き込
まれる。以上詳述したように、画像信号復元部２７００
は、完全にパラレルに画像信号を復元するため、高速に
画像信号を復元できるという効果がある。

以上、第３図から第１３図及び表１から表５を用いて、
Ｃｏｄｅｃのハード構成の詳細と、その動作の概略を説
明した。次に、第１４図から第１６図を用いて、Ｃｏｄ
ｅｃの各種の処理モードにおける動作を状態遷移図を用
いて説明する。

第１４図は、符号化及び復号化処理モード時の状態遷移
図である。Ｓｌはアイドル状態を表す。

Ｓｓ状態時に、マイコンから適当なパラメータの設定を
受けた後に、マクロコマンド（例えばＭＨ符号化コマン
ド）を入力すると、−ＳＬの状態に遷移する。Ｓｌは所
定の処理を１ライン分実行している状態で、この時の動
作の詳細はマイクロプログラムフローの説明時に行う。

１ライン分の処理が終了するまではＳｌの状態で処理を
実行しつづける。１ライン分の処理が終了するとページ
モードでない場合は、処理終了フラッグをオンしてＳ＋
状態に戻る。ページモード時は、Ｓｚ状態に移り、ここ
でＳＡＲの内容とＨＷＲの内容を加算し、これをＳＡＲ
に記憶させることによりスタートアドレスの更新を行い
、ＬＮＲをデクリメントしてページエンドの判定を行う
。ＬＮＲの内容がゼロでなければページ端（Ｐａｇｅ　
Ｅｎｄ）でないと判定してＳｌ状態に移る。ページ端の
時は、Ｓｒに戻る。このように、マイコンは１ラインあ
るいは１ページに１回マクロコマンドを発行するだけで
良いため、マイコンの負荷が軽減できる。

第１５図は、ＶＭリードのマクロコマンドを発行したと
きの、ラインモード時の状態遷移図である。このコマン
ドは、マイコンのシステムバスと。

ビデオバスが分離されているとき、マイコンがビデオバ
ス上のＶＭをアクセスする場合に発行される。状態Ｓ！
はアイドル状態である。このとき、マイコンから適当な
パラメータの設定を受けＶＭリードコマンドを受けると
、状態Ｓｌ　に移る。

ＳＬで、ＶＢｕｓ専有権専有−ｄｅｃが持っている場合
、ただちに状態Ｓ２に移る。状態Ｓ１でＶＢｕｓ専有権
専有−場合、ＢＲＱＴ信号を出力して、ＢＡＣＫ信号を
待つ、ＢＡＣＫ信号が返ってくると状態Ｓ２に移る。状
態Ｓ２では、ＳＡＲの内容とＶＡＲの内容を加算してビ
デオアドレスを出力し、ＶＲ／Ｗ及びＶＤＳを出力して
ＶＭからＶＤを入力しＤＢＨにラッチし、ＤＢＲレディ
フラグをオンし、ＢＲＱＴを解除し、状態Ｓ３に移る。

状態Ｓ８は、マイコンからのＤＢＨのリードあるいはＤ
ＭＡＣからのＤＡＣＫ信号入力を待つ、ＤＢＲがアクセ
スされると、ＤＢＲレディフラグをオフし、ＶＡＲをイ
ンクリメントする。このとき、ライン端（ＬｉｎｅＥｎ
ｄ）であればＳｌに移り、ライン端でなければＳｌに移
る。このように、マイコンはＤＢＲを介してＶＢｕｓ上
のメモリをアクセスできる。しかも、ビデオアドレスは
Ｃｏｄｅｃが出力するため、アドレス空間の小さいマイ
コンも大規模なメモリをアクセスできる効果がある。ま
た、ビデオアドレスはＣｏｄｅｃが自動的にインクリメ
ントするため、高速にＶＭをアクセスできるという効果
がある。

第１６図は、読取部あるいは記録部等とＶＭ間のデータ
転送を行う場合の状態遷移図である。このデータ転送は
、マイコンからのマクロコマンドで実行するのではなく
、読取部あるいは記録部等からのＴＤＲＱＴあるいはＲ
ＤＲＱＴによって実行する。これらの信号は、シーケン
サ２２３０に割り込みとして入るため、第２０図あるい
は第２１図に示した動作を実行中もデータ転送可能であ
る。状態Ｓｒは転送終了フラグがオンとなっている状態
である。このとき、マイコンから５ＡＲＣにＶＭの先頭
アドレスの設定を受けると状態Ｓ１に移る。状態Ｓｌは
、ＴＤＲＱＴあるいはｌ１ｌＤＲＱＴを受は付けられる
状態である。状態Ｓ１で、ＴＤＲＱＴ信号あるいはＲＤ
ＲＱＴ信号が入力されると状態Ｓ２に移る。状態Ｓ２は
、ＣｏｄｅｃがＶＢｕｓ専有権専有−ている場合は、何
ら意味をもたず、ただちに状態Ｓ３に移る。Ｃｏｄｅｃ
がＶＢｕｓ専有権専有−ていない場合、状態Ｓ２でＢＲ
ＱＴ信号を出し、ＢＡＣＫ信号が返えるまでこの状態に
とどまる。状態Ｓ２でＢＡＣＫ信号が返えると状態Ｓ３
に移る。状態Ｓ３では、ＴＤＡＣＫ信号あるいはＲＤＡ
ＣＫ信号を出力し、読取部あるいは記録部等に対しデー
タ転送開始を知らせ、状態Ｓ４に移る。状態Ｓ４では、
ビデオアドレスと、ＶＲ／Ｗと、ＶＤＳを出力してＶＤ
を転送した後、ＢＲＱＴを解除し、状態Ｓ５に移る。状
態Ｓ３では、ＶＡＲＣをインクリメントする。このとき
ライン端でなければ状態Ｓ１に移る。ライン端でかつペ
ージモードでなければ、転送終了フラグをオンして状態
Ｓ！に戻る。ライン端でかつページモードであれば状態
Ｓ６に移る。状態Ｓ６では、スタートアドレスを更新し
、ＬＮＲをデクリメントする。このときページ端でなけ
れば状態Ｓｌに移る。ページ端であれば、転送終了フラ
グをオンして状態Ｓｒ　に戻る。以上詳述したように、
例えば符号化処理中にもデータ転送が行えるため、高速
処理が行えるという効果がある。また、データ転送は完
全なパラレル転送であるため、低速なメモリで高速にデ
ータ転送できるという効果がある。

次に、ＭＲ符号化、復号化処理のマイクロプログラムフ
ローを用いて、Ｃｏｄｅｃの内部動作を更に詳しく説明
する。まず、ＭＲ符号の方式について第１７−図を用い
て簡単に説明する。

第１７図は、ＭＲ符号の方式を説明するものである。（
イ）は変化点の定義を説明するもので。

参照ラインと符号化ラインの画素の状態を表している。

斜線の入った画素は黒画素を表すものとする。図で、ａ
ｏは符号化開始点、ａｌ　、ａ２は符号化ラインの変化
点を表すｓｂｏは、ａｏの真上の参照ラインの点、ｂｌ
はｂｏより右でａｏと反対色の第１番目の参照ライン変
化点、ｂ２は、ｂｌより右で、ａｏ　と同じ色の第１番
目の参照ラインの変化点を表す、ＭＲ符号は、大きく分
けてパスモード（Ｐモードと略す）と垂直モード（Ｖモ
ードと略す）と水平モード（Ｈモードと略す）に分かれ
る。（ロ）はＰモードとなる場合を示している。Ｐモー
ドとは、ａｌが現れる以前にｂｌとｂ２が現われる場合
である。Ｐモード符号化を行うと、ｂ２の真下が新しい
ａｏ　となる。

（ロ）は、垂直モードの例である。Ｐモードでなく、か
つａｌとｂｌの距離の絶対値（相対アドレス差あるいは
、差とも呼ぶ）が３以下の場合である。ａｔとｂｌの差
が「０」のとき、■（０）符号となり、ａｌがｂｓより
左にある場合は、ＶＬ（差）符号となり、ａｌがｂｌよ
り右にある場合は、ＶＲ（差）符号となる。図のケース
では、ＶＲ（２）と符号化される。符号化後は、ａｌが
新しくａｏ　となる。

（ニ）は、水平モードの例で、Ｐモードでなくかつａｌ
とｂｌの差が３を越える場合、Ｈ符号出力後ａｏと８１
間のＲＬをＭＨ符号化し、次にａｔと８２間のＲＬをＭ
Ｈ符号化する。符号化後は、ａｌが新しいａｏ　となる
。

表　　６ 表６は、ＭＲ符号化時の各レジスタの機能を示すもので
ある。ＶＡＲＡは、符号化ラインの現在走査中の仮想ワ
ードアドレスとビットアドレスを記憶するものである。

ＶＡＲＢは参照ラインの走査点の仮想ワードアドレスと
ビットアドレスを記憶するものである。ＴＡＲＡは、ａ
Ｑあるいはａｌの仮想ワードアドレスとビットアドレス
を記憶するものである。ＴＡＲＢは、ｂｌの仮想ワード
アドレスとビットアドレスを記憶するものである。ＧＲ
Ａは１ラインの総符号ビット数カウント用である。ＧＲ
Ｂは、Ｓ／Ｐ変換器２５０７の８ビットカウント用であ
る。５ＡＲＡは符号化ラインのデータを記憶しているＶ
Ｍの走査開始点の実ワードアドレスである。５ＡＲＢは
、参照ラインのデータを記憶しているＶＭの走査開始点
の実ワードアドレスである。

第１８図から第２３図は、ＭＲ符号化時のマイクロプロ
グラムのフローの一部である。ＶＢｕｓ専有権を持って
いるものとする。Ｃｏｄｅｃは、マイコンからＭＲ符号
化のマクロコマンドをｌＲ２２１０に受けると、シーケ
ンサ２２３０は、処理６１０１を実行するアドレスを出
力してＭＲ符号化処理を開始する。マイクロプログラム
ＲＯＭ２２４０は、シーケンサ２２３０によってアクセ
スされた処理６１０１を行うマイクロプログラムのビッ
トパターンをパイプラインレジスタ２２５０に出力し、
処理が開始される。処理６１０１は、イニシャライズで
、例えばＡＬＵ２３５０の出力をゼロにしてＡＬＵの出
力をＶＡＲＡに書き込みＶＡＲＡをクリアしたり。

ａｏの色を白とすることである。処理６１０２で、ｂ１
検出モードに設定する。これは、ＥＸＯＲ２６１１への
信号ｂ１／ｂｚをＯとすることを意味する（白＝０とす
る）。処理６１０３１？は、ＶＡＲＢをＡラッチ２３２
０にラッチし、５ＡＲＢとＡラッチ２３２０の出力を加
算してアドレスランチ２４３０にラッチし、これをＶＡ
Ｂｕｓに出力して、ＶＲ／Ｗ信号をリードにし、ＶＤＳ
を出力しＶＭをアクセスして、ＶＤをラッチ２６１７に
ラッチする。

この一連の動作を参照ラインのＶＤ大入力呼ぶことにす
る。同様にして、処理６１０４で符号化ラインのＶＤを
入力し、これをランチ２６２４にラッチする。判定６１
０５は変化点が存在したか否かを判定するものである。

プライオリティエンコーダ２６１８及び２６２５は、入
力したＶＤに変化点が存在すればその旨シーケンサに知
らせている。よってシーケンサは、変化点の有無を判定
でき、各処理ブロックにジャンプできる。変化点がなけ
れば、処理６１０６に移り、変化があれば判定６１０９
　ニ移る。処理６１０６は、ＶＡＲＡ及びＶＡＲＢのワ
ードアドレスをインクリメントする。例えば、ＶＡＲＡ
の場合、これをＡラッチ２３２０にラッチし、Ａマスク
２３４１をＯＮにしてこの出力をＡＬＵ２３５０のＡボ
〒トに入力し、Ｂポートに８に入力して（Ａ＋Ｂ）を実
行し、ＡＬＵ２３６０の出力をＶＡＲＡに書き込む。こ
れによりＶＡＲＡのワードアドレスはインクリメントさ
れ、かつＶＡＲＡのビットアドレスはクリアされる。ま
た、ＶＡＲＡをＡラッチ２３２０にラッチするとき、同
時にＴＲＡＢをＢラッチ２３３０にラッチしておくこと
により。

ＶＡＲＡをインクリメントしたとき、同時にライン端か
否かを等価比較器２３７０で判定される。

ＶＡＲＢのインクリメントも同様にして行われる。

判定６１０７では、ライン端を判定し、　Ｌｉｎｅ　Ｅ
ｎｄでなければ、すなわち等価比較器２３７０のライン
端フラグがＯＮになっていなければ、シーケンサは、処
理６１０３に戻り、今まで述べた処理をくり返す。ライ
ン端であれば、処理６１０８でＶ（０）符号出力サブル
ーチンをコールした後、ライン端処理に移る。ライン端
処理は、Ｆｉｌｌの制御等で、ここでは省略する。判定
６１０９及び判定６１１０で変化点の状態を判定する。

符号化ラインのみに変化点があった場合は処理６２０１
にジャンプし、参照ラインのみに変化点があった場合は
処理６３０１ジヤンプし、両方に変化点が存在する場合
は処理６４０１にジャンプする。このように、符号化ラ
インのビデオアドレスと参照ラインのビデオアドレスを
交互に出力して走査するため、同一のＶＭに符号化ライ
ンと参照ラインが存在しても、あたかも符号化ラインと
参照ラインを同時に、かつ同じ相対位置で走査している
のと同等の効果がある。もし、符号化ラインの変化点を
検出してから参照ラインの変化点を検出する方法をとる
と、パスモードを符号化するのが遅くなる。また参照ラ
インの変化点を検出してから符号化ラインの変化点を検
出する場合、ｂ＋がａｌより右の方に遠く離れて存在す
る場合、符号化が遅れる。

処理６２０１では、符号化ラインの変化点のビットアド
レスを記憶する。これは、ＶＡＲＡＯ内容をＡラッチ２
３２０にラッチし１．これをＡＬＵ２３５０のＡボート
に入力しくＡ＋Ｏ）を実行し、ファイルレジスタ２３１
０への入力下位３ビツトを変化点検出部２６００からの
符号化ライン変化点ビットアドレスとなるようにＭＰＸ
２３８１　を制御し、ＶＡＲＡに書き込むことによって
実現できる。これにより、ＶＡＲＡのビットアドレスだ
けが、符号化ラインの変化点ビットアドレスとなり、ワ
ードアドレスは変化をうけず、ａｔの位置がＶＡＲＡに
記憶されたことになる。処理６２０２は、ＶＡＲ１３の
ワードアドレスをインクリメントする。判定６２０３で
は、参照ラインがライン端か否かを判定する。

ライン端であれば、処理６２０７に移りインクリメント
された値をｂｌとしてＴＡＲＢに記憶する。

ライン端でなければ、処理６２０４に移り参照ラインの
ＶＤを入力する０判定６２０５では参照ラインにｂｌが
存在したか否かを判定する。変化点がなければ、ａｌと
ｂｚの差が８以上あることになるから、Ｈ符号化処理に
移る。このように、符号化ラインと参照ラインを並行し
て走査できるため、参照ラインの変化点を検出する以前
に、Ｈモードと判定できる効果がある。変化点があれば
、処理６２０６に移り、ｂｌの位置をＴＡＲＢに記憶す
る。これは、ａｌをＶＡＲＡに記憶した場合と同様の方
法で実現できる。処理６２０８では、（ｂｚａｔ＝差）
を実行する。これは、ＶＡＲＡをＡラッチ２３２０にラ
ッチし、ＴＡＲＢをＢラッチ２３３０にラッチし、マス
クをオフしてこれらの出力をＡＬＵ２３５０のＡ及びＢ
ポートに入力し、（Ｂ−Ａ）を実行することにより実現
する。

ＡＬυ２３５０の出力はラッチ２５０１にラッチされ、
モード判定回路２５０２によって差（３か否かを判定さ
れる。差が３以内であればＶＬ符号化処理に移り、差が
３を越えていればＨ符号化処理に移る。

判定６１１０で参照ラインのみに変化点があった場合、
処理６３０１に移る。処理６３０１では、ｂｌをＴ　Ａ
　ＲＢ　ニ記憶する。処理６３０２　テｂ　２検出モー
ドを設定する。処理６３０３では、参照ライン変化点検
出器２６１０のラッチ２６１７にラッチパルスを出力す
ることにより、処理６１０３で入力した参照ラインのＶ
Ｄにｂｌ以外にｂｌも存在するかどうかを検出する。こ
の動作をワード内変化点検出と呼ぶことにする。この動
作は、第１０図、第１１図及び表４を用いて詳しく説明
したものである。判定６３０４では、ｂｌが存在したか
否かを判定している。ｂｌが存在すれば、ａ１以前にｂ
ｌとｂｌの両方が存在したことになり、Ｐ符号化処理に
移る。ｂｌが存在しなければ処理６３０５に移る。処理
６３０５及び処理６３０６で、ＶＡＲＢ及びＶＡＲＡの
ワードアドレスをインクリメントする。判定６３０７で
、ライン端を判定し、ライン端であれば処理６３１９へ
移り、ライン端でなければ処理６３０８に移る。処理６
３０８及び処理６３０９で、参照ラインのＶＤ及び符号
化ラインのＶＤを変化点検出器２６００に入力してｂｌ
及びａｌを検出する。変化点がなければ処理６３０５に
移る。参照ラインにのみ変化点があれば、ａ１以前にｂ
ｌとｂｌの変化点が存在したことになり、Ｐ符号化処理
に移る。符号化ラインのみに変化点が存在すれば、処理
６３１３に移る。処理６３１３では、ａｔのビットアド
レスをＶ　Ａ　ＲＡ　ニ記憶する。処理６３１４テＶＡ
ＲＡとＴＡＲＢの差を取ることにより（ａ＋　　ｂｔ＝
差）を求める。判定６３１５で差が３以下か否かを判定
する。差が３以下であればＶＲＲ号化処理へ移り、３を
越えていればＨ符号化処理へ移る。判定６３１０から判
定６３１２で参照ラインと符号化ラインの両方に変化点
があれば、処理６３１６に移る。処理６３１６では、Ｖ
　Ａ　ＲＡ　ニａ　ｔを記憶し、ＶＡＲＢにｂｌを記憶
する。処理６３１７で（ＶＡＲＢ−ＶＡＲＡ）を実行し
、ａｌとｂｌの位置関係を検出する。（ｂｌ−ａｌ）が
負、すなわちＡＬＵ２３５０がアンダフローを起こして
いれば、ｂｌはａｌより左にあったと判定しＰ符号化処
理に移る。アンダフローを起こしていなければ処理６３
１４に移る。

判定６３０７で、ライン端と判定されたとき、処理６３
１９に移る。処理６３１９では、ライン端のアドレスを
ａｌの位置とみなし、このアドレスをＶＡＲＡに記憶し
、（ＶＡＲＡ−ＴＡＲＢ）を実行して（ａｌ　ｂｔ＝差
）を求める。差が３以下であれば処理６３２７でＶＲ符
符号シカサブルーチンコールした後、ライン端処理に移
る。差が３を越えていれば、処理６３２１に移る。処理
６３２１では工（符号出力サブルーチンをコールする。

処理６３２２で、（ＶＡＲＡ−ＴＡＲ，Ａ）を実行して
（ａｚ−ａｏ＝ＲＬ）を得る。このＲＬはラッチ２５０
１にラッチされる。処理６３２３ではＭＨ符号出カサブ
ルーチンをコールする。処理６３２４でａｏの色を反転
する。処理６３２５でＡＬＵ２３５０の出力をゼロにし
てこれをラッチ２５０１にラッチさせることにより（Ｒ
Ｌ＝Ｏ）を作り出す。処理６３２６でＭＨ符号出カサブ
ルーチンをコールして（ＲＬ＝０）を符号化し、ライン
端処理に移る。判定６１１０で、符号化ラインと参照ラ
イン共に変化点が存在した場合、処理６４ｏ１に移る。

処理６４０１でａｌをＶＡＲＡに記憶し、処理６４０２
でｂｌをＴＡＲＢに記憶する。処理６４０３で（ＶＡＲ
Ａ−ＴＡＲＢ）を実行し、　（ａｒ−ｂｔ＝差）を算出
する。差がゼロのとき、Ｖ（０）符号化処理に移る。差
が正であれば、ｂｌより８１が右に存在したこととなる
ため、ａｌ　より荊にｂｌが存在するか否かを検出する
必要がある。よって処理６４０７に移り、ｂ２検出モー
ドとし、処理６４０８で参照ラインのワード内の変化点
を検出する。変化点があれば処理６４１２に移らなけれ
ば処理６４１０に移る。処理６４１２でｂｌをＶ　Ａ　
ＲＢ　ニ記憶する。処理６４１３にて（ＶＡＲＢ−ＶＡ
ＲＡ）を実行することにより（ｂｚ　　ａｔ＝差）を求
める。差が負であれば、ｂｌはａｌより左に存在したこ
とになるため、Ｐ符号化処理に移る。

差が負でなければ、ｂｌはａｌ以降に存在したことにな
り、処理６４１０に移る。処理６４１０では、ａｌより
左にｂｌが存在しないからＰモードでないと判定でき、
（ＶＡＲＡ−ＴＡＲＢ）を実行して（ａｒ　　ｂｔ＝差
）を求める。差が３以下であればＶＬ符号化処理に移り
、３を越えていればＨ符号化処理に移る。判定６４０６
で差が負であれば、ｂｌはａｌより右に存在したことに
なり処理６４１５に移る。処理６４１５で、（ＴＡＲＢ
−ＶＡＲＡ）を実行することにより、（ｂｔ−ａ１＝差
）を求める。差が３以下であればＶＲ符号化処理に移り
、３を越えていれば、Ｈ符号化処理に移る。以上で、Ｖ
Ｍを走査して変化点を検出しモードを判定する部分は終
了した６次に各モードの符号化処理の説明に移る。

Ｈ符号化処理は、処理６５０１から始める。処理６５０
１でＨ符号出力サブルーチンをコールする。処理６５０
２で、（ＶＡＲＡ−ＴＡＲＡ）を実行して（ａ　１−　
ａ　ｏ＝ＲＬ　）を求め、これを符号化テーブル部２５
００のラッチ２５０１にラッチする。処理６５０３では
Ｍ　Ｈ符号出力サブルーチンをコールする。処理６５０
４でａｏの色を反転する。処理６５０５でＶＡＲＡの内
容をＴＡＲＡに移し、ａｌをＴＡＲＡに記憶する。処理
６５０６で、符号化ラインのワード内の変化点を検出す
る。変化点があれば処理６５１３に移る。変化点がなけ
れば、処理６５０８に移る。処理６５０８で、ＶＡＲＡ
のワードアドレスをインクリメントする。

このとき、Ｌｉｎ　Ｅ＋＋ｄであれば処理６５１１に移
る。

Ｌｉｎｅ　Ｅｎｄでなければ、処理６５１０に移り符号
化ラインのＶＤを入力して変化点の有無を検出し、処理
６５０７に移る。処理６５１１では、ライン端の点をａ
ｚとして、（ＶＡＲＡ−ＴＡＲＡ）を実行し、（ａｘ−
ａｔ＝ＲＬ）を求める。処理６５１２で、ＭＨ符号出カ
サブルーチンをコールし、ライン端処理へと移る。判定
６５０７で変化点が存在すれば、処理６５１３に移る。

処理６５１３で、符号化ラインの変化点のビットアドレ
スをＶＡＲＡに記憶することにより、ａｚの位置を記憶
する。処理６５１４１’、（ＶＡＲＡ−ＴＡＲＡ）を実
行し、（ａｘ−ａｔ＝ＲＬ）を求める。処理６５１４で
ＭＨ符号出カサブルーチンをコールする。処理６５２２
から処理６５２７は、再び参照ラインと符号化ラインを
並行して走査し、モードの判定処理に移るためのあと処
理である。まず、処理６５２２でａｚの色を反転する。

処理６５２３でＶＡＲＡの内容をＴＡＲＡに移すことに
より、ａｌあるいはａｚを新しくａｏとして記憶する。

処理６５２４では、参照ラインと符号化ラインの走査ア
ドレスずれを元に戻すために、ＴＡＲＡの内容をＶＡＲ
Ｂに移すことにより、ａｏ　とｂｏの位置を一致させる
。

処理６５２５でｂ１検出モードにする。処理６５２６で
１よ、ＴＡＲＡの内容をＢラッチ２３３０にラッチし、
ＶＡＲＢの内容をＡラッチ２３２０にラッチし、参照ラ
イン変化点検出器２６１０の参照ラインアドレス戻しを
ＯＮにして、参照ラインのＶＤをラッチ２６１７にラッ
チする。これにより、マスク回路２６１６が動作し、Ｂ
ランチ２３３０のビットアドレスすなわちａＯのピッド
アドレスまで入力した参照ラインのＶＤはマスクされて
ラッチ２６１７にラッチされる。これにより、ａ。

の真上すなわちｂｏより右の変化点を検出できる。

処理６５２６により、参照ラインと符号化ラインの走査
開始アドレスをビット単位で正確にかつ高速に一致させ
ることができるという効果がある。

処理６５２７で、符号化ラインのワード内の変化点検出
動作を行い、判定６１０５に移り再びモード判定を開始
する。次にＶＬＬ号化処理の説明を行う。ＶＬＬ号化処
理は、処理６５２１から始まる。処理６５２１でＶＬ符
符号シカサブルーチンコールし、処理６５２２に移る。

処理６５２２以下の処理は、すでに説明した。

次に、ＶＲ符号化処理を説明する。まず、処理６５３１
でＶＲ符号出カサブルーチンをコールし、処理６５２２
に移る。処理６５２２以下は、すでに説明した。

次に、Ｖ（０）符号化処理に移る。まず、処理６５４１
でｖ（０）符号出力サブルーチンをコールする６処理６
５４２以下は、再びモード判定処理に移るための後処理
である。■（０）の場合、参照ラインと符号化ラインの
走査点は一致しているため、走査点を一致させるための
特別な処理は不要である。処理６５４２でａｏの色を反
転する。処理６５４３でＶＡＲＡの内容をＴ　Ａ　ＲＡ
　４．：移すことにより、ａｌを新しくａｏ　どする。

処理６５４４で、参照ラインのワード内の変化点を検出
する。処理６５４５で符号化ラインのワード内の変化点
を検出し、判定６１０５に戻り、再びモード判定処理を
続ける。

次に、Ｐ符号化処理の説明を行う。処理６５５１でＰ符
号出力サブルーチンをコールする。処理６５５２で、Ｖ
ＡＲＢのビットアドレスにｂｚのビットアドレスを書き
込むことにより、ｂｚの位置をす。

の位置としてＶＡＲＢに記憶する。処理６５５３で、Ｖ
ＡＲＢの内容をＴＡＲＡに移すことにより、ａｏ　とｂ
Ｏを一致させ、ｂｚの位置を新しくａ。

としてＴＡＲＡに記憶する。処理６５５５で、ｂｒ検出
モードとし、処理６５５６で参照ラインのワード内変化
点検出動作を行い、判定６１０５に戻る。

以上で、各モードの符号化処理の説明を終了する。次に
、各モードの符号出力サブルーチンの説明を行う。各符
号の出力は全て、符号化テーブル部２５００を動作させ
ることにより行う。すなわち、ランチ２５０１にラッチ
したＡＬＵ２３５０の出力、すなわちＲＬあるいは差と
、モード判定を行った制御部２２００からのモード信号
によりアドレス発生回路２５０３に特定のアドレスを発
生させ、符号化テーブルＲＯＭ２５０４をアクセスする
ことにより実現する。ここでは、■（０）符号出力サブ
ルーチンを例に説明し、他は省略する。

■（０）符号出力サブルーチンは、処理６６０１から始
まる。処理６６０１で、アドレス発生回路２５０３にＶ
（０）符号が格納されているアドレス（１００００００
００）２を発生させる。処理６６０２で、符号化テーブ
ルＲＯＭ２５０４の内容をシフトレジスタ２５０５にロ
ードする。■（０）符号は「１」と定義されているため
、シフトレジスタ２５０５には（１１００００００００
００００）２がロードされることになる。

最上位ビットはｖ（０）符号で、２ビツト目の「１」は
終了検出用である。判定６６０３で、シフトレジスタ２
５０５の出力が（１０００００００００００００）　ｚ
であるか否かを検出することにより、終了（Ｔｅｒｍｉ
ｎａｔｅ）を検出するターミネート検出回路２５０６か
らのターミネートフラグにより、終了を判定する。終了
であればリターンする。終了でなければ、処理６６０４
に移る。処理６６０４で、シフトレジスタ２５０５及び
Ｓ／Ｐ変換器２５０７にシフトパルスを出力し、シフト
レジスタ２５０５の最上位ビットすなわちこの場合、「
１」をＳ／Ｐ変換器２５０７にシフト入力させる。処理
６６０５で、ファイルレジスタ２３１０のＧＲＡをＡラ
ッチ２３２０にラッチし、Ａマスク２３４１をオフにし
てＡＬＵ２３５０に入力し、 ＡＬＵ２３５０で（Ａ＋１）を実行し、この出力をＧＲ
Ａに書き込むことにより、ＧＲＡをインクリメントし、
総符号ビット数のカウントを実行する。処理６６ｏ６で
、Ｇ　ＲＢ　、（７）内容を、処理６６０６と同様な手
法でデクリメントする。ＧＲＢは、Ｓ／Ｐ変換器２５０
７に符号が８ビツト生成されたか否かを判定するもので
ある。判定６６０７で、ＧＲＢの内容がゼロか否かを判
定する。ゼロであれば、Ｓ／Ｐ変換器２５０７に符号が
８ビツト生成されたと判定でき、判定６６０８に移る。

判定６６０８で、ＦＩＦＯメモリ２５０８が入力レディ
か否かを判定する。入力レディでなければ、待機（υａ
ｉｔ）する。入力レディであれば、処理６６０９に移る
。

処理６６０９で、ＦＩＦＯ２５０８＆、−Ｓ　／　Ｐ変
換器２５０７（７）符号８ビツトをロードし、処理６６
１０で、ＡＬＵ２３５０のＢボートに８を入力し、（○
＋Ｂ）を実行し、この出力をＯＲＨに書き込むことによ
り、ＯＲＨに８をセットする。次に判定６６０３に移る
。判定６６０３では、この場合、シフトレジスタ２５０
５の内容が（１０００００００００００００）ｚとなっ
ているため、終了と判定されリターンする。以上で、Ｍ
Ｒ符号化処理のマイクロプログラムフローの詳細な説明
を終了する。

次にＭＲ復号化処理について表７、第２４図から第２７
図を用いて説明する。

表７は、ＭＲ復号化処理時の各レジスタの機能を説明す
るものである。ＶＡＲＡは、復元データを復号化ライン
のＶＭに書き込む位置の仮想ワード及びビットアドレス
である。ＶＡＲＢは、参照ラインの走査位置の仮想ワー
ド及びビットアドレスである。ＴＡＲＡは、ａｌあるい
はａｍの仮想ワード及びビットアドレスである。ＧＲＢ
は、Ｐ／Ｓ変換器２５１１の８ビツトカウント用である
。

５ＡＲＡ及び５ＡＲＢは、それぞれ復号化ライン及び参
照ラインの先頭の実ワードアドレスである。

ＴＲＡＢは、１ラインの画素数である（ワード単位）。

復号化処理と並行して、記録部とＶＭ間でＶＤの転送を
行えるが、ここには、ＶＡＲＣ。

ＴＲＣ，５ＡＲＣが割り当てられる。ＶＡＲＣは、転送
ラインの仮想ワードアドレス、ＴＲＣは、転送画素数で
、ワード単位である。５ＡＲＣは、転送ラインの先頭の
実ワードアドレスである。５ＡＲＡと５ＡＲＣ及びＴＲ
ＡＢとＴＲＣの値を任意に選ぶことにより、復元したＶ
Ｄをワード単位の任意の１部分を記録部に転送できる。

第２４図〜第２７図は、ＭＲ復号化処理のマイクロプロ
グラムである。処理７１０２及びＡで示した範囲の処理
はＭＲ符号を復号化してモードを判定する部分である。

処理７１０１は、ラインの先頭でのイニシャライズであ
る。たとえばＶＡＲＡ及びＶＡＲＢのクリアといった処
理である。処理７１０２で、第１９図に示す復号化テー
ブル部のアドレス発生回路２５１３にＭＲ符号復号化の
先頭アドレスを発生させる。復号化テーブルＲＯＭ２５
１４が、表３に示すような構成となっているので、Ａ　
ｅ　”　Ａ　１にｒ　１０００００００　Ｊが発生する
０判定７１０３で、ＯＲＢの内容がゼロか否かを判定す
る。ゼロであればＰ／Ｓ変換器２５１１に符号が存在し
ないと判定でき、判定７１０４に移る。ゼロでなければ
処理７１０７に移る０判定７１０４で、ＦＩＦＯ２５１
０に符号が存在するか否かを判定する。

符号が存在しなければ待機する。符号が存在すれば処理
７１０５に移る。処理７１０５でＰ／Ｓ変換器２５１１
にＦＩＦＯ２５１０の出力をロードする。処理７１０６
で、処理６６１０と同様にしてＧＲＢに８をセットし、
Ｐ／Ｓ変換器２５１１に符号が８ビツト存在することを
記憶する。処理７１０７で、Ｐ／Ｓ変換器２５１１にシ
フトパルスを出力し、Ｐ／Ｓ変換器２５１１の先頭の符
号をＥＯＬ検出回路２５１２及びアドレス発生回路２５
１３にロードする。処理７１０８で、Ｐ／Ｓ変換器２５
１１の符号が１ビツト減少したことを記憶するために、
ＧＲＢをデクリメントする。判定７１０９でＥＯＬを判
定する。これはＥＯＬ検出回路２５１２で実行される。

ＥＯＬ検出回路２５１２はＰ／Ｓ変換器２５１１から入
力される符号の系列がｒｏｏｏｏｏｏｏｏｏｏｏｌＪで
あるか否かを判定するもので。

Ｓ／Ｐ変換器とゲートで構成できる。ＥＯＬであればラ
イン端処理に移り、ＥＯＬでなければ処理７１１０に移
る。処理７１１０で、復号化テーブルＲＯＭ２５１４　
をアクセスし、その出力をラッチ２５１５にラッチする
。判定７１１１で符号が完結したか否かを判定する。こ
れは、復号化テーブルＲＯＭ２５１４が表３に示すよう
に構成されているため、ラッチ２５１５にラッチした復
号化テーブルＲＯＭ２５１４の内容の最下位ビットが１
かＯかで判定できる。符号として完結していない場合、
処理７１１２に移る。処理７１１２で、ラッチ２５１５
にラッチされた復号化テーブルＲＯＭ２５１４の内容の
うち、Ｄ　ｌ−Ｄ　７をアドレス発生回路２５１３にフ
ィードバックし八１〜Ａ７として用いる。次に判定７１
０３に戻り、符号が完結するまでＡで示される範囲の処
理を続ける。判定７１１１で符号として完結したと判定
されると、ラッチ２５１５にラッチされた復号化テーブ
ルｌ？０Ｍ２５１４の内容からＭＲ符号のモードを判定
し、各モードの復号化処理プログラムに移る。

まず、Ｐ復号化処理を説明する。処理７２０１では、参
照ラインのＶＤを入力し、ａｏより右にある変化点ｂ１
を検出する。この処理は、処理６５２６を説明するとき
に詳しく述べた手法と同じである。変化点が存在すれば
処理７２０６に移る。変化点が存在しなければ処理７２
０３に移る。

処理７２０３では、ＶＡＲＢのワードアドレスをインク
リメントする。判定７２０４で、ＶＡＲＢのワードアド
レスをインクリメントした値とＴＲＡＢの値が一致、す
なわちライン端となったとき、エラー処理に移る。ライ
ン端でなければ、処理７２０５に移る。処理７２０５で
、参照ラインのＶＤを入力し、ｂｔ検出を行い、判定７
２０２に戻る。

ｂｌが検出されると処理７２０６に移る。処理７２０６
で、参照ラインのワード内の変化点ｂＺを検出する。判
定７２０７で変化点が存在すれば処理７２１１に移り、
存在しなければ処理７２０８に移る。処理７２０８で、
ＶＡＲＢのワードアドレスをインクリメントする。判定
７２０９でライン端を判定し、ライン端であればエラー
処理に移り。

ライン端でなければ処理７２１０に移る。処理７２１０
で、参照ラインのＶＤを入力しｂｚの検出処理を行い判
定７２０７に移る。処理７２１１で、ＶＡＲＢのワード
アドレスと、参照ラインの変化点ビットアドレスをＴＡ
ＲＡに書き込む。処理７２１２で画像信号復元サブルー
チンをコールし、処理７１０２に戻る。画像信号復元サ
ブルーチンは、ＶＡＲＡの示す位置からＴＡＲＡの示す
位置まで画像信号を復元するプログラムで、これについ
ては後で詳細に説明する。以上でＰ復号化処理は終了で
ある。

次にｖ（Ｏ）復号化処理を説明する。処理７２１３で、
参照ラインのＶＤを入力し、ａＱより右の変化点ｂ１を
検出する。判定７２１４で変化点の有無を判定し、変化
点が存在すれば処理７２１８に移り、存在しなければ処
理７２１５に移る。処理７２１５でＶＡＲＢのワードア
ドレスをインクリメントする。

判定７２１６でライン端を判定し、ライン端であれば、
ライン端をｂｌとして処理７２１８に移る。

ライン端でなければ処理７２１７に移る。処理７２１７
で、参照ラインのＶＤを入力し、ｂｘ検出を行い、判定
７２１４に戻る。ｂｌが存在すると、処理７２１８に移
り、ＶＡＲＢのワードアドレスと参照ラインの変化点ビ
ットアドレスをａｔとしてＴＡＲＡに書き込み、処理７
２１９で画像信号復元サブルーチンをコールする。処理
７２２０でａｏの色を反転し、処理７１０２に戻る。以
上でｖ（０）復号化処理は終了である。

次にＶＬ復号化処理について説明する。処理７３０１で
、参照ラインのＶＤを入力し、ａＱより右のｂｌを検出
する。判定７３０２で変化点が存在すれば処理７３０６
に移り、存在しなければ処理７３０３　ニ移る。処理７
３０３では、ＶＡＲＢのワードアドレスをインクリメン
トする。判定７３０４でライン端を判定し、ライン端で
あれば、ライン端をｂｌとして処理７３２５に移る。ラ
イン端でなければ処理７３０５に移り、参照ラインのＶ
Ｄを入力しｂｌを検出して判定７３０２に移る。変化点
があれば処理７３０６に移り、参照ラインの変化点ビッ
トアドレスをＶＡＲＢに記憶することにより、ｂｚの位
置をＶＡＲＢに記憶する。処理７３２５で、ラッチ２５
１５にランチされているｂｌとａｌの差を＾ＬＵ２３５
０のＡポートニ入力し、ＶＡＲＢの値をＢラッチ２３３
０にラッチし、Ｂマスク２３４２をオフにしてＡＬＵ２
３５０のＢポートに入力し、（Ｂ−Ａ）を実行すること
により（ｂｌ−差＝ａ１）を求め、これをＴＡＲＡに記
憶する。このように、復号化テーブルの出力が直接ＡＬ
Ｕ２３５０に入っているため、高速にａｔの位置を求め
ることができるという効果がある。判定７３２６で、Ａ
ＬＵ２３５０の演算結果が負であればエラーと判定する
。判定７３０７で（ＴＡＲＡ−ＶＡＲＡ）を行い、結果
が負であればエラーと判定する。処理７３０８で画像信
号復元サブルーチンをコールする。処理７３０９で、Ｖ
ＡＲＡの内容をＶＡＲＢに書き込むことにより、新しい
ａ。

とｂｏの位置を一致させる。処理７３１０でａｏの色を
反転し、処理７１０２に戻る。以上でＶＬの処理は終了
である。

次にＶＲ復号化処理を説明する。処理７３１１で参照ラ
インのＶＤを入力し、ａｏより右の変化点ｂ１を検出す
る。判定７３１２で変化点が存在すれば処理７３１５に
移り、変化点が存在しなければ処理７３２２　ニ移る。

処理７３２２で、ＶＡＲＢのワードアドレスをインクリ
メントする０判定７３１３でライン端を判定し、ライン
端であればエラー処理に移る。ライン端でなければ、処
理７３１４に移る。処理７３１４で、参照ラインのＶＤ
を入力し、ｂｌを検出し、判定７３１２に移る。変化点
が存在すれば、処理７３１５で、参照ライン変化点のビ
ットアドレスをＶＡＲＢに記憶する。処理７３１６で復
号化テーブルからの差とＶＡＲＢを加算し、ａｌとして
ＴＡＲＡに記憶する。判定７３１７で、加算した結果が
オーバフローであればエラー処理に移る。オーバフロー
でなければ、処理７３１８で画像信号復元サブルーチン
をコールし、処理７３１９でＴＡＲＡの内容をＶＡＲＢ
に移し、新しいａｏ　とｂｏ　を一致させる。

処理７３２０でａｏの色を反転し、処理７１０２に戻る
。以上でＶＲ復号化処理は終了である。

次にＨ復号化処理を説明する。処理７４０１でアドレス
発生回路２５１３に、ＭＨ符号の復号化の先頭アドレス
を発生させる。表３に示すような構成になっている場合
、ａＱの色が白であれば、Ａ　ｅ　〜Ａ　１をｒ　０Ｏ
ＯＯＯＯＯＯＯＪとし、ａｏの色が黒であればｒｏｌｏ
ｏｏｏｏｏｏＪとすることである。処理７４０２でＡで
示す領域の処理を行うことにより、ＭＨ符号を見つけ出
す。判定７４０３で、ラッチ２５１５にラッチされた復
号化テーブルＲＯＭ２５１４のＤ７ビツトの判定を行い
、「Ｏ」であれば終了コード（Ｔｅｔ＋ｌｉｎａｔｉｎ
ｇ　Ｃｏｄｅ）と判定して処理７４０６に移る。「１」
であればメークアップコード（Ｍａｋｅ　ｕｐ　Ｃｏｄ
ｅ）と判定し、処理７４０４に移る。

処理７４０４で、ラッチ２５１５の出力Ｄ１からＤ７を
ＲＬの２Ｂから２１１ビツトとしてＡＬＵ２３５０のＡ
ポートに入力し、ＴＡＲＡの内容と加算し、これをＴＡ
ＲＡに書き込む０判定７４ｏ５で、加算した結果がオー
バフローか否かを判定し、オーバフローであればエラー
処理に移り、オーバフローでなければ処理７４０１に移
る。

終了コードを検出すると、処理７４０６に移り、ラッチ
２５１５の出力Ｄ１〜ＤＢをＲＬの２０から２６ビツト
としてＡＬＵ２３５０のＡポートに入力し。

ＴＡＲＡの内容と加算しその結果をＴＡＲＡに書き込む
。判定７４０７で、加算した結果がオーバフローか否か
を判定し、オーバフローであればエラー処理に移り、オ
ーバフローでなければ処理７４０８に移る。処理７４０
８で画像信号復元サブルーチンをコールし、処理７４０
９でａＯの色を反転する。処理７４１０で、Ｂで示す領
域の処理を行う。処理７４１１でＴＡＲＡの内容をＶＡ
ＲＢに移し、新しいａｏ　とｂｏ　を一致させ、処理７
１０２に移る。以上で全てのモードでの復号化処理の説
明は終了である。

次に画像信号復元サブルーチンの説明を行う。

ここでは、ＶＡＲＡにａｏが記憶され、ＴＡＲＡにａｉ
　が記憶されている。よってＶＡＲＡからＴＡＲＡが示
す位置までａＱの色にすることである。処理７４１２で
、ＶＡＲＡとＴＡＲＡのワードアドレス差を検出する。

これは、ＶＡＲＡをＡラッチ２３２０にラッチし、ＴＡ
ＲＡをＢラッチ２３３０にラッチし、Ａマスク２３４１
及びＢマスク２３４２をオンにして、ＡＬＵ２３５０に
入力し、Ｂ−Ａを実行する。結果がゼロであればワード
差なしである。このように、ビットアドレスをマスクす
る回路が存在するため、高速にワードアドレス差が求ま
るという効果がある。また、このとき画像信号復元回路
２７０１にワード差有無信号及び書き込み開始、終了点
のビットアドレスが供給されているため、処理７４１３
でラッチ回路２７０４及び１時記憶レジスタ２７０２に
ラッチパルスを出力するだけで、ワード内の画像信号が
高速に復元できるという効果がある。判定７４１４でワ
ードアドレス差の有無を判定し、ワードアドレス差がな
ければＴＡＲＡが示すａｌの点まで画像信号が復元でき
ているため、リターンする。ワードアドレス差があれば
、処理７４１５に移る。ワードアドレス差があれば、１
ワードの画像信号がラッチ回路２７０４に復元できてい
るため、処理７４１５でラッチ回路の出力を、（ＶＡＲ
Ａ＋５ＡＲＡ）のワードアドレスが示す番地に書き込む
ことにより復号化ラインに画像信号を復元する。処理７
４１６で一時記憶レジスタ２７０２をクリアする。処理
７４１７でＶＡＲＡのワードアドレスをインクリメント
する。これは、ＶＡＲＡの内容をパラツチ２３２ｏにラ
ッチし、ＴＲＡＢの内容をＢラッチ２３３０にラッチし
Ａマスク２３４１をＯＮにしてＡＬＵ２３５０のＡポー
トに入力し、ＡＬυ２３５０のＢポートに８を入力して
（Ａ＋Ｂ）を実行し、その結果をＶＡＲＡに書き込むた
め、ＶＡＲＡのワードアドレスのインクリメントと同時
にＶＡＲＡのビットアドレスのクリア及び等価比較器２
３７０によるライン端の検出ができるという効果がある
。

判定７４１８でライン端か否かを判定する。ライン端で
なければ処理７４１２に戻り、画像信号復元処理を続け
る。ライン端であれば、判定７４１９に移り、ＶＡＲＡ
とＴＡＲＡが一致しているか否かを判定する。一致して
いなければエラー処理に、一致していればライン端処理
に移る。

以上でＭＲ復号化処理のマイクロプログラムフローの説
明を終了する。

第２８図及び第２９図は、Ｇｏｄｅｃとマイコン等で、
ファクシミリを構成した例である。

第２８図は、Ｃｏｄｅｃ２０００のＶＢｕｓとマイコン
８０１０のシステムバスを共用した場合の例である。マ
イコン８０１０は、インテル社の８０８５やモトロール
社の６８００等の汎用マイコンで良い、マイコン８０１
０は、Ｃｏｄａｃ　２０００に対し適当なパラメータ設
定と、マクロコマンドを発行する。例えば符号化処理の
場合、まず読取部１０００に走査命令を発行する。読取
部１０００は、マイコン８０１ｏから走査命令を受ける
と原稿を走査し画像信号（ＶＤ）を生成する。そしてＣ
ｏｄｅｃ２０００に対し、ＴＤＲＱＴを出力する。Ｃｏ
ｄｅｃ２０００は、第１６図を用いて説明した方法で、
読取部１０００からのＶＤをＤＭＡでビデオメモリ（Ｖ
Ｍ）８０２０に転送する。１ライン分の転送を終了する
と、Ｃｏｄｅｃ　２０００はマイコン８０１Ｏに対し割
り込み要求（ＩＲＱ）を出力する。このようにして、マ
イコン８０１０はＩ　Ｌｉｎｅに１回の割でＣｏｄｅｃ
　２０００にパラメータを設定するだけで１ライン分の
ＶＤの転送できる。また、マイコン８０１０は、Ｃｏｄ
ｅｃ　２０００に対し、符号化処理のマクロコマンドを
発行すると、Ｃｏｄｅｃ　２０００は、ＶＭからＶＤを
入力し、符号化処理を行い、符号をマイコン８０１０の
ＤＢｕｓに出力する。マイコン８０１０は、符号を符号
メモリ８０３０に格納する。また、マイコン８０１０は
符号メモリ中の符号を変復調装置３０００に出力する。

このようにしてファクシミリ送信機が容易に構成できる
。

受信機も同様にこのシステムで構成できる。またマイコ
ン８０１０のシステムバスとＣｏｄｅｃのビデオバスが
共用されている。ＶＭ８０２０と符号メモリ８０３０が
、同一のチップで良く、小型化、低価格化の効果がある
。

第２９図は、マイコン８０１０のシステムバスとＣｏｄ
ｅｃ　２０００のビデオバスとを分離したシステム例で
ある０画像信号はＶＢｕｓ上で転送し、符号はシステム
バス上で転送するため、高速に符号化、復号化処理がで
きるという効果がある。また、システムバス側にＤＭＡ
Ｃ８０６０を用い、符号の転送はこのＤＭＡＣ８０６０
によって行うことができるため、更にマイコン８０１０
の負荷を軽減できるという効果がある。また、ＶＭ８０
２０は、マイコン８０１０のアドレス空間に無関係であ
るため、８ビツトマイコンの一般的なアドレス空間であ
る６４キロバイト（Ｋ　ｂｙｔｅ）の空間に制限されず
、大規模なＶＭを持つことができるという効果がある１
例えば、ＶＡ発生部２４００内のハードウェアを２４ビ
ット構成とするだけで、Ｃｏｄｅｃ　２０００のＶＡ室
空間１６メガバイト（Ｍ　ｂｙｔｅ）にすることができ
る。

以上、本発明をファクシミリに用いる場合を例に説明し
たが、ＭＨ符号あるいはＭＲ符号、またはその両方を扱
うシステムであれば何んでも良（、例えば画像ファイル
システムなどに応用できる。

また、リフレシュタイミングを発生する回路及びリフレ
ッシュアドレスを記憶するレジスタを設けると、ＶＭに
リフレッシュＲＡＭを用いることができる。

〔発明の効果〕

本発明によれば、変化点検出、符号化および画像信号の
復元がパラレルに処理できるので、高速な処理が可能な
ファクシミリを実現することができる。

【図面の簡単な説明】

第１図はファクシミリの全体ブロック図、第２図は符号
化、復号化処理の階層構成の説明図、第３図はＣｏｄｅ
ｃの全体ブロック図、第４図は制御部のブロック図、第
５図は演算部のブロック図、第６図はビデオアドレス発
生部のブロック図、第７図はページモード処理の説明図
、第８図は符号化テーブル部のブロック図、第９図は復
号化テーブル部のブロック図、第１０図は変化点検出部
のブロック図、第１１図は変化点検出部内のマスク回路
の詳細回路図、第１２図は画像信号復元部のブロック図
、第１３図は画像信号復元回路の詳細回路図、第１４図
は符号化・復号化処理時のＣｏｄｅｃの状態遷移図、第
１５図はマイコンがＣｏｄｅｃを介してＶＭをアクセス
するときのＣｏｄｅｃの状態遷移図、第１６図は画像信
号転送時のＣｏｄｅｃの状Ｓ遷移図、第１７図はＭＲ符
号化方式の説明図、第１８図から第２３図はＭＲ符号化
処理のマイクロプログラムフロー、第２４図から第２７
図はＭＲ復号化処理のマイクロプログラムフロー、第２
８図及び第２９図はＣｏｄｅｃを用いたファクシミリシ
ステムのブロック図である。 ２１００・・・ＭＰＵＩ／Ｆ、２２００・・・制御部、
２３００・・・演算部、２４００・・・ビデオアドレス
（Ｖｉｄｅｏ　Ａｄｄｒｅｓｓ）発生部、２５００−・
・テーブル（Ｔａｂｌｅ）部、２６００−・・変化点検
出部、２７００蚕 】を 第１図 第２図 第 図 第 図 第 図 第 図 第 図 ｅｓｅｔ 第１５図 ＥＳＥＴ 第 図 ｅｓｅ４ 第 図 （ロ） Ｐモード ａｌｂ１間の距Ｈｏｐ対値く３ ａｌＪ間の距離の絶対値〉３ Ｈ＋Ｍ１４（ａ　ｏａ　＋）十ＭＨ（ａ　ｌａ　２　）
第 図 第 図 第 図 第 図 矛 図 第 図 第 図 第 図 包ｒ 図 第 図 第 図

Claims (1)

【特許請求の範囲】
1. １、文書情報から読取つた画像信号を複数ビット毎に並
   列に符号化および復号化処理する手段を内蔵するファク
   シミリ。