JPH0220195B2 - - Google Patents
Info
- Publication number
- JPH0220195B2 JPH0220195B2 JP58127166A JP12716683A JPH0220195B2 JP H0220195 B2 JPH0220195 B2 JP H0220195B2 JP 58127166 A JP58127166 A JP 58127166A JP 12716683 A JP12716683 A JP 12716683A JP H0220195 B2 JPH0220195 B2 JP H0220195B2
- Authority
- JP
- Japan
- Prior art keywords
- decoding
- line
- address
- output
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/41—Bandwidth or redundancy reduction
- H04N1/411—Bandwidth or redundancy reduction for the transmission or storage or reproduction of two-tone pictures, e.g. black and white pictures
- H04N1/413—Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information
- H04N1/417—Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information using predictive or differential encoding
- H04N1/4175—Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information using predictive or differential encoding involving the encoding of tone transitions with respect to tone transitions in a reference line
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Description
【発明の詳細な説明】
本発明は、フアクシミリ復号化回路に関し、特
に、送信側において、MR（モデイフアイドリー
ド）方式等で２次元符号化された符号化データ
を、受信側で復号化するフアクシミリ装置の復号
化回路に関する。
に、送信側において、MR（モデイフアイドリー
ド）方式等で２次元符号化された符号化データ
を、受信側で復号化するフアクシミリ装置の復号
化回路に関する。
前記MR方式とは、参照ライン（１行前の画像
データ）の変化点（黒から白あるいは白から黒）
と、符号化するデータの変化点（黒から白、ある
いは白から黒）との相対値を求めて、前記２つの
変化点の相対位置を符号化する方式である。
データ）の変化点（黒から白あるいは白から黒）
と、符号化するデータの変化点（黒から白、ある
いは白から黒）との相対値を求めて、前記２つの
変化点の相対位置を符号化する方式である。
従来、このMR方式で符号化された符号化デー
タを復号化する場合には、次に述べるような欠点
を有していた。第１図はMR方式によつて、符号
化した符号化データを復号化する方法を示す。符
号化データは、VR１，VL３，VR２の順に構成さ
れているとする。初めにVR１を復元すると、参
照ラインの変化点b0はアドレスB2であるから、
b0のアドレスまで復号化ラインのアドレスA1，
A2を黒とする。次に復号化ライン上で参照ライ
ンの次の変化点b1の１つ手前のアドレスA8まで
復号化ラインを白にし、復号化ラインのアドレス
ポインタを１つ進める。次の符号化データはVL
３であるから、復号化ラインの変化点はb1より３
つ前にあることを指示している。このために、復
号化ラインのアドレスポインタを逆にもどして
A6とし、復号化ライン上で参照ラインの次の変
化点の１つ手前のアドレスA10まで黒を書き、ア
ドレスポインタを１つ進める。次の符号化データ
がVR２であるから復号化ライン上のアドレス
A11，A12を黒として、アドレスポインタを１つ
進める。以上のような復号化方式では、符号化デ
ータがVL（Ｘ）、（Ｘ＝０、１、２、３）のように
復号化ラインの変化点が参照ラインの左にあると
き、復号化ラインのアドレスポインタをもどして
復号化ラインを２度書きすることになり、この分
復号化のスピードが遅くなるという欠点があつ
た。
タを復号化する場合には、次に述べるような欠点
を有していた。第１図はMR方式によつて、符号
化した符号化データを復号化する方法を示す。符
号化データは、VR１，VL３，VR２の順に構成さ
れているとする。初めにVR１を復元すると、参
照ラインの変化点b0はアドレスB2であるから、
b0のアドレスまで復号化ラインのアドレスA1，
A2を黒とする。次に復号化ライン上で参照ライ
ンの次の変化点b1の１つ手前のアドレスA8まで
復号化ラインを白にし、復号化ラインのアドレス
ポインタを１つ進める。次の符号化データはVL
３であるから、復号化ラインの変化点はb1より３
つ前にあることを指示している。このために、復
号化ラインのアドレスポインタを逆にもどして
A6とし、復号化ライン上で参照ラインの次の変
化点の１つ手前のアドレスA10まで黒を書き、ア
ドレスポインタを１つ進める。次の符号化データ
がVR２であるから復号化ライン上のアドレス
A11，A12を黒として、アドレスポインタを１つ
進める。以上のような復号化方式では、符号化デ
ータがVL（Ｘ）、（Ｘ＝０、１、２、３）のように
復号化ラインの変化点が参照ラインの左にあると
き、復号化ラインのアドレスポインタをもどして
復号化ラインを２度書きすることになり、この分
復号化のスピードが遅くなるという欠点があつ
た。
本発明は、従来の技術に内在する上記欠点を解
消する為になされたものであり、従つて本発明の
目的は、超高速マイクロプログラムプロセツサを
用い、参照ラインの変化点アドレスと復号化デー
タとを演算処理して、復号化ラインの変化点アド
レスを復号化ラインメモリの書き込み停止アドレ
スとして書き込みアドレスカウンタに指示できる
構成をとり、さらに現在の復号化ラインの変化点
アドレスを次の参照ラインの読み出し用ラインメ
モリのアドレスカウンタにロードする構成を用い
ることによつて、前記、復号化ライン上の２度書
きを防止するとともに、高速処理を可能とした新
規な復号化回路を実現することにある。
消する為になされたものであり、従つて本発明の
目的は、超高速マイクロプログラムプロセツサを
用い、参照ラインの変化点アドレスと復号化デー
タとを演算処理して、復号化ラインの変化点アド
レスを復号化ラインメモリの書き込み停止アドレ
スとして書き込みアドレスカウンタに指示できる
構成をとり、さらに現在の復号化ラインの変化点
アドレスを次の参照ラインの読み出し用ラインメ
モリのアドレスカウンタにロードする構成を用い
ることによつて、前記、復号化ライン上の２度書
きを防止するとともに、高速処理を可能とした新
規な復号化回路を実現することにある。
上記目的を達成する為に、本発明に係る復号化
回路は、送信側においてモデイフアイドリード方
式等の２次元符号化方式で符号化された画像デー
タを受信側で復元する復号化回路において、１ラ
イン分の画信号の書き込みが可能なラインメモリ
を２本有し、該画信号を選択的に前記２本のライ
ンメモリのいずれかに書き込むように切り変える
入力信号セレクタと、前記２本のラインメモリの
一方に選択的に接続される読み出しアドレスカウ
ンタと、他方のラインメモリに接続される書き込
みアドレスカウンタと、前記読み出しアドレスカ
ウンタと書き込みアドレスカウンタの出力を前記
２本のラインメモリに対し切り変えて接続が可能
なアドレスセレクタと、前記２本のラインメモリ
からの出力画素の変化点を検出する参照ライン変
化点検出回路と、モード制御回路から出力される
書き込み停止アドレス値と前記書き込みアドレス
カウンタの出力値を比較する比較器とを有し、前
記読み出しアドレスカウンタのアドレス値と復号
データを入力としあらかじめ定められた処理を記
憶する記憶素子と、該記憶素子に記憶されている
処理手順に従つて動作する演算処理回路とを含む
モード制御回路を具備して構成され、該モード制
御回路は演算結果に基づいて前記書き込みアドレ
スカウンタの書き込み停止アドレス値を前記比較
器にセツトして前記書き込みアドレスカウンタを
前記書き込み停止アドレス値に達するまで動作さ
せて前記ラインメモリに復号化ラインを生成する
ことを特徴とする。
回路は、送信側においてモデイフアイドリード方
式等の２次元符号化方式で符号化された画像デー
タを受信側で復元する復号化回路において、１ラ
イン分の画信号の書き込みが可能なラインメモリ
を２本有し、該画信号を選択的に前記２本のライ
ンメモリのいずれかに書き込むように切り変える
入力信号セレクタと、前記２本のラインメモリの
一方に選択的に接続される読み出しアドレスカウ
ンタと、他方のラインメモリに接続される書き込
みアドレスカウンタと、前記読み出しアドレスカ
ウンタと書き込みアドレスカウンタの出力を前記
２本のラインメモリに対し切り変えて接続が可能
なアドレスセレクタと、前記２本のラインメモリ
からの出力画素の変化点を検出する参照ライン変
化点検出回路と、モード制御回路から出力される
書き込み停止アドレス値と前記書き込みアドレス
カウンタの出力値を比較する比較器とを有し、前
記読み出しアドレスカウンタのアドレス値と復号
データを入力としあらかじめ定められた処理を記
憶する記憶素子と、該記憶素子に記憶されている
処理手順に従つて動作する演算処理回路とを含む
モード制御回路を具備して構成され、該モード制
御回路は演算結果に基づいて前記書き込みアドレ
スカウンタの書き込み停止アドレス値を前記比較
器にセツトして前記書き込みアドレスカウンタを
前記書き込み停止アドレス値に達するまで動作さ
せて前記ラインメモリに復号化ラインを生成する
ことを特徴とする。
次に本発明をその好ましい一実施例について図
面を参照しながら具体的に説明する。
面を参照しながら具体的に説明する。
第２図は本発明に係るフアクシミリの復号化回
路の一実施例を示すブロツク構成図である。第２
図中の１２，１３は１走査線分の情報を蓄えるラ
インメモリである。これらのラインメモリ１２，
１３は３２の出力ポートから出力される制御信号
（Ｒ／Ｗ）でセレクタ１１，１４，１５，１６に
よつて、書き込みアドレスカウンタ（WAC）２
３と読み出しアドレスカウンタ２２が切り変えら
れ、一方には復号化ラインの画情報が入力され、
他方から参照ラインの画情報が読み出される。１
７は、ラインメモリ１２又はラインメモリ１３に
記憶された参照ラインの画情報をセレクタ１４を
通して受けとり、その画情報中の画素の変化点を
検出する参照ライン変化点検出回路である。１９
は読み出しアドレス値から有効参照ラインの終了
を検出するライン終了検出回路、２０は書き込み
アドレス値から有効復号化ラインの終了を検出す
るライン終了検出回路をそれぞれ示す。２１は、
出力ポート３３から出力される書き込み停止アド
レス値と書き込みアドレスカウンタ２３のWAC
出力値を比較する比較器である。１８は、ライン
終了検出回路２０の出力と比較器２１の出力を入
力して、どちらか一方でも“ON”になると、書
き込みアドレスカウンタ２３の動作を停止せし
め、かつセレクタ２４に復号化ラインの変化点ま
で復号化ラインメモリに書き込まれたことを意味
する復号化ライン変化点検出信号を出力するOR
ゲートである。
路の一実施例を示すブロツク構成図である。第２
図中の１２，１３は１走査線分の情報を蓄えるラ
インメモリである。これらのラインメモリ１２，
１３は３２の出力ポートから出力される制御信号
（Ｒ／Ｗ）でセレクタ１１，１４，１５，１６に
よつて、書き込みアドレスカウンタ（WAC）２
３と読み出しアドレスカウンタ２２が切り変えら
れ、一方には復号化ラインの画情報が入力され、
他方から参照ラインの画情報が読み出される。１
７は、ラインメモリ１２又はラインメモリ１３に
記憶された参照ラインの画情報をセレクタ１４を
通して受けとり、その画情報中の画素の変化点を
検出する参照ライン変化点検出回路である。１９
は読み出しアドレス値から有効参照ラインの終了
を検出するライン終了検出回路、２０は書き込み
アドレス値から有効復号化ラインの終了を検出す
るライン終了検出回路をそれぞれ示す。２１は、
出力ポート３３から出力される書き込み停止アド
レス値と書き込みアドレスカウンタ２３のWAC
出力値を比較する比較器である。１８は、ライン
終了検出回路２０の出力と比較器２１の出力を入
力して、どちらか一方でも“ON”になると、書
き込みアドレスカウンタ２３の動作を停止せし
め、かつセレクタ２４に復号化ラインの変化点ま
で復号化ラインメモリに書き込まれたことを意味
する復号化ライン変化点検出信号を出力するOR
ゲートである。
モードコントロール部を構成するマイクロプロ
グラムシステムは大きく分けて、マイクロインス
トラクシヨン制御部とデータ操作部から構成され
る。マイクロインストラクシヨン制御部は第２図
中のシーケンサ２６とマイクロプログラムROM
２７で構成され、ここで次のサイクルで実行され
るマイクロインストラクシヨンの制御を行う。シ
ーケンサ２６は、パイプラインレジスタ２８に格
納されているマイクロインストラクシヨンによつ
て制御され、マイクロプログラムROM２７のア
ドレス制御を行う。マイクロプログラムROM２
７は、マイクロインストラクシヨンのシーケンス
を格納しているメモリであり、シーケンサ２６の
制御によつて、マイクロプログラムROM２７か
ら読み出されたマイクロインストラクシヨンは次
のクロツクの立ち上がり時に次のパイプラインレ
ジスタ２８に書き込まれて実行される。
グラムシステムは大きく分けて、マイクロインス
トラクシヨン制御部とデータ操作部から構成され
る。マイクロインストラクシヨン制御部は第２図
中のシーケンサ２６とマイクロプログラムROM
２７で構成され、ここで次のサイクルで実行され
るマイクロインストラクシヨンの制御を行う。シ
ーケンサ２６は、パイプラインレジスタ２８に格
納されているマイクロインストラクシヨンによつ
て制御され、マイクロプログラムROM２７のア
ドレス制御を行う。マイクロプログラムROM２
７は、マイクロインストラクシヨンのシーケンス
を格納しているメモリであり、シーケンサ２６の
制御によつて、マイクロプログラムROM２７か
ら読み出されたマイクロインストラクシヨンは次
のクロツクの立ち上がり時に次のパイプラインレ
ジスタ２８に書き込まれて実行される。
このようなパイプラインレジスタ構成にするこ
とによつて、マイクロインストラクシヨンのフエ
ツチサイクルとエグゼキユーシヨンサイクルを同
時に実行することができ、システム動作を高速化
することができる。
とによつて、マイクロインストラクシヨンのフエ
ツチサイクルとエグゼキユーシヨンサイクルを同
時に実行することができ、システム動作を高速化
することができる。
２９のデータ操作部は、パイプラインレジスタ
２８に格納されているマイクロインストラクシヨ
ンと、アドレス信号によつて制御されデータバス
およびデータレジスタを通じて転送されたデータ
を内部レジスタに格納し、演算処理を行なつて結
果を出力する演算器である。シーケンサ２６は、
データ演算処理を行なつていないときにはセレク
タ２４を通じて復号化ライン変化点検出、参照ラ
イン変化点検出、参照ライン終了、符号化ライン
終了および復号送出応答の各信号を常に監視し、
信号を見つけると１クロツクの間にその信号に対
するシーケンスが格納されているマイクロプログ
ラムROM２７の先頭番地のアドレスを出力し
て、シーケンスの実行に移る。２５は、データ操
作部２９からのフラツグのラツチ回路であり、シ
ーケンサ２６は、データ操作中はセレクタ２４を
通してこれを監視し、フラツグに応じてシーケン
スコントロールを行う。３０は、参照ラインの変
化点が検出されたときに、読み出しアドレスカウ
ンタ２２のアドレス値をCPUに取り込むための
入力ポート、３１は復号応答が出力されたとき
に、ラツチ回路３６から復号データをCPUに取
り込むための入力ポートをそれぞれ示す。
２８に格納されているマイクロインストラクシヨ
ンと、アドレス信号によつて制御されデータバス
およびデータレジスタを通じて転送されたデータ
を内部レジスタに格納し、演算処理を行なつて結
果を出力する演算器である。シーケンサ２６は、
データ演算処理を行なつていないときにはセレク
タ２４を通じて復号化ライン変化点検出、参照ラ
イン変化点検出、参照ライン終了、符号化ライン
終了および復号送出応答の各信号を常に監視し、
信号を見つけると１クロツクの間にその信号に対
するシーケンスが格納されているマイクロプログ
ラムROM２７の先頭番地のアドレスを出力し
て、シーケンスの実行に移る。２５は、データ操
作部２９からのフラツグのラツチ回路であり、シ
ーケンサ２６は、データ操作中はセレクタ２４を
通してこれを監視し、フラツグに応じてシーケン
スコントロールを行う。３０は、参照ラインの変
化点が検出されたときに、読み出しアドレスカウ
ンタ２２のアドレス値をCPUに取り込むための
入力ポート、３１は復号応答が出力されたとき
に、ラツチ回路３６から復号データをCPUに取
り込むための入力ポートをそれぞれ示す。
３２は復号送出要求、黒画素かあるいは白画
素、EOLサーチかあるいはNOT EOLサーチを
復号化制御回路３４あるいは復号割り当てROM
３５へ、また、復号化ライン変化点要求、参照ラ
イン変化点要求、１１，１４，１５，１６のセレ
クタへの読み書き選択信号（Ｒ／Ｗ）、読み書き
アドレスカウンタへのクリア信号、参照ラインア
ドレスカウンタのアドレスロード信号、画信号
（PIX）を出力するための出力ポート、３３は演
算器２９の演算結果（書き込み停止アドレス）を
比較器２１と読み出しアドレスカウンタ２２に出
力するための出力ポートである。
素、EOLサーチかあるいはNOT EOLサーチを
復号化制御回路３４あるいは復号割り当てROM
３５へ、また、復号化ライン変化点要求、参照ラ
イン変化点要求、１１，１４，１５，１６のセレ
クタへの読み書き選択信号（Ｒ／Ｗ）、読み書き
アドレスカウンタへのクリア信号、参照ラインア
ドレスカウンタのアドレスロード信号、画信号
（PIX）を出力するための出力ポート、３３は演
算器２９の演算結果（書き込み停止アドレス）を
比較器２１と読み出しアドレスカウンタ２２に出
力するための出力ポートである。
３４は、出力ポート３２から出力されるマイク
ロプログラムシーケンサからの制御信号（復号送
出要求、EOLサーチ）によつて、復号割り当て
ROM３５には、復号化がランレングス（RL）か
あいはモード（MODE）かの割り当て制御信号
（RL／MODE）、ステートレジスタ３７にはその
状態を初期化するクリア信信号、ラツチ回路３８
には符号化データを取り込むEN信号、そしてマ
イクロプログラムシーケンサには、復号送出応答
を出力するための各種制御パルスを発生する復号
化制御回路である。３５はモード符号（Ｖ、Ｈ、
Ｐ、EOL）、ランレングス符号の各符号長をラツ
チ回路３６とステートレジスタ３７に出力し、復
号化制御回路３４に現在の復号化モード
（DMD）信号を出力する復号割り当てROM、３
６はROM３５からの出力をラツチし、入力ポー
ト３０，３１に出力するラツチ回路、３７は
ROM３５に対して、その１クロツク前の状態を
出力するステートレジスタ、３８は、シリアル入
力する符号化データを同期信号で取り込むラツチ
回路をそれぞれ示す。
ロプログラムシーケンサからの制御信号（復号送
出要求、EOLサーチ）によつて、復号割り当て
ROM３５には、復号化がランレングス（RL）か
あいはモード（MODE）かの割り当て制御信号
（RL／MODE）、ステートレジスタ３７にはその
状態を初期化するクリア信信号、ラツチ回路３８
には符号化データを取り込むEN信号、そしてマ
イクロプログラムシーケンサには、復号送出応答
を出力するための各種制御パルスを発生する復号
化制御回路である。３５はモード符号（Ｖ、Ｈ、
Ｐ、EOL）、ランレングス符号の各符号長をラツ
チ回路３６とステートレジスタ３７に出力し、復
号化制御回路３４に現在の復号化モード
（DMD）信号を出力する復号割り当てROM、３
６はROM３５からの出力をラツチし、入力ポー
ト３０，３１に出力するラツチ回路、３７は
ROM３５に対して、その１クロツク前の状態を
出力するステートレジスタ、３８は、シリアル入
力する符号化データを同期信号で取り込むラツチ
回路をそれぞれ示す。
第２図中のマイクロプログラムシーケンサ（シ
ーケンサ２６、マイクロプログラムROM２７、
パイプラインレジスタ２８、演算器２９からな
る）の動作フローは、第３図に示すように、１ラ
インの復号開始前に読み出しアドレスカウンタ２
２と書き込みアドレスカウンタ２３のアドレスを
０とする。次に、出力ポート３２より復号化制御
回路３４へEOLサーチモード信号を出力し、復
号送出要求を“ON”にする。これを受けた復号
化制御回路３４の動作フローは、第４図に示すよ
うに、ステートレジスタ３７にクリア信号を
“ON”にしてこれを初期化し、復号がランレン
グス（RL）かあるいはモード（MODE）である
ことを復号割り当てROM３５へ出力する信号
（RL／MODE）をMODEにセツトし、次にラツ
チ回路３８への符号化データ取り込み信号
（EN）を“ON”にして、ラツチ回路３８から符
号化データを復号割り当てROM３５に取り込
む。ROM３５は、復号検出を開始し、EOLが検
出されると復号化制御回路３４に復号送出終了と
復号モード（DMD）がEOLであることを出力す
る（第４図状態）。これを受けた復号化制御回
路３４は、ラツチ回路３８に対して、EN信号を
“Off”して、符号化データの取り込みを停止し、
又ラツチ回路３６はROM３５の出力をラツチし
て、入力ポート３１とセレクタ２４に復号送出応
答を出力する（第４図状態）。復号送出応答を
検出（第３図状態）したマイクロプログラムシ
ーケンサは、参照ライン変化点検出回路１７に対
し、基準画素（SCR）として白をセツトし、参
照ライン変化点要求を“ON”にする。そして、
復号化制御回路３４に対しては、NOT EOLサ
ーチモード（Ｖ、Ｈ、Ｐ、EOLモード）信号を
出力し、復号送出要求を“ON”にする。これを
受けた復号化制御回路３４（第４図状態）は、
前記の手順で復号化を行ない、その復号データ
が、 (i) 水平(H)モード（第３図状態）のとき、復号
化制御回路３４は、ステートレジスタ３７をク
リアし、ROM３５に対しては、RL／MODE
信号をRLにセツトし、EN信号を“ON”にし
て、ラツチ回路３８から符号化データを取り込
み、ROM３５からDMD信号と復号送出終了
信号が送出されるのを待つ（第４図状態）。
前記信号が出力されると、ラツチ回路３６は、
ROM３５の出力をラツチし、復号化制御回路
３４は、EN信号を“Off”にしてRLがターミ
ネイトのときには、第４図状態に戻るが、メ
ークアツプのときには、再度前記と同様の動作
（第４図〜）を復号化し、ターミネイト符
号のRLをラツチ回路３６にラツチ（以上で復
号化ライン変化点a1検出）、して第４図状態
から再び復号化を行ない、復号化ライン変化点
a2が検出されてラツチ回路３６にデータがラツ
チされると、マイクロプログラムシーケンサに
対して復号送出応答を出力する。
ーケンサ２６、マイクロプログラムROM２７、
パイプラインレジスタ２８、演算器２９からな
る）の動作フローは、第３図に示すように、１ラ
インの復号開始前に読み出しアドレスカウンタ２
２と書き込みアドレスカウンタ２３のアドレスを
０とする。次に、出力ポート３２より復号化制御
回路３４へEOLサーチモード信号を出力し、復
号送出要求を“ON”にする。これを受けた復号
化制御回路３４の動作フローは、第４図に示すよ
うに、ステートレジスタ３７にクリア信号を
“ON”にしてこれを初期化し、復号がランレン
グス（RL）かあるいはモード（MODE）である
ことを復号割り当てROM３５へ出力する信号
（RL／MODE）をMODEにセツトし、次にラツ
チ回路３８への符号化データ取り込み信号
（EN）を“ON”にして、ラツチ回路３８から符
号化データを復号割り当てROM３５に取り込
む。ROM３５は、復号検出を開始し、EOLが検
出されると復号化制御回路３４に復号送出終了と
復号モード（DMD）がEOLであることを出力す
る（第４図状態）。これを受けた復号化制御回
路３４は、ラツチ回路３８に対して、EN信号を
“Off”して、符号化データの取り込みを停止し、
又ラツチ回路３６はROM３５の出力をラツチし
て、入力ポート３１とセレクタ２４に復号送出応
答を出力する（第４図状態）。復号送出応答を
検出（第３図状態）したマイクロプログラムシ
ーケンサは、参照ライン変化点検出回路１７に対
し、基準画素（SCR）として白をセツトし、参
照ライン変化点要求を“ON”にする。そして、
復号化制御回路３４に対しては、NOT EOLサ
ーチモード（Ｖ、Ｈ、Ｐ、EOLモード）信号を
出力し、復号送出要求を“ON”にする。これを
受けた復号化制御回路３４（第４図状態）は、
前記の手順で復号化を行ない、その復号データ
が、 (i) 水平(H)モード（第３図状態）のとき、復号
化制御回路３４は、ステートレジスタ３７をク
リアし、ROM３５に対しては、RL／MODE
信号をRLにセツトし、EN信号を“ON”にし
て、ラツチ回路３８から符号化データを取り込
み、ROM３５からDMD信号と復号送出終了
信号が送出されるのを待つ（第４図状態）。
前記信号が出力されると、ラツチ回路３６は、
ROM３５の出力をラツチし、復号化制御回路
３４は、EN信号を“Off”にしてRLがターミ
ネイトのときには、第４図状態に戻るが、メ
ークアツプのときには、再度前記と同様の動作
（第４図〜）を復号化し、ターミネイト符
号のRLをラツチ回路３６にラツチ（以上で復
号化ライン変化点a1検出）、して第４図状態
から再び復号化を行ない、復号化ライン変化点
a2が検出されてラツチ回路３６にデータがラツ
チされると、マイクロプログラムシーケンサに
対して復号送出応答を出力する。
(ii) EOL、垂直（Ｖ）モード、パス（Ｐ）モー
ドのとき、復号化制御回路３４は、マイクロプ
ログラムシーケンサに対して復号送出応答を出
力する（第４図状態）。
ドのとき、復号化制御回路３４は、マイクロプ
ログラムシーケンサに対して復号送出応答を出
力する（第４図状態）。
マイクロプログラムシーケンサは、復号化制御
回路３４の復号送出応答を待ち（第３図状態）、
これが検出されると、モード検出して、これが、 (i) 水平(H)モードの場合（第３図状態） 入力ポート３１からランレングス0 1を表わ
す信号を取り込み、演算器２９内のレジスタ内
に格納されているアドレス値WSAとランレン
グス0 1とで演算で行ない、WSA＋0 1の値
を次のWSAとして出力ポート３３から出力し、
比較器２１にその値をセツトし、出力ポート３
２からは画モード信号（PIX）を基準色にセツ
トして、復号化ライン変化点要求（＝書き込み
要求）を“ON”にして、ラインメモリ１２か
あるいは１３への書き込みを開始し、復号化ラ
イン変化点検出が“ON”になるのを監視する
（第３図状態）。同信号が“ON”になると、
入力ポート３１からランレングス1 2を表わす
信号を取り込み、演算器２９内のレジスタに格
納しているWSAとの和を次のWSAとして出力
ポート３３から出力し、出力ポート３２から
は、画モード（PIX）を反転して復号化ライン
変化点要求を“ON”にして、復号化ライン変
化点検出が“ON”になるのを監視する（第３
図状態）。同信号が“ON”になると、画モ
ード（PIX）を反転し、参照ラインの変化点b1
が検出されていれば、相対アドレス解析をして
a2−b1＞０ならば、アドレス値a2を読み出しア
ドレスカウンタ２２にロードして、第３図状
態に移り、a2−b1≦０ならば第３図状態に移
る。
回路３４の復号送出応答を待ち（第３図状態）、
これが検出されると、モード検出して、これが、 (i) 水平(H)モードの場合（第３図状態） 入力ポート３１からランレングス0 1を表わ
す信号を取り込み、演算器２９内のレジスタ内
に格納されているアドレス値WSAとランレン
グス0 1とで演算で行ない、WSA＋0 1の値
を次のWSAとして出力ポート３３から出力し、
比較器２１にその値をセツトし、出力ポート３
２からは画モード信号（PIX）を基準色にセツ
トして、復号化ライン変化点要求（＝書き込み
要求）を“ON”にして、ラインメモリ１２か
あるいは１３への書き込みを開始し、復号化ラ
イン変化点検出が“ON”になるのを監視する
（第３図状態）。同信号が“ON”になると、
入力ポート３１からランレングス1 2を表わす
信号を取り込み、演算器２９内のレジスタに格
納しているWSAとの和を次のWSAとして出力
ポート３３から出力し、出力ポート３２から
は、画モード（PIX）を反転して復号化ライン
変化点要求を“ON”にして、復号化ライン変
化点検出が“ON”になるのを監視する（第３
図状態）。同信号が“ON”になると、画モ
ード（PIX）を反転し、参照ラインの変化点b1
が検出されていれば、相対アドレス解析をして
a2−b1＞０ならば、アドレス値a2を読み出しア
ドレスカウンタ２２にロードして、第３図状
態に移り、a2−b1≦０ならば第３図状態に移
る。
ここで、読み出しアドレスカウンタ２２に
WSA値をロードすることにより、処理時間は
大きく短縮されている。
WSA値をロードすることにより、処理時間は
大きく短縮されている。
(ii) 垂直（Ｖ）モードの場合（第３図状態）
参照ライン変化点が検出されているかどう
か、セレクタ２４を通して確認し、検出されて
いると、読み出しアドレスカウンタ２２からア
ドレス値b1を入力ポート３０を通して取り込
み、入力ポート３１からＶモードの復号化デー
タを取り込み、アドレス値b1とモードの復号化
データを演算器２９で演算処理して、次の
WSA値a1｛WSA＝アドレス値b1＋Ｘ（VR（Ｘ）
のときＸは負、VL（Ｘ）のとき正、Ｖ（０）の
とき０）｝を出力ポート３３から出力して比較
器２１にセツトし、復号化ライン変化点要求
（＝書き込み要求）を“ON”にして復号化ラ
インの書き込みを開始させ、セレクタ２４を通
して復号化ライン変化点検出が“ON”になる
のを監視する（第３図状態）。同信号が
“ON”になると、出力ポート３２から出力さ
れる画モード（PIX）を反転し先のWSA値a1
を参照ラインアドレス値として読み出し、アド
レスカウンタ２２にロードして、第３図状態
に移る。
か、セレクタ２４を通して確認し、検出されて
いると、読み出しアドレスカウンタ２２からア
ドレス値b1を入力ポート３０を通して取り込
み、入力ポート３１からＶモードの復号化デー
タを取り込み、アドレス値b1とモードの復号化
データを演算器２９で演算処理して、次の
WSA値a1｛WSA＝アドレス値b1＋Ｘ（VR（Ｘ）
のときＸは負、VL（Ｘ）のとき正、Ｖ（０）の
とき０）｝を出力ポート３３から出力して比較
器２１にセツトし、復号化ライン変化点要求
（＝書き込み要求）を“ON”にして復号化ラ
インの書き込みを開始させ、セレクタ２４を通
して復号化ライン変化点検出が“ON”になる
のを監視する（第３図状態）。同信号が
“ON”になると、出力ポート３２から出力さ
れる画モード（PIX）を反転し先のWSA値a1
を参照ラインアドレス値として読み出し、アド
レスカウンタ２２にロードして、第３図状態
に移る。
ここで、読み出しアドレスカウンタ２２に
WSA値をロードすることにより、処理時間は
大きく短縮されている。
WSA値をロードすることにより、処理時間は
大きく短縮されている。
(iii) パス（Ｐ）モードの場合（第３図状態）
セレクタ２４を通して参照ライン変化点が検
出されているかを確認し、もし検出されていな
ければ、復号化ライン生成の高速化のために、
現在の読み出しアドレスカウンタ２２の出力値
を入力ポート３０から取り込み、その出力値
（アドレス値）をWSA値として比較器２１にセ
ツトし、復号化ライン変化点要求（＝書き込み
要求）を“ON”にして復号化ラインを書き込
む一方、参照ライン変化点検出が“ON”にな
るのをセレクタ２４を通して監視する（第３図
状態）。同信号が“ON”になると、参照ラ
イン変化点（b1）アドレスを入力ポート３０か
ら取り込み、そのアドレス値をWSAとして比
較器２１にセツトして復号化ライン変化点要求
を“ON”する一方、次の参照ライン変化点b2
を検出するために、参照ライン変化点要求を
“ON”にして、参照ライン変化点検出が
“ON”になるのをセレクタ２４を通して監視
する。同信号が“ON”になるまで、前記と同
様に、第３図Ｃ→Ｄの動作をくり返す。同信号
が“ON”になると、参照ライン変化点（b2）
アドレスを入力ポート３０から取り込み、その
アドレス値をWSAとして比較器にセツトし、
復号化ライン変化点要求を“ON”にする一
方、次の参照ライン変化点（Next b1）を検出
するために、参照ライン変化点要求を“ON”
にして、第３図状態に戻る。
出されているかを確認し、もし検出されていな
ければ、復号化ライン生成の高速化のために、
現在の読み出しアドレスカウンタ２２の出力値
を入力ポート３０から取り込み、その出力値
（アドレス値）をWSA値として比較器２１にセ
ツトし、復号化ライン変化点要求（＝書き込み
要求）を“ON”にして復号化ラインを書き込
む一方、参照ライン変化点検出が“ON”にな
るのをセレクタ２４を通して監視する（第３図
状態）。同信号が“ON”になると、参照ラ
イン変化点（b1）アドレスを入力ポート３０か
ら取り込み、そのアドレス値をWSAとして比
較器２１にセツトして復号化ライン変化点要求
を“ON”する一方、次の参照ライン変化点b2
を検出するために、参照ライン変化点要求を
“ON”にして、参照ライン変化点検出が
“ON”になるのをセレクタ２４を通して監視
する。同信号が“ON”になるまで、前記と同
様に、第３図Ｃ→Ｄの動作をくり返す。同信号
が“ON”になると、参照ライン変化点（b2）
アドレスを入力ポート３０から取り込み、その
アドレス値をWSAとして比較器にセツトし、
復号化ライン変化点要求を“ON”にする一
方、次の参照ライン変化点（Next b1）を検出
するために、参照ライン変化点要求を“ON”
にして、第３図状態に戻る。
ここでも、第３図Ｃ→Ｄの動作を行なうこと
により、処理時間は大きく短縮されている。
により、処理時間は大きく短縮されている。
(iv) EOLの場合（第３図状態）
第３図状態に移る。
第３図状態でマイクロプログラムシーケン
サはセレクタ２４を通して復号化ライン終了を
監視し、同信号が“ON”のときには第３図
状態に戻り、“Off”のときには状態に戻る。
サはセレクタ２４を通して復号化ライン終了を
監視し、同信号が“ON”のときには第３図
状態に戻り、“Off”のときには状態に戻る。
本発明は以上の如く構成され、作用するもので
あり、本発明によれば以下の効果が発生する。即
ち、復号化のプロセス制御部分にマイクロプログ
ラムプロセツサを用いたことによつて、ハードウ
エアの数量を減らすことができ、実装に伴う諸問
題、あるいはコスト的な面においても有利なもの
になつている。また復号化ラインの変化点アドレ
スを参照ラインのアドレスカウンタへ直接ロード
できるような構成をとることによつて、復号化ラ
イン生成の高速化に大きな効果を上げている。更
にまた、復号化プロセツサの構成において、変化
点検出過程の種々の状態を入力信号として受け、
その信号に応じて次のクロツクで必要な処理を実
行できるようにし、読み出しアドレスカウンタの
アドレス値と復号化データを直接演算器へ入力で
きるようにしたことで従来の復号回路に比べて極
めて高速なものを構成することができた。
あり、本発明によれば以下の効果が発生する。即
ち、復号化のプロセス制御部分にマイクロプログ
ラムプロセツサを用いたことによつて、ハードウ
エアの数量を減らすことができ、実装に伴う諸問
題、あるいはコスト的な面においても有利なもの
になつている。また復号化ラインの変化点アドレ
スを参照ラインのアドレスカウンタへ直接ロード
できるような構成をとることによつて、復号化ラ
イン生成の高速化に大きな効果を上げている。更
にまた、復号化プロセツサの構成において、変化
点検出過程の種々の状態を入力信号として受け、
その信号に応じて次のクロツクで必要な処理を実
行できるようにし、読み出しアドレスカウンタの
アドレス値と復号化データを直接演算器へ入力で
きるようにしたことで従来の復号回路に比べて極
めて高速なものを構成することができた。
以上本発明をその良好な一実施例について説明
したが、それは単なる例示的なものであり、ここ
で説明された実施例によつてのみ本願発明が限定
されるものではなく、その範囲内におけるすべて
の変形、変更を含むことは勿論である。
したが、それは単なる例示的なものであり、ここ
で説明された実施例によつてのみ本願発明が限定
されるものではなく、その範囲内におけるすべて
の変形、変更を含むことは勿論である。
第１図はMR方式で符号化された符号データの
復号化の例を示す図、第２図は本発明の一実施例
を示すブロツク構成図、第３図は第２図のマイク
ロプログラムシーケンサの動作フローを示す図、
第４図は第２図の復号化制御回路の動作フローを
示す図である。 １１……セレクタ、１２……ラインメモリ、１
３……ラインメモリ、１４……セレクタ、１５…
…セレクタ、１６……セレクタ、１７……参照ラ
イン変化点検出回路、１８……ORゲート、１９
……ライン終了検出回路、２０……ライン終了検
出回路、２１……比較器、２２……読み出しアド
レスカウンタ、２３……書き込みアドレスカウン
タ、２４……セレクタ、２５……ラツチ回路、２
６……シーケンサ、２７……ROM、２８……レ
ジスタ、２９……演算器、３０……入力ポート、
３１……入力ポート、３２……出力ポート、３３
……出力ポート、３４……復号化制御回路、３５
……ROM、３６……ラツチ回路、３７……ステ
ートレジスタ、３８……ラツチ回路。
復号化の例を示す図、第２図は本発明の一実施例
を示すブロツク構成図、第３図は第２図のマイク
ロプログラムシーケンサの動作フローを示す図、
第４図は第２図の復号化制御回路の動作フローを
示す図である。 １１……セレクタ、１２……ラインメモリ、１
３……ラインメモリ、１４……セレクタ、１５…
…セレクタ、１６……セレクタ、１７……参照ラ
イン変化点検出回路、１８……ORゲート、１９
……ライン終了検出回路、２０……ライン終了検
出回路、２１……比較器、２２……読み出しアド
レスカウンタ、２３……書き込みアドレスカウン
タ、２４……セレクタ、２５……ラツチ回路、２
６……シーケンサ、２７……ROM、２８……レ
ジスタ、２９……演算器、３０……入力ポート、
３１……入力ポート、３２……出力ポート、３３
……出力ポート、３４……復号化制御回路、３５
……ROM、３６……ラツチ回路、３７……ステ
ートレジスタ、３８……ラツチ回路。
Claims (1)
- 【特許請求の範囲】 １ 送信側においてモデイフアイドリード方式等
の２次元符号化方式で符号化された画像データを
受信側で復元する復号化回路において、１ライン
分の画信号の書き込みが可能なラインメモリを２
本有し、該画信号を選択的に前記２本のラインメ
モリのいずれかに書き込むように切り変える入力
信号セレクタと、前記２本のラインメモリの一方
に選択的に接続される書き込みアドレスカウンタ
と、他方のラインメモリに選択的に接続されプリ
セツト値入力端子をアドレスのビツト順位に対応
して後記モード制御回路の出力に接続することに
より該モード制御回路からのアドレスロード信号
によつて書き込み停止アドレス値をロードするこ
とを可能とした読み出しアドレスカウンタと、該
読み出しアドレスカウンタと書き込みアドレスカ
ウンタの出力を前記２本のラインメモリに対し切
り変えて接続が可能なアドレスセレクタと、前記
２本のラインメモリからの出力画素の変化点を検
出する参照ライン変化点検出回路と、後記モード
制御回路から出力される書き込み停止アドレス値
と前記書き込みアドレスカウンタの出力値を比較
する比較器とを有し、前記読み出しアドレスカウ
ンタのアドレス値と復号データを入力としあらか
じめ定められた処理を記憶する記憶素子と、該記
憶素子に記憶されている処理手順に従つて動作す
る演算処理回路とを含むモード制御回路を有し、
該モード制御回路は演算結果に基づいて前記書き
込みアドレスカウンタの書き込み停止アドレス値
を前記比較器にセツトして前記書き込みアドレス
カウンタを前記書き込み停止アドレス値に達する
まで動作させて前記ラインメモリに復号化ライン
を生成することを特徴とするフアクシミリの復号
化回路。 ２ 前記モード制御回路は、前記記憶素子と演算
回路を含み、さらに前記読み出しアドレスカウン
タの出力値および復号化データを入力する入力ポ
ートと、該入力に対する演算結果および制御信号
を出力する出力ポートを有するマイクロプログラ
ムシステムと、該マイクロプログラムシステムか
ら出力される前記演算結果と前記制御信号に応じ
て復号化を実行し復号データを前記マイクロプロ
グラムシーケンスの入力ポートに送出する復号化
部とから構成されることを更に特徴とする特許請
求の範囲第１項に記載のフアクシミリの復号化回
路。 ３ 前記マイクロプログラムシステムは、実行す
べき処理を指定するインストラクシヨンの集合と
してのプログラムを格納するマイクロプログラム
ROMと、該マイクロプログラムROMの出力を
１サイクル毎に格納するパイプラインレジスタ
と、該パイプラインレジスタの出力によつて制御
され次のサイクルにおいて実行するべき処理イン
ストラクシヨンのアドレスを前記マイクロプログ
ラムROMに出力するシーケンサと、前記参照ラ
イン変化点検出回路と比較器と復号化部からの出
力信号を入力するセレクタとを有し、該セレクタ
は前記パイプラインレジスタに格納された前記イ
ンストラクシヨンによつて複数の入力から１つを
選択して前記シーケンサにコンデイシヨン信号を
出力し、前記シーケンサは該コンデイシヨン信号
に応じて次のマイクロプログラムROMへのアド
レスを決定することを更に特徴とする特許請求の
範囲第２項に記載のフアクシミリの復号化回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58127166A JPS6019360A (ja) | 1983-07-12 | 1983-07-12 | フアクシミリの復号化回路 |
| CA000458576A CA1219945A (en) | 1983-07-12 | 1984-07-11 | Method and circuit for demodulating encoded data of facsimile apparatus |
| US06/630,160 US4626921A (en) | 1983-07-12 | 1984-07-12 | Method and circuit for demodulating encoded data of facsimile apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58127166A JPS6019360A (ja) | 1983-07-12 | 1983-07-12 | フアクシミリの復号化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6019360A JPS6019360A (ja) | 1985-01-31 |
| JPH0220195B2 true JPH0220195B2 (ja) | 1990-05-08 |
Family
ID=14953282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58127166A Granted JPS6019360A (ja) | 1983-07-12 | 1983-07-12 | フアクシミリの復号化回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4626921A (ja) |
| JP (1) | JPS6019360A (ja) |
| CA (1) | CA1219945A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4760461A (en) * | 1986-02-28 | 1988-07-26 | Kabushiki Kaisha Toshiba | Binary data compression and expansion processing apparatus |
| JPS63138881A (ja) * | 1986-11-29 | 1988-06-10 | Hitachi Ltd | Ｍｒ符号伸長装置 |
| JP2624659B2 (ja) * | 1986-12-08 | 1997-06-25 | 株式会社日立製作所 | 重畳ブロック復号化装置 |
| US4839738A (en) * | 1987-04-22 | 1989-06-13 | Advanced Micro Devices, Inc. | Apparatus for decoding facsimile coded data to image data with coding and reference line windowing and color change detection |
| US4809081A (en) * | 1987-06-10 | 1989-02-28 | Gould Inc. | Method and apparatus for decompressing encoded data |
| JPH02501699A (ja) * | 1987-08-17 | 1990-06-07 | ディジタル イクイプメント コーポレーション | Ｃｃｉｔｔ符号化された絵素から絵素像データを生成するシステム |
| US4968135A (en) * | 1987-08-17 | 1990-11-06 | Digital Equipment Corporation | System for producing pixel image data from CCITT encoded pixel data |
| EP0469716B1 (en) * | 1990-07-03 | 1997-04-23 | Canon Kabushiki Kaisha | Image processing apparatus |
| JP2510353B2 (ja) * | 1990-11-07 | 1996-06-26 | 村田機械株式会社 | 画像デ―タのスム―ジング処理方法 |
| EP0493086B1 (en) * | 1990-12-24 | 1997-05-21 | Xerox Corporation | Data decoding apparatus |
| US5206734A (en) * | 1990-12-24 | 1993-04-27 | Xerox Corporation | Look ahead for high speed CCITT decompressor |
| JPH0541807A (ja) * | 1991-07-04 | 1993-02-19 | Nec Ic Microcomput Syst Ltd | 二次元復号化装置 |
| JP5509957B2 (ja) * | 2010-03-18 | 2014-06-04 | 株式会社リコー | 画像処理装置および画像処理方法、ならびに、画像形成装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3927251A (en) * | 1973-05-18 | 1975-12-16 | Rca Corp | Method and apparatus for the detection and control of errors in two-dimensionally compressed image data |
| JPS54134919A (en) * | 1978-04-12 | 1979-10-19 | Fujitsu Ltd | Restoration system for compressed data |
| CA1128645A (en) * | 1978-07-31 | 1982-07-27 | Yasuhiro Yamazaki | Transmission method and system for facsimile signal |
| JPS55128967A (en) * | 1979-03-28 | 1980-10-06 | Ricoh Co Ltd | Encoding device |
| JPS57162884A (en) * | 1981-03-31 | 1982-10-06 | Fujitsu Ltd | Image data restoration processor |
| JPS57181272A (en) * | 1982-04-28 | 1982-11-08 | Hitachi Ltd | Binary picture decoding |
| US4486784A (en) * | 1982-12-27 | 1984-12-04 | International Business Machines Corporation | Image compression systems |
-
1983
- 1983-07-12 JP JP58127166A patent/JPS6019360A/ja active Granted
-
1984
- 1984-07-11 CA CA000458576A patent/CA1219945A/en not_active Expired
- 1984-07-12 US US06/630,160 patent/US4626921A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4626921A (en) | 1986-12-02 |
| CA1219945A (en) | 1987-03-31 |
| JPS6019360A (ja) | 1985-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4597016A (en) | Encoding/decoding system | |
| JPH0220195B2 (ja) | ||
| US5109333A (en) | Data transfer control method and apparatus for co-processor system | |
| JPH0740252B2 (ja) | マルチプロセツサシステム | |
| US20020002666A1 (en) | Conditional operand selection using mask operations | |
| KR910000742B1 (ko) | 2진 데이타 압축·신장 처리장치 | |
| JP2924964B2 (ja) | 画像情報符号化装置、画像情報復号化装置及び画像情報符号化復号化装置 | |
| JPS5980063A (ja) | フアクシミリの符号化回路 | |
| US5345316A (en) | Image data encoding/decoding apparatus for concurrent processing of multiple image data streams | |
| US5230042A (en) | Digital image processing apparatus | |
| US5742842A (en) | Data processing apparatus for executing a vector operation under control of a master processor | |
| US5475828A (en) | Digital processor having plurality of memories and plurality of arithmetic logic units corresponding in number thereto and method for controlling the same | |
| JPH0220034B2 (ja) | ||
| US5479165A (en) | Two-dimensional coding apparatus | |
| JP2002077637A (ja) | 画像符号化装置及び画像符号化方法 | |
| JP2551397B2 (ja) | 画像信号符号化システム | |
| US5349369A (en) | Image interpolation circuit | |
| JP2624843B2 (ja) | 符号化装置 | |
| US7606996B2 (en) | Array type operation device | |
| JPH07274008A (ja) | ファクシミリ装置 | |
| JPH06164945A (ja) | ファクシミリ装置 | |
| JPH01318463A (ja) | 画像情報符号化装置 | |
| JPH02257292A (ja) | 画像メモリ用アドレス発生器 | |
| JPS6282769A (ja) | 符号化装置 | |
| JPH0136131B2 (ja) |