JPH0214728B2 - - Google Patents

Info

Publication number
JPH0214728B2
JPH0214728B2 JP62003446A JP344687A JPH0214728B2 JP H0214728 B2 JPH0214728 B2 JP H0214728B2 JP 62003446 A JP62003446 A JP 62003446A JP 344687 A JP344687 A JP 344687A JP H0214728 B2 JPH0214728 B2 JP H0214728B2
Authority
JP
Japan
Prior art keywords
data
register
integer
calculation
reciprocal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62003446A
Other languages
English (en)
Other versions
JPS62271018A (ja
Inventor
Junichi Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP344687A priority Critical patent/JPS62271018A/ja
Publication of JPS62271018A publication Critical patent/JPS62271018A/ja
Publication of JPH0214728B2 publication Critical patent/JPH0214728B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Calculators And Similar Devices (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、xyおよびx1/yの演算方式に関す
る。
〔従来技術とその問題点〕
一般に関数計算用の小型電子式計算機には、数
値xと数値yを入力してxyあるいはx1/yの計算を
行う機能が備えられている。そして、この種の小
型電子式計算機では、上記数値yがその逆数を作
成することにより整数となるような小数である場
合にも、数値yを小数としてxyあるいはx1/yの演
算ループを使用して答を得ていた。
しかしながら、上記xyおよびx1/yの演算は、数
値yが小数の場合、数値yが整数である場合に比
して演算精度が劣るものであり、上述したよう
に、数値yがその逆数を作成して整数となるよう
な小数である場合、数値yを小数としてxyあるい
はx1/yを演算した答と、上記数値yの逆数である
整数を数値yとしてxyをx1/yにあるいはx1/yをxy
に置換えて演算した答とが異なる場合があつた。
一方、上記小型電子式計算機は、xが負数の場
合は答が虚数となる場合があるためにエラーとし
て処理していた。
しかしながら、xyにおいてxが負数であつても
yが整数の場合は答が存在し、またx1/yにおいて
yが奇数の場合すなわち負数の奇数乗根には少な
くとも1つの実根が存在するものであり、従来の
小型電子式計算機ではこれらの答を得ることがで
きないという欠点があつた。
このような欠点を解決するための手段として、
数値yが整数あるいは奇数であるか否かを判断す
る判断手段を設け、該判断手段により数値yが整
数あるいは奇数であると判断された場合には、数
値xが負数であつてもxyの答、あるいはx1/yの実
根を求め得る演算方式が考えられる。
しかしながら、上記のような演算方式が従来の
小型電子式計算機を基に実施された場合にあつて
も、数値yが小数である場合には、エラーとして
処理されてしまい、実際には数値yが小数であつ
ても、その逆数が整数である場合には、その逆数
を数値yに入力しxyをx1/y、x1/yをxyに置換えて
演算を行なうことにより実数値が得られる可能性
があるにも拘わらず、このような答を得ることが
できないという欠点を有していた。
〔発明の目的〕
この発明は、上記の事情に鑑み、xyあるいは
x1/yの演算を行う際に、数値yが小数であつてそ
の逆数が整数となる場合にあつては、精度の高い
演算を行うとともに、xが負数である場合にyが
整数あるいは奇数であるかを判断し実数値の答を
得るようにした場合にあつても、適用でき得るよ
うにした演算方式を提供することを目的としたも
のである。
〔発明の要点〕
この発明は、上述した目的を達成するために、
xyあるいはx1/yの演算指定時に、データyが整数
か否かを判断し、整数ではないと判断された場合
には上記データyの逆数を作成しその逆数が整数
か否かを判断し、上記逆数が整数である場合には
その逆数をデータyとし、xyの演算指定時には
x1/yの演算を、またx1/yの演算指定時にはxyの演
算を行うようにしたことを要点とする。
〔実施例〕
以下、図面を参照してこの発明の一実施例につ
き説明する。第1図において10はテンキー10
1、+,−,×,÷等のフアンクシヨンキー102の
他に、フアンクシヨンキーの一種ではあるがxyを
求めるキー103、x1/yを求めるキー104及び
イコールキー105を備えたキーボードである。
このキーボード10は制御部11から入力される
タイミング信号を基に操作されたキーのキーコー
ドを作成して制御部11へ送出すると共に、入力
セレクタ12を介してRAM13へ送出する。入
力セレクタ12は種々の入力信号の中から制御部
11に指示された信号を選択して上記RAM13
に供給する回路である。また、RAM13はxyあ
るいはx1/yにおけるデータxあるいは表示データ
を記憶するXレジスタ131、データyを記憶す
るYレジスタ132、補助用のY′レジスタ13
3、演算の命令コードを記憶するFレジスタ13
4、カウンタとして使用されるCレジスタ13
5、サインフラグを記憶するSレジスタ136及
び図示しない演算用のレジスタから成つている。
なお、xs,ys,y′sは正負を示すサインフラグを記
憶するサイン桁で、負数のときサインフラグは
「1」となる。このRAM13のアドレス及び読
出し/書込み指定は上記制御部11によつて成さ
れるもので、このRAM13の内容は制御部11
に制御される出力セレクタ14にてどのレジスタ
の内容をどこへ出力するかが選択され、演算回路
15、絶対値作成回路16、逆数作成回路17及
び判断回路18に出力される。また、上記Xレジ
スタ131の内容は上記出力セレクタ14を介し
て図示しない表示部へ送出され表示される。上記
演算回路15は制御部11から制御信号aが印加
された時にXレジスタ131に記憶されているデ
ータx、Yレジスタ132に記憶されているデー
タy及びFレジスタ134に記憶されているxyあ
るいはx1/yの命令コードを読込んでxyあるいは
x1/yの演算を行なう回路で、その演算結果は入力
セレクタ12を介してRAM13のXレジスタ1
31に入力される。また他の演算を指定する命令
コードが入力された時には、その命令コードに応
じた演算を行なう。上記絶対値作成回路16は制
御部11から制御信号bが印加された時に、入力
されたデータの絶対値を作成する回路である。上
記逆数作成回路17は、制御部11から制御信号
Cが印加された時に、入力されたデータの逆数を
作成する回路である。また、上記判断回路18
は、制御部11から供給される制御信号に応じて
入力されたデータのの整数/小数判断、正数/負
数判断、奇数/偶数判断、xy指定かx1/y指定かの
判断等の各種判断処理を行ない、その判断結果を
制御部11へ送出する。なお、この制御部11は
システム全体を制御するもので、キーボード10
から入力されたキーコードを判断して各回路に制
御信号を送出すると共に、全体のタイミング制御
を行なう。
次に、上記の様に構成されたこの実施例の動作
を、第2図のフローチヤートを参照して説明す
る。
まず、xyあるいはx1/yの計算を行なうにあたつ
ては、キーボード10のテンキー101よりxの
データを置数し、次にxyキー103あるいはx1/y
キー104を操作する。そしてテンキー101よ
りyのデータを置数した後、イコールキー105
を操作する。キーボード10から出力されたデー
タxは入力セレクタ12を介してRAM13のX
レジスタ131に書込まれる。このとき制御部1
1からは入力セレクタ12に対しキーボード10
からの信号を選択させる制御信号が与えられ、
RAM13に対しXレジスタ131のアドレスを
指定し更に書込みを指定する制御信号が与えられ
る。また、キーボード10から出力されたデータ
yは同様にしてYレジスタ132に書込まれ、xy
あるいはx1/yの命令コードはFレジスタ134に
書込まれる。しかして、イコールキー105を操
作することによつて制御部11はその操作信号を
読取り、第2図のフローをスタートさせる。ステ
ツプS1ではRAM13内のCレジスタ135及び
Sレジスタ136をクリアする。RAM13内の
レジスタをクリアする場合は、入力セレクタ12
のゲートをすべて閉じ、RAM13の所定のアド
レスを指定して書込みを行なえばよい。次にステ
ツプS2では、Yレジスタ132に書込まれている
データyを出力セレクタ14を介して判断回路1
8へ読出し、整数であるか小数であるかの判断を
行なう。その判断結果が整数であれば制御部11
はステツプS9の制御を行ない、小数であればステ
ツプS3の制御を行なう。このステツプS3以降の動
作は、小数であるデータyの逆数をとることによ
つて整数になる可能性をチエツクするものであ
る。すなわち、ステツプS3ではFレジスタ134
に書込まれている演算の命令コードを判断回路1
8が読込んでxy指定であるかx1/y指定であるかを
判断する。その判断結果がxyであればステツプS4
を実行してx1/yの命令コードを制御部11からF
レジスタ134に書込み、x1/yであればステツプ
S5を実行してxyの命令コードをFレジスタ134
に書込むことによつて、Fレジスタ134内の演
算の命令コードについてxyとx1/yの交換を行な
う。次にステツプS6において、制御部11は
RAM13のCレジスタ135のアドレスを指定
してインクリメント指令を与え、Cレジスタ13
5の内容をインクリメントさせた後、判断回路1
8に読出してその内容を判断する。そして内容が
「1」であればステツプS7へ進み「2」であれば
ステツプS8へ進むが、初めにCレジスタ135は
クリアされているので、第1回目はステツプS7へ
進む。ここでは、Yレジスタ132内のデータy
を一旦Y′レジスタ133へセイブした後、Yレ
ジスタ132内のデータyを逆数作成回路17へ
送出してデータyの逆数を作成し、得られたデー
タ1/yをYレジスタ132に書込む。そして上
述のステツプS2へ戻つて再びYレジスタ132の
内容が整数であるか小数であるかの判断を行な
う。すなわち、データyを逆数1/yに変換する
と共に演算の命令コードxyとx1/yを入れかえれば
元の演算と等価であるから、小数であつたデータ
yを逆数にすることによつて整数になるか否かの
チエツクが可能となるわけである。上記ステツプ
S2で再度の整数/小数判断を行なうことによつて
整数であることが判断されればステツプS9へ進む
が、まだ小数のままであれば上記ステツプS3及び
S4あるいはS5を実行してFレジスタ134内の命
令コードを元の命令コードに戻す。そしてステツ
プS6でCレジスタ135の内容をインクリメント
した後判断回路18で判断し、今回はCの内容が
「2」となることによつてステツプS8に進みY′レ
ジスタ133にセイブされていたデータyをYレ
ジスタ132に戻すものである。そしてステツプ
S10にて演算が行なわれるもので、本実施例にお
いてはxyあるいはx1/yにおいてデータyが小数で
あつて逆数にしても整数とならない場合は従来同
様の演算を行なう。すなわち、xが負数であれば
エラーとなる。このステツプS10の演算は、RAM
13から出力セレクタ14を介してXレジスタ1
31、Yレジスタ132、Fレジスタ134の内
容が各々演算回路15に供給され、Fレジスタ1
34内の命令コードに基づいて演算を行ない、演
算結果を入力セレクタ12を介してXレジスタ1
31に入力する。
一方、データyが整数の時はステツプS9にてデ
ータxの正負を判別する。すなわち判断回路18
はXレジスタ131の内容を読込んで判断し、正
であれば何等問題は生じないのでステツプS10へ
進み従来通りの演算を行なう。また、データxが
負の場合は、ステツプS11へ進み、判断回路18
はデータyが奇数であるか偶数であるかの判断を
行なう。その判断結果が偶数であればステツプ
S12に進み更にFレジスタ134に記憶されてい
る命令コードがxyかx1/yであるかを判断しx1/yで
あると判断された時はそのままステツプS10へ進
み従来通りの演算が行なわれる。すなわちx1/yに
おいてxが負でありyが奇数でなければエラーと
なる。またステツプS11においてデータyが奇数
と判断されるとSレジスタ136に制御部11か
ら「1」を書込み、次のステツプS14でXレジス
タ131からデータxを絶対値作成回路16へ送
出して絶対値を作成し再びXレジスタ131へ書
込む。また上記ステツプS12でFレジスタ134
に記憶されている命令コードがxyと判断されたと
きも上記ステツプS14が実行される。従つて、次
のステツプS10ではデータxの絶対値|x|に対
して演算が実行されることになり、データxが負
であつてもエラーとなることはない。演算終了後
に実行されるステツプS15では、Sレジスタ13
6の内容をXレジスタ131のサイン桁に書込
む。すなわち、上記ステツプS14にてデータxの
絶対値をとつた場合にはステツプS13にてSレジ
スタ136に「1」が書込まれているので、ここ
で再びデータxに負号をつけることができる。な
お他の場合はSレジスタ136の内容は「0」の
ままであるから問題はない。しかして、Xレジス
タ131内に書込まれた演算結果が出力セレクタ
14を介して図示しない表示部へ送られ表示され
るものである。
〔効果〕
以上詳細に説明したように、この発明によれ
ば、xyあるいはx1/yの演算指定時に、データyが
小数である場合その逆数が整数であるか否かを判
断し、上記逆数が整数である場合にはその逆数を
データyとし、xyの演算指定時にx1/yの演算を、
x1/yの演算指定時にはxyの演算を行うようにした
から、例えば1/0.5のように実質的に整数であつ
ても表現形態が違うため小数となつているような
データに対する演算精度を向上させることができ
るとともに、xが負数である場合にyが整数ある
いは奇数であるか判断し実数値の答を得るように
した場合にあつても、十分適用でき得る等の利点
を有する。
【図面の簡単な説明】
第1図はこの発明の一実施例を説明する回路構
成図、第2図はこの発明の動作を説明するフロー
チヤートである。 10……キーボード、13……RAM、15…
…演算回路、16……絶対値作成回路、17……
逆数作成回路、18……判断回路。

Claims (1)

    【特許請求の範囲】
  1. 1 データx及びデータyに対するxyおよびx1/y
    の演算機能を備えた演算手段と、データyが整数
    であるか否かを判断する判断手段と、この判断手
    段によりデータyが整数でないと判断された場合
    に該データyの逆数1/yを作成する逆数作成手
    段と、上記逆数作成手段により作成されたデータ
    1/yを上記判断手段に入力する手段とを備え、
    この判断手段により上記データ1/yが整数と判
    断された場合は、データ1/yをデータyに置き
    換え、xyの演算指定時にx1/yの演算を行ない、
    x1/yの演算指定時にxyの演算を行なうようにした
    ことを特徴とする演算方式。
JP344687A 1987-01-09 1987-01-09 演算方式 Granted JPS62271018A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP344687A JPS62271018A (ja) 1987-01-09 1987-01-09 演算方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP344687A JPS62271018A (ja) 1987-01-09 1987-01-09 演算方式

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP5009180A Division JPS56147241A (en) 1980-04-15 1980-04-15 Operation system

Publications (2)

Publication Number Publication Date
JPS62271018A JPS62271018A (ja) 1987-11-25
JPH0214728B2 true JPH0214728B2 (ja) 1990-04-09

Family

ID=11557565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP344687A Granted JPS62271018A (ja) 1987-01-09 1987-01-09 演算方式

Country Status (1)

Country Link
JP (1) JPS62271018A (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5168142A (ja) * 1974-12-10 1976-06-12 Sharp Kk Shisukansukeisanki
JPS5124144A (ja) * 1974-12-13 1976-02-26 Sharp Kk Denshishikitakujokeisanki
JPS592059B2 (ja) * 1976-09-06 1984-01-17 シャープ株式会社 計算機

Also Published As

Publication number Publication date
JPS62271018A (ja) 1987-11-25

Similar Documents

Publication Publication Date Title
JPH0792789B2 (ja) グラフ表示装置
JPS609293B2 (ja) キ−入力制御方式
US4410956A (en) Exponential operation device
US4519045A (en) Electronic data processing apparatus with equation operating system having improved unary operation implementation
US4761750A (en) Electronic calculator with a program calculation function
JP3498323B2 (ja) 電子式計算機及び演算処理方法
JPH06168104A (ja) 電子式計算機
US4495592A (en) Electronic data processing apparatus with equation operating system having implied multiplication of two hierarchical ranks
JPH0124660Y2 (ja)
JPS6227930Y2 (ja)
JPH021627Y2 (ja)
JPH01158556A (ja) 卓上電子計算機の演算モード設定装置
EP0729105A1 (en) Computer with a check function
JPS62271018A (ja) 演算方式
JPS594056B2 (ja) キ−入力制御方式
US4651295A (en) Electronic desk-top calculator
JPS61275959A (ja) グラフ表示制御装置及びグラフ表示制御方法
JPS6037634Y2 (ja) カレンダ印字装置
JPH07319822A (ja) チェック機能付小型計算機
JPS6113623B2 (ja)
JPS59187201A (ja) 電子スケ−ル
JPH04128349U (ja) 小型電子式計算機
JPH082749Y2 (ja) 多機能電卓
JPS6315958Y2 (ja)
JPH10260941A (ja) 計算機