JPS592059B2 - 計算機 - Google Patents

Description

【発明の詳細な説明】 本発明はシグナム（ Ｓｉｇｎａｍ）計算（符号関数計
算）を簡単に実行させ得る計算機を提供するものである
。

即ち、演算式の中にはある変数Ｘの条件（Ｘ＞０、Ｘ：
０、Ｘ＜０・）によつて演算式が変る場合あり、この様
な変数を使用した計算を実行するにおいて簡単な操作で
その計算の実行を可能にしたものであり、この計算のた
めの特別のキー（「Π口キー）を備えた計算機にある。

今、例えがｆ（ｘ）＝（−１）ｎＡ＋（−１）ｍＢの演
算を行う場合にｎ、ｍの条件によつて次の４つの演算式
を必要とする。

従来、この様な計算を実行させる場合には各変数（（−
１）ｎ、（−１）ｍ）の符号によつて４つの演算式を用
意しており、変数部分の解に応じて４つの演算式の一つ
を選択し、そしてその計算の実行を行うものであつた。

即ち、第１図に従来の計算機の動作を示すフローチャー
トを示したものであり、Ｃは変数部分（−１）ｎについ
てのジヤツジ、Ｄは変数部分（−１）ｍについてのジヤ
ツジである。

そしてジヤツジＣ及びＤの符合に応じて４つの演算式の
一つが選択されるものである。この様に従来の計算機に
おいては上記計算例の実行を行わせるに４つの演算式を
用意させる必要があるため、プログラムのステップ数が
増加しまた複雑な計算になるとそのためのプログラムの
ステップ数が膨大となつてしまうものであり、またその
計算操作も面倒であつた。

本発明は上記の様な従来欠点に鑑みて特にシダナム計算
に関してその変数部分のデータについての符合のジヤツ
ジを命令させるシグナム・キーを特別に設け、このジヤ
ツジに応答して演算制御部が演算制御信号を出力するこ
とによつて各種演算を実行させ、これによつて操作並び
にプログラム ．″ステツプが簡単になるものとしたも
のである。

以下本発明について図のプロツク回路を説明するに、該
実施例では例示的にｆ（ｘ）−（−１）ＮＡ＋（−１）
ＭＢの演算について示す。図において、１及び２は演算
用レジスタであり、ノメモリ一から読出されたデータ或
は数値キー等のキー操作により入力されたデータが入力
Ａ或は入力Ｂから夫々対応するレジスタに導入される。

この人力Ａは演算制御部７からライン５１に出力される
制御信号によつてアンドゲート２１、オアゲート２３を
介してレジスタ１に導入され、該レジスタ１の１Ａは符
合桁である。又、入力Ｂは演算制御部７からライン５３
に出力される制御信号によつてアンドゲート２４、オア
ゲート２６を介してレジスタ２に導入され、該レジスタ
２の２Ａは符合桁である。

上記演算用レジスタ１，１のデータは演算制御部７から
ライン５２に出力される制御信号が導入されたアンドゲ
ート２２．２５を介する夫々循壌路を構成しており、ま
た演算制御部７からライン５６及び５７に出力される演
算制御信号によつてゲート２９〜３４の内の指示された
ゲートを介して加減算器５に導入される。

前記加減算器５はａ入力とｂ入力の加算或はａ入力から
ｂ入力の減算を実行するものとなつており、演算制御部
７からライン６３に出力される信号；つまり出力０１７
で加減算器５に加算命令また出力″０７で減算命命；に
よつて加算或は減算の指示が行われる。

この加減算器５の出力は１桁バツフア６を通つて演算制
御部７からライン５０によつて制御信号が与えられたア
ンドゲート２０そしてオアゲート２３を介してレジスタ
１に導入される。

３及び４はシグナム（Ｓｉｇｎａｍ）計算用レジスタで
あり、変数部分についてのデータが該データの記憶され
ている記憶手段から入力Ｃ或はＤから夫々対応するレジ
スタに導入される。

即ち、シグナム計算の命令を行わせる操作キー（Ｄ亘田
キー）に関連して記憶手段のデータを指示する操作キー
或はプログラムによる命令に応答して演算制御部７から
ライン５４及び５５に出力される制御信号によつてアン
ドゲート２７，２８が制御され、入力Ｃからのデータは
アンドゲート２７を介してレジスタ３に導入され、該レ
ジスタ３の３Ａは符合桁となつている。

また入力Ｄからのデータはアンドゲート２８を介してレ
ジスタ４に導人され、該レジスタ４の４Ａは符合桁とな
つている。上記レジスタ３及び４の符合桁３Ａ及び４Ａ
はデータがマイナス（−）であれば論理７ビが導入され
またプラス（＋）であれば論理″０″が導入されるもの
となつており、符合桁３Ａからの出力ライン６１はアン
ドゲート３５に入力されまた符合桁４Ａからの出力ライ
ン６２はアンドゲート３６に入力されている。

このアンドゲート３５及び３６の他方の入力として演算
制御部７からのライン５８，５９が接続され、操作キー
（匿亘団・キー）の操作に応答してライン５８，５９に
出力される。

また、これらのアンドゲート３５及び３６のゲート出力
はオアゲート３７を介してフリツプフロツプ８に導入さ
れる。

このフリツプフロツプ８は上記したレジスタ３，４の符
合桁がマイナスであればセツトされまたプラスであれば
りセツトされるものとなつている。

即ち、レジスタ３の符合桁３Ａがマイナスである場合に
出力０ピがライン６１からアンドゲート３５に導入され
、ライン５８に出力があるとアンドゲート３５が導通し
て出力７１／′がフリツプフロツプ８のセツト側に導入
される。また、符合桁３Ａがプラスである場合にライン
６１は出力２・０２であり、ライン５８に出力があつて
もアンドゲート３５は非導通となつてゲート出力がなく
、その結果インバータ３８を介するフリツプフロツプ８
のりセツト側が出力７１２となつてりセツトされる。こ
れと同様にレジスタ４の符合桁４Ａのマイナス或はプラ
スの状態によつてアンドゲート３６が導通、非導通とな
つてマイナス時にフリツプフロツプ８がセツトされまた
プラスの時にフリツプフロツプ８がりセツトされる。こ
のフリツプフロツプ８のセツト出力はライン６０から演
算制御部７に導入され、セツト出力〃１！′の時に該演
算制御部７内の内部レジスタに一１が記憶される。

またこのセツト出力がＩＯ″の時にはレジスタ３及び４
のデータをライン６４，６５から演算制御部７に導入さ
せてデータが１０Ｉか否かを判定し、その結果データが
Ｉ／０Ｉである時内部レジスタに１０Ｉを導入し更に〃
ｏｌでない時に内部レジスタにＩＩ″を導入するものと
なしている。

結局、操作キー（区亘団・キー）の操作によつて変数部
分のデータについてその符合及びデータから変数部分の
条件（Ｘ〉０，Ｘ＝０，Ｘ〈０）を検出し、その条件が
演算制御部７内に記憶導入されるものとなつている。演
算制御部７はシグナム計算の命令を行わせる操作キー（
区亘＼・キー）、数値キー及びその他フアツシヨンキ一
からの入力信号が導入されている。

上記した制御回路の動作について説明するに、演算例の
（−１）ｎ及び（−１）ｍの変数部分はＮ，ｍの変数の
奇偶によつて−１，＋１或はＯになり、この変数部分の
データを記憶手段に導入させている。そしてシグナム計
算の実行に際し操作キー（ＳＧＮ・キー）を操作してシ
グナム計算の命令を行い、この操作に関連して変数部分
のデータを指示するキー操作を行う。

即ち、上記（−１）ｎのデータが記憶手段（メモリー）
Ｃに導入されまた（−１）ｍのデータが記憶手段Ｄに導
入されていたとすると、上記演算例ｆ（ｘ）＝（−１）
ＮＡ＋（−１）ＭＢに関してはＳＧＮＴＥＬ閃因ｍ区亘
団ｍ閃とキー操作を行うことによりこのシグナム計算を
実行，するものである。

このキー操作に関連して順次説明するに、囲・キーの操
作によつて演算制御部７にシグナム計算命令が導入され
その後の団キーによつて記憶手段Ｃの変数部分（−１）
ｎのデータが指示され、この命令が演算制御部７に導入
される。

演算制御部７は上記入力に応答してライン５４に信号を
出力させてアンドゲート２７を有効とし、入力Ｃから記
憶手段Ｃのデータがシグナム計算用レジスタ３に導入さ
れる。そして、その導入されたデータに関する符合が符
合桁３Ａに導入され、マイナスでは１１″がまたプラス
では″１０Ｉが導入されている。

また、［互阻・キーに応答してライン５８に信号を出力
させてアンドゲート３５を有効となして上記符合桁３Ａ
からの出力がアンドゲート３５、オアゲート３７を介し
てフリツプフロツプ８に入力され、符合桁３Ａがマイナ
スであればセツトされまたプラスであればりセツトされ
る。

このフリツプフロツプ８のセツト出力はライン６０から
演算制御部７に導入され、セツト出力が１１Ｉである場
合（符合桁３Ａがマイナス）に演算制御部７の内部レジ
スタに７一１″を発生させる。

また、前記セツト出力がＩＯＩである場合（符合桁３Ａ
がプラス）にシグナム計算用レジスタ３のデータをライ
ン６４から演算制御部７に導入させてデータがＩＯＩか
否かを判定させ、データがＩＯｌの時に内部レジスタに
ＬＯＩを発生させ又データがＩＯ″でない時に内部レジ
スタに７＋１１を発生させる。この動作は区亘刈キーに
よる指示に応答して変数部分のデータについての条件（
Ｘ＞０，Ｘ二０，Ｘ＜Ｏ）を検出するものである。

続いて演算指示信号である閃キーと演算レジスタ１に入
力すべきデータＡを導入させる囚キーを操作する（囚キ
ーはデータであるので実際には数値キー操作であるが、
今この実施例ではデータが記憶手段Ａに導入されていて
因キーによつて記憶手段（メモリー）囚を指定した場合
であり、またＢキーについても記憶手段（メモリー）を
指定した場合として示している。

）。すると演算制御部７からライン５１に信号が出力さ
れてアンドゲート２１が有効となり、入力Ａより記憶手
段Ａのデータがアンドゲート２１、オアゲート２３を介
して演算レジスタ１に導入されると共に上記演算制御部
７の内部レジスタに発生させた検出結果のデータと演算
レジスタ１のデータとの掛算を行わせこの結果が演算レ
ジスタ１に導入される（この掛算を行わせる回路構成部
分については図において特に記載していないが、通常の
掛算操作と同様に行ない得る）。

次に円キー操作によつて加算指示されるが、これを演算
制御部７が記憶する。

続いて区亘団キーの操作とその後のｍキーの操作によつ
て記憶手段Ｄの変数部分（−１）ｍについてのデータが
指示され、この命令が演算制御部７に導入される。

演算制御部７は上記入力に応答してライン５５に信号を
出力させてアンドゲート２８を有効とし、入力Ｄから記
憶手段Ｄのデータがシグナム計算用レジスタ４に導入さ
れる。

そして、その導入されたデータに関する符合が符合桁４
Ａに導入される。また、区亘団・キーに応答してライン
５９に信号を出力させてアンドゲート３６を有効となし
て上記符合桁４Ａからの出力がアンドゲート３６、オア
ゲート３７を介してフリツプフロツプ８に入力され、符
合桁４Ａがマイナスであればセツトされまたプラスであ
ればりセツトされる。このフリツプフロツプ８のセツト
出力はライン６０から演算制御部７に導入され、上記し
た条件の検出と同様な動作で演算制御部７の内部レジス
タに′１−１１，″０″，〃＋１〃かが発生される。

つまり、セツト出力が１１１／であると−１を発生させ
またセツト出力がＩＯＩであるとレジスタ４のデータを
ライン６５から演算制御部７に導入してデータが／／Ｏ
／／か否かを判定して７０！Ｉ／′＋１１の検出を行う
ものである。続いて演算指数の因キーと演算レジスタ２
に入力すべきデータＢを導入させるｍキーを操作すると
演算制御部７からライン５３に信号が出力されてアンド
ゲート２４が有効となり、入力Ｂより記憶手段Ｂのデー
タがアンドゲート２４、オアゲート２６を介して演算レ
ジスタ２に導入されると共に上記演算制御部７の内部レ
ジスタに発生させた検出結果のデータと演算レジスタ１
のデータとの掛算を行わせ、この結果が演算レジスタ１
に導入させる。

そして演算制御部７内には円キーによる加算指示命令と
シグナム計算用レジスタ３のデータに関する条件結果と
レジスタ４のデータに関する条件結果が記憶されている
ことから、これらによつてレジスタ１と２に導入された
データについてＡ＋Ｂ，Ａ−Ｂ，−Ａ＋Ｂ，−Ａ−Ｂ１
の演算の内の一つが選択されることになる。

演算制御部７がＡ＋Ｂを検出する吉ライン６３に信号″
ビを出力して加減算器５に加算命令を指示しまたライン
５７に信号を出力させてアンドゲート３０，３２を有効
となし、レジスタ１のデータをアンドゲート３０、オア
ゲート３１を介して加減算器５のａ側に導入させまたレ
ジスタ２のデータをアンドゲート３２、オアゲート３４
を介して加減算器５のｂ側に導入させて加算を行わせる
。

その加算結果はバツフア６そして演算制御部７からライ
ン５０に信号が出力されて有効となつているアンドゲー
ト２０、オアゲート２３を介してレジスタ１に導入され
る。演算制御部７がＡ−Ｂと検出するとライン６３に信
号ＩＯ″を出力して加減算器５に減算命令を指示しまた
上記と同様にアンドゲート３０，３２を有効となしてレ
ジスタ１のデータを加減算器５のａ側にそしてレジスタ
２のデータを加減算器５のｂ側に導入させ、その結果を
レジスタ１に導入させる。

演算制御部７が−Ａ＋Ｂを検出するとライン６３に信号
ＩＯ′５を出力して加減算器５に減算命令を指示しまた
ライン５６に信号を出力させてアンドゲート２９，３３
を有効となし、レジスタ１のデータをアンドゲート３８
、オアゲート３４を介して加減算器５のｂ側に導入させ
そしてレジスタ２のデータをアンドゲート２９、オアゲ
ート３１を介して加減算器５のａ側に導入させ、その結
果をレジスタ１に導入させる。

演算制御７が−Ａ−Ｂを検出するとライン６３に信号″
１１を出力して加減算器５に加算命令を指示しまたアン
ドゲート３０，３２を有効となしてレジスタ１のデータ
を加減算器５のａ側にそしてレジスタ２のデータを加減
算器５のｂ側に導入しその結果をレジスタ１に導入させ
る。

以上の様に本発明においては変数部分に関するデータに
ついての条件（Ｘ〉０，Ｘ：１０，Ｘ＜Ｏ）検出を指示
する操作キーと前記キーの指示に応答して前記データの
条件検出を実行する検出手段とその検出結果に応答して
演算制御信号を出力する演算制卸部を有し、その演算制
御部が検出結果に応答して演算制御信号を制御すること
で各種演算を実行させることができ、上記操作キー（区
亘団キー）によつて変数部分の条件が簡単に検出できる
ことからこの操作が極めて簡単になると共に上記実施例
の演算式ｆ（ｘ）＝（−１）ＮＡ＋（−１）ＭＢの場合
にｆ（ｘ）＝ＳＧＮ．Ｃ．Ｘ．Ａ＋ＳＧＮ．Ｄ．Ｘ．Ｂ
という演算式を一つ用意させるだけで各種の演算が可能
となりそのためプログラムステツプも極めて簡単にする
ことができるという特徴がある。

【図面の簡単な説明】

第１図は従来計算機のシグナム計算におけるフローチヤ
ート、第２図は本発明計算機のシグナム計算の実行を制
御する制御回路を示すプロツク図である。 １及び２：演算用レジスタ、３及び４：シグナム計算用
レジスタ、５：加減算器、７：演算制御部、８：フリツ
プフロツプ。

Claims (1)

【特許請求の範囲】
1. １ 演算式中のある変数Ｘの条件（Ｘ＞０、Ｘ＝０、Ｘ
   ＜０）によつて使用する演算式が異なる様なシグナム計
   算の実行において、変数部分に関するデータを記憶する
   記憶手段と、その変数部分に関するデータについての条
   件（Ｘ＞０、Ｘ＝０、Ｘ＜０）の検出を指示する操作キ
   ーと、前記キーの指示に応答して前記データの条件を検
   出する検出手段と、前記検出手段の結果に応答して演算
   制御信号を出力する演算制御部を有し、この演算制御部
   の演算制御信号により変数部分の条件に応じた演算の実
   行を行わせることを特徴とする計算機。