JPH02147876A - テスト容易化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、テスト容易化回路に関し、特に、アナログ
機能ブロックを含み、外部との間で入出力される全デー
タがディジタルデータである半導体集積回路におけるテ
スト容易化回路に関する。

［従来の技術］ 第２図は従来のテスト用端子を備えた半導体集積回路の
ブロック図である。第２図において、半導体集積回路３
０には、ディジタル処理部１ａ〜１ｄと、ディジタル・
アナログ（以下、Ｄ／Ａ）変換部２と、アナログ・ディ
ジタル（以下、Ａ／Ｄ）変換部３と、アナログ処理ブロ
ック４とが設けられている。また、ディジタル処理部１
ａ〜１ｄには、ディジタルデータを入出力するための外
部入出力端子１１が設けられている。

外部入出力端子１１から入力されたディジタルデータの
一部は、ディジタル処理部１８〜１ｄで処理される。ま
た、他の一部はＤ／Ａ変換部２に与えられて、アナログ
データに変換される。該アナログデータはアナログ処理
ブロック４によりアナログ処理され、Ａ／Ｄ変換部３に
与えられる。

そして、Ａ／Ｄ変換部３によってディジタルデータに変
換されてディジタル処理部１８〜１ｄに与えられ、ディ
ジタル処理されて外部入出力端子１１から出力される。

ところで、上述のようなアナログ機能ブロックを内部に
含む半導体集積回路では、Ｄ／Ａ変換部およびＡ／Ｄ変
換部が必須であるが、これらの変換部は本質的に曖昧性
を持っている。この曖昧性というのは、たとえ良品であ
っても、アナログ機能ブロックの入出力関係が１対１に
対応しないことを意味する。すなわち、Ｄ／Ａ変換にお
いて、入力データがたとえば“２５５″というディジタ
ルデータであるとき、出力電圧はたとえば２．８Ｖ〜３
．２ｖのように幅がある。また、逆にＡ／Ｄ変換におい
ても、３．Ｏｖというアナログ入力があったとき、出力
されるディジタルデータは３Ｅ、３Ｆ、４０のように幅
がある。このため、従来のディジタルテスターで上述の
半導体集積回路３０のテストを行なう場合、良品か否か
の判断を行なうための期待値データを予め定めることが
不可能であった。

以上の理由により、上述の半導体集積回路３０に、アナ
ログ処理ブロック４のテストを行なうためのアナログテ
スト用端子５と、ディジタル処理部１８〜１ｄのテスト
を行なうためのディジタルテスト用入出力端子６とを設
け、ディジタルテスト用人出力端子６からテスト用ディ
ジタルデータを入力して、ディジタル処理部１ａ〜１ｄ
の出力をディジタルテスターにより測定することにより
、ディジタル処理部のテストを行ない、アナログテスト
用端子５にアナログテスターをあててアナログ処理部の
テストを行なっていた。

［発明が解決しようとする課題］ 従来のアナログ機能ブロックを含む半導体集積回路は以
上のように構成されているので、テストを行なう場合、
ディジタルテストとアナログテストの両方を行なわなけ
ればならないため、テスト時間の増大、テスト費用の増
加といった問題点があった。また、アナログ機能ブロッ
クとディジタル機能ブロックの間の結線をテストするこ
とができないという問題点があった。

この発明は上述のような問題点を解消するためになされ
たもので、アナログ機能ブロックとディジタル機能ブロ
ックの両方をディジタルテスターだけでテストすること
ができるとともに、両機能ブロック間の結線をもテスト
することのできるテスト容易化回路を得ることを目的と
する。

［課題を解決するための手段］ この発明は、アナログ機能ブロックと、アナログ機能ブ
ロックの入力側に設けられ、ディジタルデータをアナロ
グデータに変換するためのＤ／Ａ変換部と、アナログ機
能ブロックの出力側に設けられ、アナログデータをディ
ジタルデータに変換するためのＡ／Ｄ変換手段とを備え
、外部との間で入出力されるデータがディジタルデータ
である半導体集積回路において、Ｄ／Ａ変換手段への入
力ディジタルデータとＡ／Ｄ変換手段からの出力ディジ
タルデータとを比較し、その比較結果を出力するディジ
タル機能ブロックを備えたテスト容易化回路である。

［作用］ この発明における比較結果を出力するディジタル機能ブ
ロックは、アナログ機能ブロックの入力側に設けられた
Ｄ／Ａ変換手段に入力されるディジタルデータと、該ア
ナログ機能ブロックの出力側に設けられたＡ／Ｄ変換手
段からの出力ディジタルデータとを比較し、その比較結
果を出力するようにしたので、ディジタルテスターだけ
でディジタル処理ブロックとアナログ処理ブロックとの
テストを行なうことができ、また、アナログ機能ブロッ
クとディジタル機能ブロックとの間の結線に異常がない
かどうかをテストすることができる。

［発明の実施例］ 第１図はこの発明の一実施例のテスト容易化回路を有す
る半導体集積回路のブロック図である。

第１図において、第２図に示す従来の半導体集積回路と
異なるところは、Ｄ／Ａ変換部２の入力側とＡ／Ｄ変換
部３の出力側との間に、Ａ／Ｄ変換部からの出力ディジ
タルデータに所定のデータ変換を施すディジタル処理ブ
ロック８と、該ディジタル処理ブロック８から与えられ
るディジタルデータとＤ／Ａ変換部２の入力ディジタル
データとを比較し、その比較結果を出力するディジタル
処理ブロック７とを設けたことである。同一部分には、
同一参照符号を付して説明を省略する。

アナログ処理ブロック４がないと仮定した場合において
、Ｄ／Ａ変換部２への入力ディジタルデータとＡ／Ｄ変
換部３からの出力ディジタルデータとの差の絶対値をと
り、その値が許容範囲を越えているとき不良である旨の
信号を出力する機能を有しているのがディジタル処理ブ
ロック７である。

一方、アナログ処理ブロック４が線形、非線形のどちら
の処理であっても、アナログ機能ブロックが理想的に動
作をしたと仮定した場合に、Ａ／Ｄ変換部３からの出力
ディジタルデータをＤ／Ａ変換部２への予想入力ディジ
タルデータに変換する機能を有するのがディジタル処理
ブロック８である。

一例として、アナログ処理ブロック４として×２の増幅
度を有する増幅器が用いられ、ディジタル処理ブロック
８としてシフタが用いられ、ディジタル処理ブロック７
として差の絶対値をとるディジタル回路が用いられた場
合について説明する。

ディジタル処理部１ａ〜１ｄからのディジタルデータは
Ｄ／Ａ変換部２によりアナログデータに変換され、増幅
器４に与えられる。増幅器４により入力データは２倍に
増幅され、Ａ／Ｄ変換部３に与えられる。与えられたア
ナログデータはＡ／Ｄ変換部３によりディジタルデータ
に変換され、シフタ８に与えられる。シフタ８では、デ
ータは１ビツトだけシフトされる。したがって、シフタ
８は×１／２の機能を果たす。１／２にされたディジタ
ルデータは差の絶対値をとるディジタル処理ブロック７
に与えられる。一方、ディジタル処理ブロック７には、
Ｄ／Ａ変換部２に与えられる入力データがそのまま与え
られる。ディジタル処理ブロック７はそれらのディジタ
ルデータの差の絶対値をとり、その値が許容範囲を越え
ている場合は、不良信号出力端子９から所定の信号を出
力する。

なお、ディジタル処理ブロックとアナログ処理ブロック
との間の結線に異常がある場合にも、上記差の絶対値は
許容範囲を越えるので、不良信号出力端子から所定の信
号が出力される。したがって、上記結線のテストも兼ね
ることになる。

また、ディジタル処理ブロック７は、上述の機能のほか
に、Ａ／Ｄ変換部３の出力ディジタルデータに応じて、
ディジタル処理部１ａ〜１ｄの出力期待値データの変更
をディジタルテスタに指示するためのコントロール信号
１０を出力する機能も有している。これは、不良信号出
力端子９からの信号をチエツクした後に、ディジタルテ
スタにより行なわれる外部入出力端子１１のチエツクに
用いられる期待値データを予め決定するためである。す
なわち、良品であっても、Ａ／Ｄ変換部３は一定の値を
持つのではなく、その曖昧性のために何種類かの値をも
ちうるので、Ａ／Ｄ変換部３の出力に応じて、各ディジ
タル処理部１ａ〜１ｄの出力が異なってくる。したがっ
て、これらの外部入出力端子１１をディジタルテスタで
チエツクする前に、テスタに予めセットされている期待
値データのどのセットを用いるのかを決定する。

なお、上述の実施例では、ディジタル処理ブロック７の
１例として差の絶対値を比較するものについて説明した
が、これは単純な引算でも、単なる比較を行なうもので
もよい。また、上述の実施例では、ディジタル処理ブロ
ック８にＡ／Ｄ変換部の出力ディジタルデータが入力さ
れているが、ディジタル処理ブロック７および８を入替
えて、Ｄ／Ａ変換部への入力ディジタルデータがデータ
変換機能をもつディジタル処理ブロック８に入力される
ように配置し、Ａ／Ｄ変換部の出力ディジタルデータを
直接ディジタル処理ブロック７に入力するようにしても
よい。ディジタル処理ブロック８としてはアナログ処理
ブロック４と同一の機能を果たすものが用いられる。こ
の場合にも、上述と同様の効果を奏する。

［発明の効果］ 以上のように、この発明によれば、アナログ機能ブロッ
クの入力側に設けられたＤ／Ａ変換部に入力されるディ
ジタルデータとアナログ機能ブロックの出力側に設けら
れたＡ／Ｄ変換部からの出力ディジタルデータとを比較
してその比較結果を出力するディジタル機能ブロックを
設けるようにしたので、アナログ機能ブロックを含んだ
半導体集積回路のテストがディジタルテスタだけで実施
でき、実施費用の低減およびテスト時間の短縮化を図る
ことができる。また、アナログ機能ブロックとディジタ
ル機能ブロックの間の結線もテストすることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例のテスト容品化回路を有す
る半導体集積回路のブロック図である。 第２図は従来のテスト用端子を備えた半導体集積回路の
ブロック図である。 図において、１ａ〜１ｄはディジタル処理部、２はＤ／
Ａ変換部、３はＡ／Ｄ変換部、４はアナログ処理ブロッ
ク、７は比較結果を出力するディジタル処理ブロック、
８はデータ変換機能を持つディジタル処理ブロック、９
は不良信号出力端子、１０はテスタへのコントロール信
号、１１は外部入出力端子を示す。 なお、図中、同一符号は同一または相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 アナログ機能ブロックと、 前記アナログ機能ブロックの入力側に設けられ、ディジ
   タルデータをアナログデータに変換するためのディジタ
   ル・アナログ変換手段と、 前記アナログ機能ブロックの出力側に設けられ、アナロ
   グデータをディジタルデータに変換するためのアナログ
   ・ディジタル変換手段とを備え、外部との間で入出力さ
   れるデータがディジタルデータである半導体集積回路に
   おいて、 前記ディジタル・アナログ変換手段への入力デイジタル
   データと前記アナログ・ディジタル変換手段からの出力
   ディジタルデータとを比較し、その比較結果を出力する
   ディジタル機能ブロックを備えたことを特徴とする、テ
   スト容易化回路。