JPH02148145A - ベクトル演算装置のチェック回路 - Google Patents
ベクトル演算装置のチェック回路Info
- Publication number
- JPH02148145A JPH02148145A JP63303154A JP30315488A JPH02148145A JP H02148145 A JPH02148145 A JP H02148145A JP 63303154 A JP63303154 A JP 63303154A JP 30315488 A JP30315488 A JP 30315488A JP H02148145 A JPH02148145 A JP H02148145A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- check
- vector
- vector data
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 7
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はベクトル演算装置に関し、特にベクトル演算器
のチェック回路に関する。
のチェック回路に関する。
従来、この種のチェック回路は、パリティチェック回路
、モジュロ−３チ工ツク回路等となっていた。
、モジュロ−３チ工ツク回路等となっていた。
第２図はパリティチェック回路を示すブロック図である
。パリティチェック回路とは、入力ベクトルデータが、
入力ベクトルデータを格納するレジスタ２０１，２０２
に入力され、ベクトル演算器１０５で演算されてベクト
ル演算結果を格納するレジスタ１０６に格納されるのと
並行して、入力ベクトルデータのパリティを予測する回
路２０５．２０６で生成されたパリティが、回路２０５
．２０６のデータを格納するレジスタ２０７．２０８に
各々入力され、データを格納するレジスタ２０１，２０
２，２０７，２０８から送出されるデータにより、パリ
ティ演算を実行する回路２０９でパリティ演算され、回
路２０９のデータを格納するレジスタ２１０に入力され
る。
。パリティチェック回路とは、入力ベクトルデータが、
入力ベクトルデータを格納するレジスタ２０１，２０２
に入力され、ベクトル演算器１０５で演算されてベクト
ル演算結果を格納するレジスタ１０６に格納されるのと
並行して、入力ベクトルデータのパリティを予測する回
路２０５．２０６で生成されたパリティが、回路２０５
．２０６のデータを格納するレジスタ２０７．２０８に
各々入力され、データを格納するレジスタ２０１，２０
２，２０７，２０８から送出されるデータにより、パリ
ティ演算を実行する回路２０９でパリティ演算され、回
路２０９のデータを格納するレジスタ２１０に入力され
る。
続いて、ベクトル演算結果を格納するレジスタ１０６の
ベクトルデータにより、パリティを生成する回路２１１
のデータと、比較回路２１２で一致チェックを行なうと
いうものである。
ベクトルデータにより、パリティを生成する回路２１１
のデータと、比較回路２１２で一致チェックを行なうと
いうものである。
第３図は、モジュロ−３チ工ツク回路を示すブロック図
である。モジュロ−３チ工ツク回路とは、入力ベクトル
データが入力ベクトルデータを格納するレジスタ２０１
，２０２に入力され、ベクトル演算器１０５で演算され
てベクトル演算結果を格納するレジスタ１０６に格納さ
れるのと並行して、入力ベクトルデータよりモジュロ−
３値を生成する回路３０５，３０６で生成されたモジュ
ロ−３値が回路３０５．３０６のデータを格納するレジ
スタ３０７，３０８に各々入力され、データを格納する
レジスタ３０７，３０８から送出されるデータにより、
モジュロ−３演算をする回路３０っでモジュロ−３演算
され、回路３０９のデータを格納するレジスタ３１０に
入力される。続いて、ベクトル演算結果を格納するレジ
スタ１０６のベクトルデータにより、モジュロ−３値を
生成する回路３１１のデータと比較回路３１２で一致チ
ェックを行なうというものである。
である。モジュロ−３チ工ツク回路とは、入力ベクトル
データが入力ベクトルデータを格納するレジスタ２０１
，２０２に入力され、ベクトル演算器１０５で演算され
てベクトル演算結果を格納するレジスタ１０６に格納さ
れるのと並行して、入力ベクトルデータよりモジュロ−
３値を生成する回路３０５，３０６で生成されたモジュ
ロ−３値が回路３０５．３０６のデータを格納するレジ
スタ３０７，３０８に各々入力され、データを格納する
レジスタ３０７，３０８から送出されるデータにより、
モジュロ−３演算をする回路３０っでモジュロ−３演算
され、回路３０９のデータを格納するレジスタ３１０に
入力される。続いて、ベクトル演算結果を格納するレジ
スタ１０６のベクトルデータにより、モジュロ−３値を
生成する回路３１１のデータと比較回路３１２で一致チ
ェックを行なうというものである。
〔発明が解決しようとする課題〕
上述した従来のチェック回路は、入力から出力に至るま
でチェック用ビットを持ち回らなければならず、必要に
応じては、途中に一致チェック回路も挿入することにな
っていたので、演算回路の中で、多大なハードウェア量
のチェック回路をもつという欠点がある。
でチェック用ビットを持ち回らなければならず、必要に
応じては、途中に一致チェック回路も挿入することにな
っていたので、演算回路の中で、多大なハードウェア量
のチェック回路をもつという欠点がある。
本発明のチェック回路の構成は、ベクトル演算開始信号
をもとに、チェック用ベクトルデータセット信号と比較
実行信号を送出する回路と、１個のチェック用ベクトル
データ及び正解値を保持するレジスタと、該比較実行信
号を入力してベクトル演算器の演算結果を該正解値と比
較する比較回路とを含み、前記チェック用ベクトルデー
タを最初のベクトルデータとして演算し、演算結果を前
記正解値との一致チェックを行なうことを特徴とする。
をもとに、チェック用ベクトルデータセット信号と比較
実行信号を送出する回路と、１個のチェック用ベクトル
データ及び正解値を保持するレジスタと、該比較実行信
号を入力してベクトル演算器の演算結果を該正解値と比
較する比較回路とを含み、前記チェック用ベクトルデー
タを最初のベクトルデータとして演算し、演算結果を前
記正解値との一致チェックを行なうことを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。１個の
チェック用ベクトルデータを保持するレジスタ１０１、
チェック用ベクトルデータセット信号と比較実行信号を
送出する回路１０２、回路１０２から送出されるチェッ
ク用ベクトルデータセット信号により、チェック用ベク
トルデータを入力出来るセレクタ付レジスタ１０３゜１
０４、セレクタ付レジスタ１０３，１０４のベクトルデ
ータを演算するベクトル演算器１０５、ベクトル演算器
１０５の演算結果を格納するレジスタ１０６、正解値を
保持するレジスタ１０７、回路１０２から送出される比
較実行信号により、レジスタ１０７の正解値と、レジス
タ１０６の演算結果を比較する比較回路１０８を含み、
ベクトル演算開始信号を入力した場合、チェック用ベク
トルデータセット信号がセレクタ付レジスタ１０３，１
０４に送出され、チェック用ベクトルデータがセレクタ
付レジスタ１０３．１０４のベクトルデータがセレクタ
付レジスタ１０３゜１０４に格納され、セレクタ付レジ
スタ１０３゜１０４のベクトルデータは、ベクトル演算
器１０５で演算されてレジスタ１０６に格納され、レジ
スタ１０７から送出される正解値と、回路１０２から送
出される比較実行信号により、比較回路１０８で比較さ
れる。
チェック用ベクトルデータを保持するレジスタ１０１、
チェック用ベクトルデータセット信号と比較実行信号を
送出する回路１０２、回路１０２から送出されるチェッ
ク用ベクトルデータセット信号により、チェック用ベク
トルデータを入力出来るセレクタ付レジスタ１０３゜１
０４、セレクタ付レジスタ１０３，１０４のベクトルデ
ータを演算するベクトル演算器１０５、ベクトル演算器
１０５の演算結果を格納するレジスタ１０６、正解値を
保持するレジスタ１０７、回路１０２から送出される比
較実行信号により、レジスタ１０７の正解値と、レジス
タ１０６の演算結果を比較する比較回路１０８を含み、
ベクトル演算開始信号を入力した場合、チェック用ベク
トルデータセット信号がセレクタ付レジスタ１０３，１
０４に送出され、チェック用ベクトルデータがセレクタ
付レジスタ１０３．１０４のベクトルデータがセレクタ
付レジスタ１０３゜１０４に格納され、セレクタ付レジ
スタ１０３゜１０４のベクトルデータは、ベクトル演算
器１０５で演算されてレジスタ１０６に格納され、レジ
スタ１０７から送出される正解値と、回路１０２から送
出される比較実行信号により、比較回路１０８で比較さ
れる。
第４図は第１図のタイミングチャートである。
１、時刻１１で、ベクトル演算開始信号をもとに、チェ
ック用ベクトルデータセット信号を送出する。
ック用ベクトルデータセット信号を送出する。
２゜時刻ｔ２で、チェック用ベクトルデータセット信号
により、セレクタ付レジスタ１０３゜１０４にチェック
用ベクトルデータが入力される。
により、セレクタ付レジスタ１０３゜１０４にチェック
用ベクトルデータが入力される。
３、次のタイミングでは、チェック用ベクトルデータセ
ット信号が無効となるので（時刻ｔ３）、セレクタ付レ
ジスタ１０３，１０４には通常のベクトルデータが入力
される（時刻ｔ ４！ ｔ５ ） −４、演算時間ｔ、
が経過した後に、時刻上〇でベクトル演算結果がレジス
タ１０６に入力されて比較実行信号により、正解値との
間で比較回路１０６で一致チェックが行なわれる。
ット信号が無効となるので（時刻ｔ３）、セレクタ付レ
ジスタ１０３，１０４には通常のベクトルデータが入力
される（時刻ｔ ４！ ｔ５ ） −４、演算時間ｔ、
が経過した後に、時刻上〇でベクトル演算結果がレジス
タ１０６に入力されて比較実行信号により、正解値との
間で比較回路１０６で一致チェックが行なわれる。
５、次のタイミングでは、比較実行信号は無効となり、
比較回路は動作終了となる。
比較回路は動作終了となる。
以上説明したように本発明は、演算結果についてのみ一
致チェックを行なうことにより、チェック回路を大幅に
削減出来るので、そのハードウェア量削減に伴なう演算
回路の集積性の向上により、演算回路の高速化が期待出
来る効果がある。
致チェックを行なうことにより、チェック回路を大幅に
削減出来るので、そのハードウェア量削減に伴なう演算
回路の集積性の向上により、演算回路の高速化が期待出
来る効果がある。
第１図は本発明の一実施例のブロック図、第２図は第１
図のタイミングチャート、第３図は従来のパリティチェ
ック回路のブロック図、第４図はモジュロ−３チ工ツク
回路のブロック図である。 １０１・・・チェック用ベクトルデータセット信号を送
出する回路、１０２・・・比較実行信号を送出する回路
、１０３，１０４・・・チェック用ベクトルデータを入
力出来るセレクタ付レジスタ、１０５・・・ベクトル演
算器、１０６・・・演算結果を格納するレジスタ、１０
７・・・正解値を保持するレジスタ、１０８・・・比較
回路、２０１．２０２・・・入力データを格納するレジ
スタ、２０５，２０６・・・入力データのパリティを予
測する回路、２０７．２０８・・・入力データのパリテ
ィを格納するレジスタ、２０９・・・入力データ及び同
パリティからパリティ演算をする回路、２１０・・・パ
リティ演算結果を格納するレジスタ、２１１・・・ベク
トル演算結果のパリティを生成する回路、２１２・・・
パリティの一致チェックを行なう比較回路、３０５．３
０６・・・入力データのモジュロ−３演算をする回路、
３０７．３０８・・・入力データのモジュロ−３値を格
納するレジスタ、３０９・・・入力データのモジュロ−
３値からモジュロ−３演算をする回路、３１０・・・回
路３０９のモジュロ−３値を格納するレジスタ、３１１
・・・ベクトル演算結果からモジュロ−３演算をする回
路、３１２・・・モジュロ−３の一致チェックを行なう
比較回路。
図のタイミングチャート、第３図は従来のパリティチェ
ック回路のブロック図、第４図はモジュロ−３チ工ツク
回路のブロック図である。 １０１・・・チェック用ベクトルデータセット信号を送
出する回路、１０２・・・比較実行信号を送出する回路
、１０３，１０４・・・チェック用ベクトルデータを入
力出来るセレクタ付レジスタ、１０５・・・ベクトル演
算器、１０６・・・演算結果を格納するレジスタ、１０
７・・・正解値を保持するレジスタ、１０８・・・比較
回路、２０１．２０２・・・入力データを格納するレジ
スタ、２０５，２０６・・・入力データのパリティを予
測する回路、２０７．２０８・・・入力データのパリテ
ィを格納するレジスタ、２０９・・・入力データ及び同
パリティからパリティ演算をする回路、２１０・・・パ
リティ演算結果を格納するレジスタ、２１１・・・ベク
トル演算結果のパリティを生成する回路、２１２・・・
パリティの一致チェックを行なう比較回路、３０５．３
０６・・・入力データのモジュロ−３演算をする回路、
３０７．３０８・・・入力データのモジュロ−３値を格
納するレジスタ、３０９・・・入力データのモジュロ−
３値からモジュロ−３演算をする回路、３１０・・・回
路３０９のモジュロ−３値を格納するレジスタ、３１１
・・・ベクトル演算結果からモジュロ−３演算をする回
路、３１２・・・モジュロ−３の一致チェックを行なう
比較回路。
Claims (1)
- ベクトル演算開始信号をもとに、チェック用ベクトルデ
ータセット信号と比較実行信号を送出する回路と、１個
のチェック用ベクトルデータ及び正解値を保持するレジ
スタと、該比較実行信号を入力してベクトル演算器の演
算結果を該正解値と比較する比較回路とを含み、前記チ
ェック用ベクトルデータを最初のベクトルデータとして
演算し、演算結果を前記正解値との一致チェックを行な
うことを特徴とするベクトル演算装置のチェック回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63303154A JPH02148145A (ja) | 1988-11-29 | 1988-11-29 | ベクトル演算装置のチェック回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63303154A JPH02148145A (ja) | 1988-11-29 | 1988-11-29 | ベクトル演算装置のチェック回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02148145A true JPH02148145A (ja) | 1990-06-07 |
Family
ID=17917530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63303154A Pending JPH02148145A (ja) | 1988-11-29 | 1988-11-29 | ベクトル演算装置のチェック回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02148145A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58109971A (ja) * | 1981-12-23 | 1983-06-30 | Fujitsu Ltd | ベクトル演算処理方式 |
| JPS6227831A (ja) * | 1985-07-29 | 1987-02-05 | Nec Corp | 演算器チエツク回路 |
-
1988
- 1988-11-29 JP JP63303154A patent/JPH02148145A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58109971A (ja) * | 1981-12-23 | 1983-06-30 | Fujitsu Ltd | ベクトル演算処理方式 |
| JPS6227831A (ja) * | 1985-07-29 | 1987-02-05 | Nec Corp | 演算器チエツク回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07210369A (ja) | 並列加算および平均演算を行うための回路およびその方法 | |
| JPH02148145A (ja) | ベクトル演算装置のチェック回路 | |
| JPH03256134A (ja) | ベクトル演算器のチェック回路 | |
| JPS6227831A (ja) | 演算器チエツク回路 | |
| JPH02266438A (ja) | ベクトル演算装置のチェック回路 | |
| JP3310316B2 (ja) | 演算装置 | |
| JP2908117B2 (ja) | ベクトル演算処理装置 | |
| JP3693873B2 (ja) | マスクビット数演算装置、ベクトル処理装置、情報処理装置 | |
| JP2781081B2 (ja) | 並列演算機構による論理演算方法 | |
| JPS61255448A (ja) | メモリアクセス制御装置 | |
| JP2806459B2 (ja) | フリップフロップが評価可能な論理シミュレーション装置 | |
| JPH0398163A (ja) | ベクトルデータ処理装置 | |
| JPH04288629A (ja) | パリティ付きデータ演算回路 | |
| JPS61269738A (ja) | デ−タ処理回路 | |
| JPH02141825A (ja) | 演算装置 | |
| JPS63128477A (ja) | 回路変換による検証方式 | |
| JPS62100832A (ja) | 演算チエツク回路 | |
| JPH05204638A (ja) | パイプライン処理装置 | |
| JPS61294581A (ja) | メモリアクセス制御装置 | |
| JPH03218526A (ja) | 情報処理装置 | |
| JPH02201644A (ja) | パイプライン演算器 | |
| JPS6282439A (ja) | 擬似障害発生方式 | |
| JPH0268633A (ja) | マイクロプログラムのチェック回路 | |
| JPH0772881B2 (ja) | デ−タ処理装置 | |
| JPH035881A (ja) | ベクトル演算装置 |