JPS6282439A - 擬似障害発生方式 - Google Patents
擬似障害発生方式Info
- Publication number
- JPS6282439A JPS6282439A JP60222634A JP22263485A JPS6282439A JP S6282439 A JPS6282439 A JP S6282439A JP 60222634 A JP60222634 A JP 60222634A JP 22263485 A JP22263485 A JP 22263485A JP S6282439 A JPS6282439 A JP S6282439A
- Authority
- JP
- Japan
- Prior art keywords
- address
- pseudo
- program
- matching
- coincidence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置における擬似障家発生方式に関
し、特に、プログラムアドレスの一致による擬似障家発
生方式に関する。
し、特に、プログラムアドレスの一致による擬似障家発
生方式に関する。
従来、この種の擬似障家発生方式では、プロダラムの実
行アドレスがあらかじめ設定された値と一致した場合に
擬似障害を発生するようになっていた。
行アドレスがあらかじめ設定された値と一致した場合に
擬似障害を発生するようになっていた。
上述した従来の擬似障家発生方式では、複数回該当する
プログラムが実行される場合には。
プログラムが実行される場合には。
一番最初のケースでのみ擬似障害を発生できるたけて、
二回目以降のケースでは、擬似障害を発生できないとい
う欠点があった。
二回目以降のケースでは、擬似障害を発生できないとい
う欠点があった。
本発明の目的は、上述した欠点を除去し、擬似障害を発
生させるためのプログラムのアドレ １スと実
行中のプＩ７グラノ・のアト゛レヌの一致を検出すると
、一致信号を出力する一致回路から。
生させるためのプログラムのアドレ １スと実
行中のプＩ７グラノ・のアト゛レヌの一致を検出すると
、一致信号を出力する一致回路から。
一致信号がη回（７１は正整数）発生しまた場合にも、
擬似障害を・発生させる１−とができる擬似障害発生力
式を提供することにある。
擬似障害を・発生させる１−とができる擬似障害発生力
式を提供することにある。
〔問題点を解決１゛るための手段〕
本発明の擬似障家発生方式は、情報処理装置において、
擬似障害を発生するためのブし７グラムアドレスを保持
する擬似障害アドレスレジスタ（第１図の１０）と、
ｉｉＩ記擬旧障害アドレスレジスタにプログラド・のア
ドレスを設定する擬似障害アドレス設定手段（第１図の
１）と、前記擬似障害アドレスレジスタに保持されてい
るプログラド、のアドレスと実行中のプログラドのアド
レスの一致を検出する占一致信号を出力する一致回路（
第１図の１１）と、一致回数を保持する一致回数保持手
段（第１図の１２）と。
擬似障害を発生するためのブし７グラムアドレスを保持
する擬似障害アドレスレジスタ（第１図の１０）と、
ｉｉＩ記擬旧障害アドレスレジスタにプログラド・のア
ドレスを設定する擬似障害アドレス設定手段（第１図の
１）と、前記擬似障害アドレスレジスタに保持されてい
るプログラド、のアドレスと実行中のプログラドのアド
レスの一致を検出する占一致信号を出力する一致回路（
第１図の１１）と、一致回数を保持する一致回数保持手
段（第１図の１２）と。
前記一致回数保持手段に一致回数を設定する一致回数設
定手段（第１図の１）と前記一致回路の一致信号の出力
回数が、前記一致回数保持手段で保持している一致回数
と一致すると擬似障害を発生する手段（第１図の１３）
を有することを特徴とする。
定手段（第１図の１）と前記一致回路の一致信号の出力
回数が、前記一致回数保持手段で保持している一致回数
と一致すると擬似障害を発生する手段（第１図の１３）
を有することを特徴とする。
次に１本発明について図面を参照して説明する。
第１図は９本発明の一実施例のブロック回路図である。
通宮のプログラムの実行は、主記憶装置１から、命令カ
ウントレジスタ？で示されるアドレスの命令をフェツチ
し、命令レジスタ５に格納後、制御回路５が起動されて
、命令の解釈、実行制？ｉ１１ヲ行なう。オペランドの
フェツチあるいは、結果のストア用にアドレスアダー６
で演算された結果全アドレスレジスタ７に一時保持して
、二１−記憶装置１に要求を出す。フェッチデータは信
号線１０１ ’ｉ通じて伝達され。
ウントレジスタ？で示されるアドレスの命令をフェツチ
し、命令レジスタ５に格納後、制御回路５が起動されて
、命令の解釈、実行制？ｉ１１ヲ行なう。オペランドの
フェツチあるいは、結果のストア用にアドレスアダー６
で演算された結果全アドレスレジスタ７に一時保持して
、二１−記憶装置１に要求を出す。フェッチデータは信
号線１０１ ’ｉ通じて伝達され。
ストアデータは、データレジスタ８を経由して主記憶装
置１に送られる。演算回路２は、制御回路６により制御
されて、各種命令に従った演算を実施する。
置１に送られる。演算回路２は、制御回路６により制御
されて、各種命令に従った演算を実施する。
擬似障害アドレスレジスタ１０は、ソフト命令により、
主記憶装置１からフェッチしてきた擬似障害を発生する
ためのプし’Ｉグラドアドレスが設定さｉ］る。カウン
タ１２には、ソフト命令により、主記憶装置１からフェ
ツチ１〜てきた一致回数−１の値が設定される。一致回
路１１は。
主記憶装置１からフェッチしてきた擬似障害を発生する
ためのプし’Ｉグラドアドレスが設定さｉ］る。カウン
タ１２には、ソフト命令により、主記憶装置１からフェ
ツチ１〜てきた一致回数−１の値が設定される。一致回
路１１は。
命令りラントレジスタ９の出力と擬似障害アドレスレジ
スタ１０の出力の一致が検出されると一致信号が出力さ
れ、信号線１１０を通じて。
スタ１０の出力の一致が検出されると一致信号が出力さ
れ、信号線１１０を通じて。
カウンタ１２のカウントダウンを指示する。カウンタの
値がＯとなった後、もう一度一致信号が出力されるとカ
ウンタ１２からボローの信号が出力され、信号線１１４
を通じて、擬似障害発生回路１３に擬似障害発生を指示
する。
値がＯとなった後、もう一度一致信号が出力されるとカ
ウンタ１２からボローの信号が出力され、信号線１１４
を通じて、擬似障害発生回路１３に擬似障害発生を指示
する。
以上説明したように本発明は、擬似障害を発一致信号を
出力する一致回路から、一致信号がｎ回（ｎは正の整数
）発生した場合に擬似障害全発生させることができる効
果がある。即ち。
出力する一致回路から、一致信号がｎ回（ｎは正の整数
）発生した場合に擬似障害全発生させることができる効
果がある。即ち。
擬障発生のケースを増やせる３、
第１図は本発明の一実施例のブロック回路図である。
１・・・主記憶装置、２・・・演算回路、３・・・制御
回路、４・・・命令データフェッチ／ストア回路。 ５・・・命令レジスタ、６・・・アドレスアダー、７・
・・アドレスレジスタ、８・・・データレジスタ、９・
・・命令カウントレジスタ、１０・・・擬似障害アドレ
スレジスタ、１１・・・一致回路、１２・・・カウンタ
。 １６・・・擬似障害発生回路。
回路、４・・・命令データフェッチ／ストア回路。 ５・・・命令レジスタ、６・・・アドレスアダー、７・
・・アドレスレジスタ、８・・・データレジスタ、９・
・・命令カウントレジスタ、１０・・・擬似障害アドレ
スレジスタ、１１・・・一致回路、１２・・・カウンタ
。 １６・・・擬似障害発生回路。
Claims (1)
- １、情報処理装置において、擬似障害を発生させるため
のプログラムのアドレスを保持する擬似障害アドレスレ
ジスタと、前記擬似障害アドレスレジスタにプログラム
のアドレスを設定する擬似障害アドレス設定手段と、前
記擬似障害アドレスレジスタに保持されているプログラ
ムのアドレスと実行中のプログラムのアドレスの一致を
検出すると一致信号を出力する一致回路と、一致回数を
保持する一致回数保持手段と、前記一致回数保持手段に
一致回数を設定する一致回数設定手段と、前記一致回路
の一致信号の出力回数が、前記一致回数保持手段で保持
している一致回数と一致すると擬似障害を発生する手段
とを有することを特徴とする擬似障家発生方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60222634A JPS6282439A (ja) | 1985-10-08 | 1985-10-08 | 擬似障害発生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60222634A JPS6282439A (ja) | 1985-10-08 | 1985-10-08 | 擬似障害発生方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6282439A true JPS6282439A (ja) | 1987-04-15 |
Family
ID=16785525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60222634A Pending JPS6282439A (ja) | 1985-10-08 | 1985-10-08 | 擬似障害発生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6282439A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10275330B2 (en) | 2015-11-06 | 2019-04-30 | Fujitsu Limited | Computer readable non-transitory recording medium storing pseudo failure generation program, generation method, and generation apparatus |
-
1985
- 1985-10-08 JP JP60222634A patent/JPS6282439A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10275330B2 (en) | 2015-11-06 | 2019-04-30 | Fujitsu Limited | Computer readable non-transitory recording medium storing pseudo failure generation program, generation method, and generation apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5886648A (ja) | トレ−ス装置 | |
| KR102603835B1 (ko) | 프로세서 시스템의 프로그램 카운터 구조를 보호하고 인터럽트 요청의 처리를 모니터링하기 위한 방법 및 장치 | |
| JPS6260035A (ja) | 擬似障害発生方式 | |
| JPH02127731A (ja) | 演算レジスタのバイパスチェック方式 | |
| JP3157242B2 (ja) | マイクロ・プログラム制御におけるエラー処理方法 | |
| JP2658342B2 (ja) | データ処理装置 | |
| JPS625449A (ja) | 情報処理装置のデバツグ方式 | |
| JP2786215B2 (ja) | 再開処理制御方式 | |
| JPS5977553A (ja) | デ−タ収集方式 | |
| JPH01185738A (ja) | アドレストレース回路 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPH04138532A (ja) | 暴走検出回路 | |
| JPH03208132A (ja) | シングルチツプマイクロコンピユータ | |
| JPS625448A (ja) | 情報履歴記憶方式 | |
| JPS59200356A (ja) | プログラムトレ−ス方式 | |
| JPH0772874B2 (ja) | 割込み受取り装置 | |
| JPH02242349A (ja) | コマンド処理装置 | |
| JPS59188900A (ja) | デ−タ処理装置 | |
| JPH0277853A (ja) | データ処理装置 | |
| JPS6270947A (ja) | デバグ割込み制御方式 | |
| JPH02118729A (ja) | 情報処理装置 | |
| JPH02191046A (ja) | プログラムの追跡方式 | |
| JPS61282937A (ja) | 情報処理装置 | |
| JPH0231253A (ja) | ページフォールト処理方式 | |
| JPS62113239A (ja) | マイクロ命令生成方式 |