JPH02148159A - メモリ拡張装置 - Google Patents
メモリ拡張装置Info
- Publication number
- JPH02148159A JPH02148159A JP1212022A JP21202289A JPH02148159A JP H02148159 A JPH02148159 A JP H02148159A JP 1212022 A JP1212022 A JP 1212022A JP 21202289 A JP21202289 A JP 21202289A JP H02148159 A JPH02148159 A JP H02148159A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- expansion
- bus
- standard
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Memory System (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、少なくとも一つのデータプロセッサを有す
る装置に適用するためのメモリ拡張装置ｄに係り、特に
、小容量・高速内部メモリと、該内部メモリに内部バス
を介して接続されたプロセッサとを必須構成要素とする
コンピュータにおいて、内部メモリの容量を増加させる
ことのできるメモリ拡張装置に関する。さらに、プロセ
ッサがＬｍ ７１＋’ｉインターフェースと４１ｆｌバ
スとを介してディスクメモリ装置に接続された形の処理
装置、なかでも、Ｓ ＣＳ Ｉ （Ｓｍａｌｌ Ｃｏ
ｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｏｒｒａｃｏ）規
格の標準インターフェースとｍＱババス有する処理装置
に適用して好適なメモリ拡張装置に関する。この種の標
準インターフェースと標準バスは、米国規格協会（Ａｍ
ｅｒｉｃａｎ Ｎａｔｉｏｎａｌ ５ｔａｎｄａｒ
ｄＩＩＩＩｉ口１ｕｔｅ）から発行されている＾ｌｌ５
Ｉ−Ｘ３−１３ト１９８６規格に規定されている。
る装置に適用するためのメモリ拡張装置ｄに係り、特に
、小容量・高速内部メモリと、該内部メモリに内部バス
を介して接続されたプロセッサとを必須構成要素とする
コンピュータにおいて、内部メモリの容量を増加させる
ことのできるメモリ拡張装置に関する。さらに、プロセ
ッサがＬｍ ７１＋’ｉインターフェースと４１ｆｌバ
スとを介してディスクメモリ装置に接続された形の処理
装置、なかでも、Ｓ ＣＳ Ｉ （Ｓｍａｌｌ Ｃｏ
ｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｏｒｒａｃｏ）規
格の標準インターフェースとｍＱババス有する処理装置
に適用して好適なメモリ拡張装置に関する。この種の標
準インターフェースと標準バスは、米国規格協会（Ａｍ
ｅｒｉｃａｎ Ｎａｔｉｏｎａｌ ５ｔａｎｄａｒ
ｄＩＩＩＩｉ口１ｕｔｅ）から発行されている＾ｌｌ５
Ｉ−Ｘ３−１３ト１９８６規格に規定されている。
［従来の技術］
周知のように、コンピュータの内部メモリは、小容量・
高速メモリである。内部メモリは、内部バスによってプ
ロセッサに接続されており、その内容は、プロセッサの
制御の下で、標準バスと標準インターフェースとを通し
゛Ｃ１定朋的にディスク装置に書き込まれるようになっ
ている。この書き込みは、内部メモリの容量が小さいた
めに、また安全のために必要となるものである。実際、
コンピュータの内部メモリは、揮発性メモリであり、特
にコンピュータの電源障害のときなどには、格納され′
Ｃいるデータや情報を保護できないものである。一方、
内部メモリの内容が定期的に書き込まれるようになって
いるディスク装置は、磁気方式の大容量メモリであるが
、きわめて低速である。
高速メモリである。内部メモリは、内部バスによってプ
ロセッサに接続されており、その内容は、プロセッサの
制御の下で、標準バスと標準インターフェースとを通し
゛Ｃ１定朋的にディスク装置に書き込まれるようになっ
ている。この書き込みは、内部メモリの容量が小さいた
めに、また安全のために必要となるものである。実際、
コンピュータの内部メモリは、揮発性メモリであり、特
にコンピュータの電源障害のときなどには、格納され′
Ｃいるデータや情報を保護できないものである。一方、
内部メモリの内容が定期的に書き込まれるようになって
いるディスク装置は、磁気方式の大容量メモリであるが
、きわめて低速である。
したがって、ディスク装置を使うと、処理装置の速度を
低下させてしまうといった大きな不都合を生じてしまう
。
低下させてしまうといった大きな不都合を生じてしまう
。
［発明が解決しようとする課題」
上記内部バスは、プロセッサと内部メモリとを接続する
ものであるが、その規格は、それぞれの生産者によって
独自に決めるられるきわめて４１？殊性の強いものであ
る。したがって、コンピュータの内部メモリを拡張する
場合、この内部バスに接続して拡張しようとすると、そ
れぞれのフンピユータについて、独自のメモリサイズを
つくらなければならない。さらに、メモリのサイズに合
わせて、プロセッサと内部メモリとのデータ授受を制御
するソフトウェアを選択することが必須となる。
ものであるが、その規格は、それぞれの生産者によって
独自に決めるられるきわめて４１？殊性の強いものであ
る。したがって、コンピュータの内部メモリを拡張する
場合、この内部バスに接続して拡張しようとすると、そ
れぞれのフンピユータについて、独自のメモリサイズを
つくらなければならない。さらに、メモリのサイズに合
わせて、プロセッサと内部メモリとのデータ授受を制御
するソフトウェアを選択することが必須となる。
各内部メモリに適合した新しいメモリ基板をつくること
は、技術的には解決できる問題であろうが、徹底した研
究と高い費用が必要となる。また、新しいメモリサイズ
に合ったソフトウェアを使用することは、実際上不可能
な場合もある。実際、プロセッサのバイト数が足りない
ために、新しいメモリ全体のアドレッシングができない
ことがよく起きる。さらに、きわめて複雑なダイレクト
・メモリ・アクセス（Ｄ Ｍ Ａ ）装置を用いなけれ
ばならない場合も生じ、装置が非常に高価になってしま
うこともある。
は、技術的には解決できる問題であろうが、徹底した研
究と高い費用が必要となる。また、新しいメモリサイズ
に合ったソフトウェアを使用することは、実際上不可能
な場合もある。実際、プロセッサのバイト数が足りない
ために、新しいメモリ全体のアドレッシングができない
ことがよく起きる。さらに、きわめて複雑なダイレクト
・メモリ・アクセス（Ｄ Ｍ Ａ ）装置を用いなけれ
ばならない場合も生じ、装置が非常に高価になってしま
うこともある。
この発明は、このような欠点を解決したメモリ拡張装置
を提供することを特徴とする特に、内部メモリと同じく
らいの速度で、しかも特殊なソフトウェアや高価なハー
ドウェアを必要としないメモリ拡張装置を提供すること
を目的とする。
を提供することを特徴とする特に、内部メモリと同じく
らいの速度で、しかも特殊なソフトウェアや高価なハー
ドウェアを必要としないメモリ拡張装置を提供すること
を目的とする。
［課題を解決するための手段］
この目的を達成するために、この発明は、コンビ、ムー
タのプロセッサをディスク装置に接続する標準インター
フェースと標準バスに、このメモリ拡張装置を接続する
。これによって、該コンピュータの内部メモリ用メモリ
拡張装置は、所定のプロットコルで動作し、プロセッサ
とディスク装置との間でのデータの授受を行う。こうし
て、標？層バスと標準インターフェースに接続されたメ
モリ拡張装置は、いかなるコンビ」−夕にも４１９でき
るようになる。なぜならば、この種の標準バスと標ｉす
Ｉインターフェース（特に」二連したＳＣ３Ｉ方式のバ
スとインターフェース）は、はとんどの生産者が使用し
ているからである。この結果、この処理装置のプロセッ
サでは、ディスク装置とメモリ拡張装置との間でのデー
タ授受に関するプロットフルの違いは、−切表に出てこ
ない。
タのプロセッサをディスク装置に接続する標準インター
フェースと標準バスに、このメモリ拡張装置を接続する
。これによって、該コンピュータの内部メモリ用メモリ
拡張装置は、所定のプロットコルで動作し、プロセッサ
とディスク装置との間でのデータの授受を行う。こうし
て、標？層バスと標準インターフェースに接続されたメ
モリ拡張装置は、いかなるコンビ」−夕にも４１９でき
るようになる。なぜならば、この種の標準バスと標ｉす
Ｉインターフェース（特に」二連したＳＣ３Ｉ方式のバ
スとインターフェース）は、はとんどの生産者が使用し
ているからである。この結果、この処理装置のプロセッ
サでは、ディスク装置とメモリ拡張装置との間でのデー
タ授受に関するプロットフルの違いは、−切表に出てこ
ない。
さらに説明すると、この発明は、
内部バスによって小容量・高速内部メモリに接続された
プロセッサをもつ少なくとも一つのコンピュータと、 前記内部メモリに格納されたデータを記夕１する大容量
・低速ディスク装置に前記プロセッサを接続する少なく
とも一つの標準インターフェースおよび標準バスと を有するデータ処理装置を、少な（とも一つ備尤た装置
に適用されるメモリ拡張装置であって、少なくとも一つ
の大容量・高速拡張メモリと、ローカルバスによって前
記拡張メモリに接続されるとともに、前記標準インター
フェースおよび標準バスによって前記コンピュータに接
続され、前記内部メモリに格納されたデータを前記拡張
メモリへ、あるいは、前記拡張メモリを通して前記ディ
スク装置へ転送する拡張メモリ管理装置とを具備するこ
とを特徴とする。
プロセッサをもつ少なくとも一つのコンピュータと、 前記内部メモリに格納されたデータを記夕１する大容量
・低速ディスク装置に前記プロセッサを接続する少なく
とも一つの標準インターフェースおよび標準バスと を有するデータ処理装置を、少な（とも一つ備尤た装置
に適用されるメモリ拡張装置であって、少なくとも一つ
の大容量・高速拡張メモリと、ローカルバスによって前
記拡張メモリに接続されるとともに、前記標準インター
フェースおよび標準バスによって前記コンピュータに接
続され、前記内部メモリに格納されたデータを前記拡張
メモリへ、あるいは、前記拡張メモリを通して前記ディ
スク装置へ転送する拡張メモリ管理装置とを具備するこ
とを特徴とする。
また、前記拡張メモリ管理装置は、前記標準インターフ
ェースおよび標準バスを通して前記プロセッサに接続さ
れたマイクロプロセッサを有し、該マイクロプロセッサ
は、前記ローカルバスとメモリ管理論理回路を通して前
記拡張メモリに接続されるとともに、データ転送を管理
する記憶装置に他のローカルバスによって接続されてい
ることを特徴とする。
ェースおよび標準バスを通して前記プロセッサに接続さ
れたマイクロプロセッサを有し、該マイクロプロセッサ
は、前記ローカルバスとメモリ管理論理回路を通して前
記拡張メモリに接続されるとともに、データ転送を管理
する記憶装置に他のローカルバスによって接続されてい
ることを特徴とする。
［実施例］
以下、図面を参照して、本発明の詳細な説明する。
第１図はこの発明の一実施例によるメモリ拡張装置１を
示すブロック図であり、このメモリ拡張装置１を少な（
とも一つのデータ処理装置２に適用したものである。こ
の処理装置２は、プロセッサ３と、内部バス４と、内部
メモリ５とからなるコンピュータを少なくとも１台備え
ており、プロセッサ３は、内部バス４によって、内部メ
モリ５に接続されている。内部メモリ５は、たとえば、
ＭＯＳ型からなり、小容量ではあるが高速で書き込み・
読み出しが可能なものである。
示すブロック図であり、このメモリ拡張装置１を少な（
とも一つのデータ処理装置２に適用したものである。こ
の処理装置２は、プロセッサ３と、内部バス４と、内部
メモリ５とからなるコンピュータを少なくとも１台備え
ており、プロセッサ３は、内部バス４によって、内部メ
モリ５に接続されている。内部メモリ５は、たとえば、
ＭＯＳ型からなり、小容量ではあるが高速で書き込み・
読み出しが可能なものである。
処理装置２は、また、標準インターフェース６と標準バ
ス７とを少なくとも一つずつもっており、これによって
、プロセッサ３を少なくとも一つのディスク装置８に接
続している。このディスク装置８は、大容量で、低速書
き込み・読み出しのメモリとして知られているもので、
処理装置２の内部メモリ５に格納されているデータを記
録できるようになっている。標準インターフェース６と
標県バス７は、たと尤ば、上記のｓｃｓ ｉ方式のらの
である。これらのインターフェースおよびバスは、もち
ろん、双方向性である。すでに述べたように、内部メモ
リ５の容量が限られていることから、ディスク装置８は
、内部メモリ５からディスク装置８へのデータ転送を可
能とするものであり、このデータ転送は、プロセッサ３
、インターフェース６、およびバス７を通して行われる
。ディスク装置８は、特に、処理装置２の電源障害の際
に、内部メモリ５に格納されているデータを退避できる
ようになっている。標準インターフェース６は、４１
ｔｒｉバス７を通してプロセッサ３とディスク装置８と
を接続しているが、この標準インターフェースのボート
の一つとなっている。インターフェースにおけるボート
は、このインターフェースの機能的な論理ブロックであ
り、論理回路から構成されていて、コンビ二一夕があら
かじめ定められたプロットフルによって周辺装置と交信
できるようにするものである。各標準バスは、このよう
にして、数種のこの種のボートと接続できるようになっ
ている。
ス７とを少なくとも一つずつもっており、これによって
、プロセッサ３を少なくとも一つのディスク装置８に接
続している。このディスク装置８は、大容量で、低速書
き込み・読み出しのメモリとして知られているもので、
処理装置２の内部メモリ５に格納されているデータを記
録できるようになっている。標準インターフェース６と
標県バス７は、たと尤ば、上記のｓｃｓ ｉ方式のらの
である。これらのインターフェースおよびバスは、もち
ろん、双方向性である。すでに述べたように、内部メモ
リ５の容量が限られていることから、ディスク装置８は
、内部メモリ５からディスク装置８へのデータ転送を可
能とするものであり、このデータ転送は、プロセッサ３
、インターフェース６、およびバス７を通して行われる
。ディスク装置８は、特に、処理装置２の電源障害の際
に、内部メモリ５に格納されているデータを退避できる
ようになっている。標準インターフェース６は、４１
ｔｒｉバス７を通してプロセッサ３とディスク装置８と
を接続しているが、この標準インターフェースのボート
の一つとなっている。インターフェースにおけるボート
は、このインターフェースの機能的な論理ブロックであ
り、論理回路から構成されていて、コンビ二一夕があら
かじめ定められたプロットフルによって周辺装置と交信
できるようにするものである。各標準バスは、このよう
にして、数種のこの種のボートと接続できるようになっ
ている。
この発明によれば、メモリ拡張装置１は、高速・大容量
の拡張メモリ９を備えており、処理装置２のコンピュー
タのプロセッサ３の内部メモリ５の容量を増加させるこ
とができる。この拡張メモリ９は、たとえばＭＯＳ型か
らなり、ローカルバスｌＯを介し°（、この拡張メモリ
９のアドレッシングを管理する管理装置１．１に接続さ
れている。
の拡張メモリ９を備えており、処理装置２のコンピュー
タのプロセッサ３の内部メモリ５の容量を増加させるこ
とができる。この拡張メモリ９は、たとえばＭＯＳ型か
らなり、ローカルバスｌＯを介し°（、この拡張メモリ
９のアドレッシングを管理する管理装置１．１に接続さ
れている。
管理装置１には、第１に、標準バス７と標準インターフ
ェースのボート１２とを介して、処理装置２のコンピュ
ータに接続されている。これによって、内部メモリ５に
格納されたデータは、拡張メモリ９へ、あるいは、拡張
メモリ９を通してディスク装置８へ確実に転送されるよ
うになっている。
ェースのボート１２とを介して、処理装置２のコンピュ
ータに接続されている。これによって、内部メモリ５に
格納されたデータは、拡張メモリ９へ、あるいは、拡張
メモリ９を通してディスク装置８へ確実に転送されるよ
うになっている。
もらろん、逆経路でデータ転送を行うこともＵＪ能であ
る。すなわち、拡張メモリ９とディスク装置８から内部
メモリ５へのデータ転送も可能である。
る。すなわち、拡張メモリ９とディスク装置８から内部
メモリ５へのデータ転送も可能である。
管理装置１１は、マイクロプロセッサ１３をもっている
。このマイクロプロセッサ１３は、標準バス７と標準イ
ンターフェースのボート１２とを経由して処理装置２の
コンピュータのプロセッサ３に接続されているとともに
、ローカルバス１０とメモリ管理論理回路１４とを経由
して拡張メモリ９に接続されている。また、マイクロプ
ロセッサ１３は、ローカルバス１５，１８を介して、記
憶装置１８に接続されており、これによって、内部メモ
リ５と拡張メモリ９、または拡張メモリ９とディスク装
置８との間のデータ転送の管理を行うようになっている
。この記憶装置１８は、たとえば、読み出し専用メモリ
１７と、書き込み・読み出しメモリ１９とを備尤でいる
。読み出し専用メモリ１７は、データ転送を管理するた
めのマイクロプログラムをしら、特に、標準バスと標準
インターフェースによるデータ１受受のプロットコルを
規定するマイクロプログラムを備えている。また、書き
込み・読み出しメモリ１９は、たとえば、バッチ構成さ
れ、重要なデータ、特に転送データのアドレスを記憶す
るものである。
。このマイクロプロセッサ１３は、標準バス７と標準イ
ンターフェースのボート１２とを経由して処理装置２の
コンピュータのプロセッサ３に接続されているとともに
、ローカルバス１０とメモリ管理論理回路１４とを経由
して拡張メモリ９に接続されている。また、マイクロプ
ロセッサ１３は、ローカルバス１５，１８を介して、記
憶装置１８に接続されており、これによって、内部メモ
リ５と拡張メモリ９、または拡張メモリ９とディスク装
置８との間のデータ転送の管理を行うようになっている
。この記憶装置１８は、たとえば、読み出し専用メモリ
１７と、書き込み・読み出しメモリ１９とを備尤でいる
。読み出し専用メモリ１７は、データ転送を管理するた
めのマイクロプログラムをしら、特に、標準バスと標準
インターフェースによるデータ１受受のプロットコルを
規定するマイクロプログラムを備えている。また、書き
込み・読み出しメモリ１９は、たとえば、バッチ構成さ
れ、重要なデータ、特に転送データのアドレスを記憶す
るものである。
他の標準インターフェースのボート２０，２１゜２２は
、たと尤ば、他の標準バスを通して、マイクロプロセッ
サ１３を、他の処理装置やディスク装置に接続可能とす
るものである。
、たと尤ば、他の標準バスを通して、マイクロプロセッ
サ１３を、他の処理装置やディスク装置に接続可能とす
るものである。
第１図中、クロック２３は、拡張メモリ９に係るマイク
ロプロセッサ１３と管理論理回路１４の順序動作を司る
ものである。他の拡張メモリ２４も、また、ローカルバ
ス１０に接続可能であり、これによって、内部メモリ５
の容量をさら１と増加させ得るようになっている。
ロプロセッサ１３と管理論理回路１４の順序動作を司る
ものである。他の拡張メモリ２４も、また、ローカルバ
ス１０に接続可能であり、これによって、内部メモリ５
の容量をさら１と増加させ得るようになっている。
最後に、マイクロプロセッサ１３は、ローカルバス２６
を介して、保守回路２５に接続できるようになっている
。
を介して、保守回路２５に接続できるようになっている
。
この保守回路２５は、たと丸ば、ＣＣＩ ｉ’ ｉ’の
ＲＳ ２３２規格によって定義されたＶ２４タイプの回
路である。
ＲＳ ２３２規格によって定義されたＶ２４タイプの回
路である。
このように構成された本装置は、明らかに」二連した［
１的、特に、プロセッサ３の内部メモリ５から拡張メモ
リ９へのデータ転送を達成している。
１的、特に、プロセッサ３の内部メモリ５から拡張メモ
リ９へのデータ転送を達成している。
この拡張メモリ９は、内部メモリ５より大きな容量をも
ち、しかも、内部メモリ５と同等の動作速度を備えてい
る。こ、の装置が内部メモリ５から拡張メモリ９へのデ
ータ転送に使用される場合には、処理装置２から拡張メ
モリ９へ単にデータを転送するだけであるから、標準イ
ンターフェースは受動回路として動作する。一方、デー
タ転送が拡張メモリ９から、たとえば、ディスク装置８
に行われる場合には、インターフェースは能動回路とし
て動作する。拡張メモリ９への高速転送が行われる場合
、マイクロプロセッサ１３と、読み出し専用メモリ１７
に格納されているマイクロプログラムとによって、内部
メモリ５からディスク装置８への転送に通常使用される
転送プロットフルを見ることができる。
ち、しかも、内部メモリ５と同等の動作速度を備えてい
る。こ、の装置が内部メモリ５から拡張メモリ９へのデ
ータ転送に使用される場合には、処理装置２から拡張メ
モリ９へ単にデータを転送するだけであるから、標準イ
ンターフェースは受動回路として動作する。一方、デー
タ転送が拡張メモリ９から、たとえば、ディスク装置８
に行われる場合には、インターフェースは能動回路とし
て動作する。拡張メモリ９への高速転送が行われる場合
、マイクロプロセッサ１３と、読み出し専用メモリ１７
に格納されているマイクロプログラムとによって、内部
メモリ５からディスク装置８への転送に通常使用される
転送プロットフルを見ることができる。
拡張メモリ９は、３２ビットのプロセッサと組み合わさ
れ、１００メガバイトの容量をもてるようになっている
。
れ、１００メガバイトの容量をもてるようになっている
。
第２図は、第１図のコンピュータ（プロセッサ３と内部
メモリ５〉と同様の二つのコンピュータ３０．３１を有
する処理装置に、この発明によるメモリ拡張装置ｌを適
用した例である。各コンピュータ３０．３１は、標準バ
ス３２．３３と標準ボー１−３４．３５を経由してメモ
リ拡張装置１に接続されている。このような構成の処理
装置では、各コンピュータ３０．３１が共通のメモリ拡
張装置１を共有することとなる。この図では、ディスク
装置は示され′Ｃいないが、すでに述べたように、標準
インターフェースのバスと標準ボートとを通して、これ
ら２つのコンピュータ３０．３１に接続することができ
る。この回路の場合、インターフェースボート３４，３
５は受動回路として動作する。
メモリ５〉と同様の二つのコンピュータ３０．３１を有
する処理装置に、この発明によるメモリ拡張装置ｌを適
用した例である。各コンピュータ３０．３１は、標準バ
ス３２．３３と標準ボー１−３４．３５を経由してメモ
リ拡張装置１に接続されている。このような構成の処理
装置では、各コンピュータ３０．３１が共通のメモリ拡
張装置１を共有することとなる。この図では、ディスク
装置は示され′Ｃいないが、すでに述べたように、標準
インターフェースのバスと標準ボートとを通して、これ
ら２つのコンピュータ３０．３１に接続することができ
る。この回路の場合、インターフェースボート３４，３
５は受動回路として動作する。
第３図は、この発明によるメモリ拡張装置ｌのデータ処
理装置への他の応用例を示すもので、このデータ処理装
置は、たった１台のコンビ講−タ３６をもつだけである
。この種の応用例では、コンピュータ３６とメモリ拡張
装置ｌとに接続された標準バス３７および標準インター
フェースボート３８によって、コンピュータ３Ｂの内部
メモリ（図示略）から装置ｌの拡張メモリへのデータ転
送ができるようになっている。この例では、メモリ拡張
装置１のマイクロプロセッサ（図示略）に接続された他
の標準インターフェースボート３９が設けられている。
理装置への他の応用例を示すもので、このデータ処理装
置は、たった１台のコンビ講−タ３６をもつだけである
。この種の応用例では、コンピュータ３６とメモリ拡張
装置ｌとに接続された標準バス３７および標準インター
フェースボート３８によって、コンピュータ３Ｂの内部
メモリ（図示略）から装置ｌの拡張メモリへのデータ転
送ができるようになっている。この例では、メモリ拡張
装置１のマイクロプロセッサ（図示略）に接続された他
の標準インターフェースボート３９が設けられている。
このボート３９は、標準バス４０を通して、２台のディ
スク装置４１．４２に接続されている。本装置では、コ
ンピュータ３６の内部メモリから拡張装ｍｉのメモリへ
のデータ転送と、この拡張メモリから２台のディスク装
置４１．４２のいずれかへのデータ転送ができるように
なっている。この構成は、ディスクアクセス装置と同等
と見なすことができる。なぜならば、ディスクに転送さ
れるデータは、拡張装置１の高速メモリに一時的に記録
されるだけだからである。
スク装置４１．４２に接続されている。本装置では、コ
ンピュータ３６の内部メモリから拡張装ｍｉのメモリへ
のデータ転送と、この拡張メモリから２台のディスク装
置４１．４２のいずれかへのデータ転送ができるように
なっている。この構成は、ディスクアクセス装置と同等
と見なすことができる。なぜならば、ディスクに転送さ
れるデータは、拡張装置１の高速メモリに一時的に記録
されるだけだからである。
インターフェースポート３８は、受動回路として動作し
、インターフェースポート３９は、能動回路として動作
する。
、インターフェースポート３９は、能動回路として動作
する。
第４図は、さらに他の応用例を示すものである。
この装置は、本発明によるメモリ拡張装置を２台備えた
もので、それぞれＩＡ、１Ｂで示されている。これらの
メモリ拡張装置１人、ＩＢは、２台のディスク装置４７
．４８にそれぞれ接続された２台のコンピュータ４５．
４６を備えた処理装置において使用される。後で詳述す
るように、２台のメモリ拡張装置ＬＡ、１１３を備えた
ことによって、各フンピーータ’５＋４８は、拡張装置
１八。
もので、それぞれＩＡ、１Ｂで示されている。これらの
メモリ拡張装置１人、ＩＢは、２台のディスク装置４７
．４８にそれぞれ接続された２台のコンピュータ４５．
４６を備えた処理装置において使用される。後で詳述す
るように、２台のメモリ拡張装置ＬＡ、１１３を備えた
ことによって、各フンピーータ’５＋４８は、拡張装置
１八。
ＩＢの拡張メモリのいずれをも、また、ディスク装置４
７．４８のいずれをも使用することができる。
７．４８のいずれをも使用することができる。
拡張装置ＩＡは、この拡張装置ｌΔのマイクロプロセッ
サに接続された２つの［１インターフェースポート４９
，５０をもち、このインターフェースポート４９，５０
は、標準インターフェースバス５１，５２を通してコン
ビ」−夕４５，４６それぞれ接続されている。拡張装置
１Δは、また、標ｉ■バスによって、一端がこの拡張装
置ＩＡのマイクロプロセッサに接続され、他端がディス
ク装置４７に接続された標準インターフェースポート５
３を備えている。
サに接続された２つの［１インターフェースポート４９
，５０をもち、このインターフェースポート４９，５０
は、標準インターフェースバス５１，５２を通してコン
ビ」−夕４５，４６それぞれ接続されている。拡張装置
１Δは、また、標ｉ■バスによって、一端がこの拡張装
置ＩＡのマイクロプロセッサに接続され、他端がディス
ク装置４７に接続された標準インターフェースポート５
３を備えている。
同様に、 拡張装置１１３は、この拡張装置１１３のマ
イクロブロセ、すに接続された２つの標準インターフェ
ースポート５４，５５をもも、このインターフェースボ
ー）５４．５５は、標準インターフェースバス５６，５
７を通してコンピュータ４５．４６それぞれ接続されて
いる。最後に、拡張装置ＩＢは、また、一端がこの拡張
装置ＩＢのマイクロプロセッサに接続され、他端が標準
インターフェースによってディスク装置４８に接続され
た標準インターフェースポート５８を備尤ている。
イクロブロセ、すに接続された２つの標準インターフェ
ースポート５４，５５をもも、このインターフェースボ
ー）５４．５５は、標準インターフェースバス５６，５
７を通してコンピュータ４５．４６それぞれ接続されて
いる。最後に、拡張装置ＩＢは、また、一端がこの拡張
装置ＩＢのマイクロプロセッサに接続され、他端が標準
インターフェースによってディスク装置４８に接続され
た標準インターフェースポート５８を備尤ている。
この応用例では、たとえば、ディスク装置４７に障害が
発生した場合、通常はコンピュータ４５の内部メモリか
ら、装置ＩＡの拡張メモリを経由して、ディスク装置４
７へ転送されるデータが、拡張装置１１３の拡張メモリ
を経由してディスク装置４Ｂに転送される。この種の構
成は、高稼働率の構成ということができる。つまり、装
置の構成要素が１台１（＾害されただけでは、装置全体
が停止することはない。なお、インターフェースポー：
・／１９，５０，５４．５５は受動回路として動作し、
インターフェースポート５３，５０は能動回路として動
作する。
発生した場合、通常はコンピュータ４５の内部メモリか
ら、装置ＩＡの拡張メモリを経由して、ディスク装置４
７へ転送されるデータが、拡張装置１１３の拡張メモリ
を経由してディスク装置４Ｂに転送される。この種の構
成は、高稼働率の構成ということができる。つまり、装
置の構成要素が１台１（＾害されただけでは、装置全体
が停止することはない。なお、インターフェースポー：
・／１９，５０，５４．５５は受動回路として動作し、
インターフェースポート５３，５０は能動回路として動
作する。
第５図は、他のデータ処理装置を示すブロック図であり
、この発明によるメモリ拡張装置１Ｃ１ＩＤが用いられ
ている。このデータ処理装置は、２台のコンビュー夕６
０．（３１と、ディスク装置６２．６３とをしら、これ
らは、それぞれ、標準インターフェースポート６４．ｆ
３５と標準インターフェースバス６０，６７とを介して
互いに接続されている。
、この発明によるメモリ拡張装置１Ｃ１ＩＤが用いられ
ている。このデータ処理装置は、２台のコンビュー夕６
０．（３１と、ディスク装置６２．６３とをしら、これ
らは、それぞれ、標準インターフェースポート６４．ｆ
３５と標準インターフェースバス６０，６７とを介して
互いに接続されている。
各メモリ拡張装置１ｃ、ＩＤは、インターフェースポー
トをもち、これによって、対応するコンピュータから拡
張メモリ・＼のデータ転送ができるようになっている。
トをもち、これによって、対応するコンピュータから拡
張メモリ・＼のデータ転送ができるようになっている。
すなわち、標準インターフェースポート６ＢＧ［準バス
６６を介してコンピュータ６０に接続するとともに、拡
張装置１ｃに接続することによって、コンピュータ６０
の内部メモリから装置ｔＣの拡張メモリへのデータ転送
が可能となる。同様に、標準インターフェースポート６
９を標準バス６７を介してコンピュータ６１に接続する
ことによって、コンビ、−夕ｅｉの内部メモリから装置
ＩＤの拡張メモリへのデータ転送が可能となる。
６６を介してコンピュータ６０に接続するとともに、拡
張装置１ｃに接続することによって、コンピュータ６０
の内部メモリから装置ｔＣの拡張メモリへのデータ転送
が可能となる。同様に、標準インターフェースポート６
９を標準バス６７を介してコンピュータ６１に接続する
ことによって、コンビ、−夕ｅｉの内部メモリから装置
ＩＤの拡張メモリへのデータ転送が可能となる。
この構成では、拡張装置ＩＣは、さらにもう一つの標準
インターフェースポート７０をもっている。このボート
７０は、標準バス７１を介してコンピュータ６１に接続
されるとともに、メモリ拡張装置ＩＣに接続されている
。したがって、コンピュータ６１の内部メモリから、装
置ＩＣの拡張メモリへデータを転送することができる。
インターフェースポート７０をもっている。このボート
７０は、標準バス７１を介してコンピュータ６１に接続
されるとともに、メモリ拡張装置ＩＣに接続されている
。したがって、コンピュータ６１の内部メモリから、装
置ＩＣの拡張メモリへデータを転送することができる。
この拡張メモリは、通常はコンピュータ６０に割り付け
られているものである。
られているものである。
同様に、拡張装置ＩＤも、さらにもう一つの標準インタ
ーフェースボート７２をもっている。このボート７２は
、拡張装置ＩＤに接続されるとともに、標準バス７３を
介してコンピュータＧＯに接続されている。したがって
、コンピュータ６０の内部メモリから、装置ＩＤの拡張
メモリへデータを転送することができる。この拡張メモ
リは、通常は、コンピュータ６１の内部メモリから出力
されるデータに割り付けられているものである。
ーフェースボート７２をもっている。このボート７２は
、拡張装置ＩＤに接続されるとともに、標準バス７３を
介してコンピュータＧＯに接続されている。したがって
、コンピュータ６０の内部メモリから、装置ＩＤの拡張
メモリへデータを転送することができる。この拡張メモ
リは、通常は、コンピュータ６１の内部メモリから出力
されるデータに割り付けられているものである。
この構成は、高稼働率処理装置ということができる。こ
の装置のいずれか一つの要素が障害されても、装置全体
は稼働し続けることができる。ここでは、インターフェ
ースボートはすべて受動回路として動作する。
の装置のいずれか一つの要素が障害されても、装置全体
は稼働し続けることができる。ここでは、インターフェ
ースボートはすべて受動回路として動作する。
この発明のメモリ拡張装置は、高速動作する拡張メモリ
によって、コンピュータの内部メモリの容量を増加させ
ることができる。したがって、特に衛星搭載用の処理装
置などでは、ディスク装置を使用しなくても済むであろ
う。実際、このような応用例では、処理装置やディスク
装置が振動にさらされるため、ディスクへのデータの読
み書きが障害されることがある。したがって、このよう
な場合は、本発明による拡張装置をディスク装置の代わ
りに使用することが有効である。
によって、コンピュータの内部メモリの容量を増加させ
ることができる。したがって、特に衛星搭載用の処理装
置などでは、ディスク装置を使用しなくても済むであろ
う。実際、このような応用例では、処理装置やディスク
装置が振動にさらされるため、ディスクへのデータの読
み書きが障害されることがある。したがって、このよう
な場合は、本発明による拡張装置をディスク装置の代わ
りに使用することが有効である。
［発明の効果］
以上説明上たように、この発明によるメモリ拡張装置は
、標準バスと標準インターフェースを介して、処理装置
に接続できるようにしたから、この種の標準バスと標準
インターフェースを用いたいかなるコンピュータにも適
合できる。
、標準バスと標準インターフェースを介して、処理装置
に接続できるようにしたから、この種の標準バスと標準
インターフェースを用いたいかなるコンピュータにも適
合できる。
この結果、コンビ二一夕の内部メモリを拡張する場合、
それぞれのコンピュータについて、独自のメモリ基板や
ソフトウェアをつくらなくても、内部メモリと同じくら
いの速度で動作するメモリ拡張装置を提供できる。
それぞれのコンピュータについて、独自のメモリ基板や
ソフトウェアをつくらなくても、内部メモリと同じくら
いの速度で動作するメモリ拡張装置を提供できる。
第１図はこの発明の一実施例によるデータ処理装置用メ
モリ拡張装置を示すブロック図、第２図ないし第５図は
この発明によるメモリ拡張装置を適用したデータ処理装
置を示すブロック図である。 １、ＩＡ、ｌＩ３．Ｉｃ、ＩＤ・・・・・・メモリ拡張
装置、２・・・・・・データ処理装置、 ３・・・・・プロセッサ、 ４・・・・・・内部バス、 ５・・・・・・内部メモリ、 ６・・・・・・標準インターフェース、？、３２，３３
，３７，４０，５１，５２，５Ｅ３゜５７．６６．６７
．７１．７３・・・・・・標準バス、Ｂ ４１，４２
，４７．４Ｂ、６２．６３・・・・・・ディスク装置、 ９．２４・・・・・・拡張メモリ、 １０・・・・・・ローカルバス、 ■■・・・・・・拡張メモリ管理装置、１２．２０．２
１，２２，３４，３５．３Ｂ、３９．４９，５０，５４
．５５，８４，６５，６ｔｌ。 ６９．７０．７２・・・・・・ボート、１３・・・・・
マイクロプロセッサ、 １４・・・・・メモリ管理論理回路、 １５．１８・・・・・・他のローカルバス、１７・・・
・・・読み出し専用メモリ（データ転送を管理する記憶
装置）、 １８・・・・・・記憶装置、 １９・・・・・・書き込み・読み出しメモリ、３０．３
１，３６，４５，４６，６０．６１・・・・・・コンピ
ュータ。
モリ拡張装置を示すブロック図、第２図ないし第５図は
この発明によるメモリ拡張装置を適用したデータ処理装
置を示すブロック図である。 １、ＩＡ、ｌＩ３．Ｉｃ、ＩＤ・・・・・・メモリ拡張
装置、２・・・・・・データ処理装置、 ３・・・・・プロセッサ、 ４・・・・・・内部バス、 ５・・・・・・内部メモリ、 ６・・・・・・標準インターフェース、？、３２，３３
，３７，４０，５１，５２，５Ｅ３゜５７．６６．６７
．７１．７３・・・・・・標準バス、Ｂ ４１，４２
，４７．４Ｂ、６２．６３・・・・・・ディスク装置、 ９．２４・・・・・・拡張メモリ、 １０・・・・・・ローカルバス、 ■■・・・・・・拡張メモリ管理装置、１２．２０．２
１，２２，３４，３５．３Ｂ、３９．４９，５０，５４
．５５，８４，６５，６ｔｌ。 ６９．７０．７２・・・・・・ボート、１３・・・・・
マイクロプロセッサ、 １４・・・・・メモリ管理論理回路、 １５．１８・・・・・・他のローカルバス、１７・・・
・・・読み出し専用メモリ（データ転送を管理する記憶
装置）、 １８・・・・・・記憶装置、 １９・・・・・・書き込み・読み出しメモリ、３０．３
１，３６，４５，４６，６０．６１・・・・・・コンピ
ュータ。
Claims (2)
- （１）内部バスによって小容量・高速内部メモリに接続
されたプロセッサをもつ少なくとも一つのコンピュータ
と、 前記内部メモリに格納されたデータを記録する大容量・
低速ディスク装置に前記プロセッサを接続する少なくと
も一つの標準インターフェースおよび標準バスと を有するデータ処理装置を、少なくとも一つ備えた装置
に適用されるメモリ拡張装置であって、少なくとも一つ
の大容量・高速拡張メモリと、ローカルバスによって前
記拡張メモリに接続されるとともに、前記標準インター
フェースおよび標準バスによって前記コンピュータに接
続され、前記内部メモリに格納されたデータを前記拡張
メモリへ、あるいは、前記拡張メモリを通して前記ディ
スク装置へ転送する拡張メモリ管理装置とを具備するこ
とを特徴とするメモリ拡張装置。 - （２）請求項１記載のメモリ拡張装置において、前記拡
張メモリ管理装置は、前記標準インターフェースおよび
標準バスを通して前記プロセッサに接続されたマイクロ
プロセッサを有し、該マイクロプロセッサは、前記ロー
カルバスとメモリ管理論理回路を通して前記拡張メモリ
に接続されるとともに、データ転送を管理する記憶装置
に他のローカルバスによって接続されていることを特徴
とするメモリ拡張装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8810947A FR2635599B1 (fr) | 1988-08-17 | 1988-08-17 | Systeme d'extension de memoire pour au moins un ensemble de traitement de donnees |
| FR8810947 | 1988-08-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02148159A true JPH02148159A (ja) | 1990-06-07 |
Family
ID=9369360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1212022A Pending JPH02148159A (ja) | 1988-08-17 | 1989-08-17 | メモリ拡張装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0355072A1 (ja) |
| JP (1) | JPH02148159A (ja) |
| FR (1) | FR2635599B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006107514A (ja) * | 2004-10-05 | 2006-04-20 | Sony Computer Entertainment Inc | 外部デバイスとデータ通信可能なインターフェイスデバイスを有するシステム及び装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2052118A (en) * | 1979-06-04 | 1981-01-21 | Memorex Corp | Disc Cache Subsystem |
| DE3278544D1 (en) * | 1981-07-27 | 1988-06-30 | Ibm | Data processing apparatus including stored value access control to shared storage |
| US4476526A (en) * | 1981-11-27 | 1984-10-09 | Storage Technology Corporation | Cache buffered memory subsystem |
| DE3380645D1 (en) * | 1982-12-28 | 1989-11-02 | Ibm | Method and apparatus for controlling a single physical cache memory to provide multiple virtual caches |
-
1988
- 1988-08-17 FR FR8810947A patent/FR2635599B1/fr not_active Expired - Fee Related
-
1989
- 1989-08-10 EP EP89402263A patent/EP0355072A1/fr not_active Withdrawn
- 1989-08-17 JP JP1212022A patent/JPH02148159A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006107514A (ja) * | 2004-10-05 | 2006-04-20 | Sony Computer Entertainment Inc | 外部デバイスとデータ通信可能なインターフェイスデバイスを有するシステム及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2635599A1 (fr) | 1990-02-23 |
| FR2635599B1 (fr) | 1994-02-18 |
| EP0355072A1 (fr) | 1990-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5922062A (en) | Combined IDE and SCSI disk controller interface for common hardware reference platforms | |
| JPS6243766A (ja) | 共用資源の状態管理方式 | |
| JPH0332093B2 (ja) | ||
| US5581716A (en) | IDE type CD-ROM drive interfacing circuit | |
| US4513369A (en) | Information processing system | |
| US7007126B2 (en) | Accessing a primary bus messaging unit from a secondary bus through a PCI bridge | |
| US7069409B2 (en) | System for addressing a data storage unit used in a computer | |
| JPH02148159A (ja) | メモリ拡張装置 | |
| JPS6331806B2 (ja) | ||
| JPS59135684A (ja) | バツフアメモリ間のデ−タバイパス方式 | |
| JP2904266B2 (ja) | バス縮退に対処できるメモリ接続制御装置 | |
| EP0464637B1 (en) | Expanded memory unit | |
| JP3323430B2 (ja) | 通信制御装置 | |
| JPS593665A (ja) | マルチアクセツサブル・メモリ・システム | |
| JPH05120210A (ja) | マイクロコンピユータ | |
| JPS6389921A (ja) | 磁気デイスク装置 | |
| JPH0122656B2 (ja) | ||
| JPH056328A (ja) | 共有メモリ装置 | |
| JPS63245745A (ja) | バツフア記憶制御装置 | |
| JPS61206066A (ja) | メモリアドレス設定方式 | |
| JPH0512184A (ja) | 情報処理システム | |
| JPH03127116A (ja) | 増設メモリ装置 | |
| JPH02501602A (ja) | ミラーディスクｒａｍシステム | |
| JPH0239344A (ja) | コンピュータシステムに於けるアダプタ用アドレス変換装置 | |
| JPS61173365A (ja) | デ−タ処理方式 |