JPH02149030A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPH02149030A JPH02149030A JP30271988A JP30271988A JPH02149030A JP H02149030 A JPH02149030 A JP H02149030A JP 30271988 A JP30271988 A JP 30271988A JP 30271988 A JP30271988 A JP 30271988A JP H02149030 A JPH02149030 A JP H02149030A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- prescaler
- frequency
- frequency signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Superheterodyne Receivers (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、例えば自動車電話装置に使用される位相同期
回路に関する。
回路に関する。
（従来の技術）
近年、高精度が要求される発振回路には、ＰＬ Ｌ （
Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ ；位相同期）回
路が使用されることが多く、ＩＣ（以下、ＰＬＬ Ｉ
Ｃと呼ぶ。）として汎用化されている。
Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ ；位相同期）回
路が使用されることが多く、ＩＣ（以下、ＰＬＬ Ｉ
Ｃと呼ぶ。）として汎用化されている。
ところで、このように汎用化されているＰＬＬＩＣを、
例えば自動車電話装置のように通常より極めて高い周波
数帯域に適用させようとした場合、ＰＬＬ ＩＣにフ
ィードバック入力される出力層、波数信号を分周する必
要がある。
例えば自動車電話装置のように通常より極めて高い周波
数帯域に適用させようとした場合、ＰＬＬ ＩＣにフ
ィードバック入力される出力層、波数信号を分周する必
要がある。
第４図はこのようなＰＬＬ回路の構成を示す図である。
同図において、１は上述したＰＬＬ ＩＣであり、発
振器２からの一定の周波数信号と後述するように分周さ
れた出力周波数信号との位相差を比較し、その差分電流
を出力する。Ｖ ＣＯ（ＶＯＩｔａｇｃ Ｃｏｎｔｒｏ
ｌｌｅｄ ０ｓｃｉｌｌａｔｏｒ ；電圧制御発振器）
３は、この差分電流に基づいて所定の周波数の出力周波
数信号ＦＯを発振する。この出力周波数信号ＦＯは、プ
リスケーラ４により１／ｍ（ｍは整数）に分周され、そ
の周波数の信号ＦｌがＰＬＬ ＩＣ１にフィードバッ
ク入力される。
振器２からの一定の周波数信号と後述するように分周さ
れた出力周波数信号との位相差を比較し、その差分電流
を出力する。Ｖ ＣＯ（ＶＯＩｔａｇｃ Ｃｏｎｔｒｏ
ｌｌｅｄ ０ｓｃｉｌｌａｔｏｒ ；電圧制御発振器）
３は、この差分電流に基づいて所定の周波数の出力周波
数信号ＦＯを発振する。この出力周波数信号ＦＯは、プ
リスケーラ４により１／ｍ（ｍは整数）に分周され、そ
の周波数の信号ＦｌがＰＬＬ ＩＣ１にフィードバッ
ク入力される。
ところが、このような従来のＰＬＬ回路では、プリスケ
ーラ４の出力端子Ｓ１において、分周した周波数の信号
Ｆ１に対する不要輻射成分Ｆｎ（ｎ≧２）が高いレベル
で発生している。このため、例えばこのような従来のＰ
ＬＬ回路を自動車電話装置等の無線機に使用すると、以
下のような不具合を生ずる虞れがある。
ーラ４の出力端子Ｓ１において、分周した周波数の信号
Ｆ１に対する不要輻射成分Ｆｎ（ｎ≧２）が高いレベル
で発生している。このため、例えばこのような従来のＰ
ＬＬ回路を自動車電話装置等の無線機に使用すると、以
下のような不具合を生ずる虞れがある。
即ち、無線機において、前記不要輻射成分Ｆｎと無線機
内のシンセサイザの周波数のは号ＦＳとを合成した信号
の周波数が受信周波数帯域内に入った場合、合成周波数
の信号が受信周波数に対する干渉波となり、感度抑圧等
の不具合が発生するのである。
内のシンセサイザの周波数のは号ＦＳとを合成した信号
の周波数が受信周波数帯域内に入った場合、合成周波数
の信号が受信周波数に対する干渉波となり、感度抑圧等
の不具合が発生するのである。
このような不具合を解決すべく、第５図に示すように、
受信回路部に悪影響を及ぼす虞れのある不要輻射成分Ｆ
ｎを除去するためのローパスフィルタ５を、プリスケー
ラ４とＰＬＬ ＩＣＩとの間に挿入することが考えら
れる。
受信回路部に悪影響を及ぼす虞れのある不要輻射成分Ｆ
ｎを除去するためのローパスフィルタ５を、プリスケー
ラ４とＰＬＬ ＩＣＩとの間に挿入することが考えら
れる。
しかしながら、このような構成によれば、ＰＬＬ Ｉ
ＣＩの入力端子Ｓ２における不要輻射成分は除去するこ
とができるが、プリスケーラ４の出力端子Ｓｔでの不要
輻射成分は依然として発生している。このため、受信回
路部への干渉の虞れを完全に除去することはできないと
いう問題が残る。
ＣＩの入力端子Ｓ２における不要輻射成分は除去するこ
とができるが、プリスケーラ４の出力端子Ｓｔでの不要
輻射成分は依然として発生している。このため、受信回
路部への干渉の虞れを完全に除去することはできないと
いう問題が残る。
（発明が解決しようとする課′ＸＪ）
このように従来の無線機に使用されるＰＬＬ回路におい
ては、プリスケーラより発生する不要輻射成分を完全に
は除去することができず、受信回路部へ悪影響を及ぼす
虞れがあった。
ては、プリスケーラより発生する不要輻射成分を完全に
は除去することができず、受信回路部へ悪影響を及ぼす
虞れがあった。
本発明は、このような課題を解決するために成されたも
ので、プリスケーラより発生する不要輻射成分を完全に
除去せしめる位相同期回路を提供することを目的とする
ものである。
ので、プリスケーラより発生する不要輻射成分を完全に
除去せしめる位相同期回路を提供することを目的とする
ものである。
［発明の構成］
（課題を解決するための手段）
本発明の位相同期回路は、一定の周波数信号を発振する
発振器と、この発振器により発振された一定の周波数信
号と分周のなされた出力周波数信号との位相差を比較し
、その差分電流を出力する位相同期回路用のｔＣと、こ
のＩＣにより出力される差分電流に基づいて所定の周波
数の前記出力周波数信号を発振する電圧制御発振器と、
この電圧制御発振器により発振された出力周波数信号に
対し前記分周を行うプリスケーラとを具備し、所定の周
波数の信号を受信する受信回路を少なくとも備えた装置
に使用される位相同期回路において、前記分周のなされ
た出力周波数信号が出力され条前記プリスケーラの出力
端子と前記分周のなされた出力周波数信号が入力される
前記位相同期回路用のＩＣの入力端子との間に、プリス
ケーラの出力端子より出力される不要輻射成分を減衰さ
せるための直並列共振回路を介挿したことにより、上述
した課題を解決している。
発振器と、この発振器により発振された一定の周波数信
号と分周のなされた出力周波数信号との位相差を比較し
、その差分電流を出力する位相同期回路用のｔＣと、こ
のＩＣにより出力される差分電流に基づいて所定の周波
数の前記出力周波数信号を発振する電圧制御発振器と、
この電圧制御発振器により発振された出力周波数信号に
対し前記分周を行うプリスケーラとを具備し、所定の周
波数の信号を受信する受信回路を少なくとも備えた装置
に使用される位相同期回路において、前記分周のなされ
た出力周波数信号が出力され条前記プリスケーラの出力
端子と前記分周のなされた出力周波数信号が入力される
前記位相同期回路用のＩＣの入力端子との間に、プリス
ケーラの出力端子より出力される不要輻射成分を減衰さ
せるための直並列共振回路を介挿したことにより、上述
した課題を解決している。
（作 用）
本発明では、プリスケーラの出力端子より出力される不
要輻射成分は、直並列共振回路を構成する要素のうち直
列共振面路と直列共振状態となり、減衰される。一方、
プリスケーラの出力端子より出力される分周のなされた
出力周波数信号は、直並列共振回路を構成する要素のう
ち並列共振回路と並列共振状態となり、減衰されること
なく位相同期回路用のＩＣの入力端子に入力される。
要輻射成分は、直並列共振回路を構成する要素のうち直
列共振面路と直列共振状態となり、減衰される。一方、
プリスケーラの出力端子より出力される分周のなされた
出力周波数信号は、直並列共振回路を構成する要素のう
ち並列共振回路と並列共振状態となり、減衰されること
なく位相同期回路用のＩＣの入力端子に入力される。
このように本発明では、直並列共振回路により、不要輻
射成分は減衰され、分周のなされた出力周波数信号は減
衰されることなく位相同期回路用のＩＣに入力されるの
で、プリスケーラより発生する不要輻射成分を完全に除
去せしめることができる。
射成分は減衰され、分周のなされた出力周波数信号は減
衰されることなく位相同期回路用のＩＣに入力されるの
で、プリスケーラより発生する不要輻射成分を完全に除
去せしめることができる。
（実施例）
以下、本発明の実施例を図面に基づいて説明する。
第１図は本発明の一実施例を説明するための図である。
この実施例に係る回路は、第４図に示したＰＬＬ回路に
おいて、第１図に示すように、分周のなされた出力周波
数信号が出力されるプリスケーラ４の出力端子Ｓ１と、
この出力端子Ｓｌからの分周のなされた出力周波数信号
が入力されるＰＬＬｌＣｌの入力端子Ｓ２との間に、直
並列共振回路６を介挿して成るものである。尚、Ｃ１％
Ｃ２はカップリングコンデンサを示している。
おいて、第１図に示すように、分周のなされた出力周波
数信号が出力されるプリスケーラ４の出力端子Ｓ１と、
この出力端子Ｓｌからの分周のなされた出力周波数信号
が入力されるＰＬＬｌＣｌの入力端子Ｓ２との間に、直
並列共振回路６を介挿して成るものである。尚、Ｃ１％
Ｃ２はカップリングコンデンサを示している。
直並列共振回路６は、出力端子Ｓｌと入力端子Ｓ２との
間の線路７を、コイルＬ１とコンデンサＣ３の直列接続
を介して接地するとともに、コイルＬ２を介して接地す
ることにより構成される。
間の線路７を、コイルＬ１とコンデンサＣ３の直列接続
を介して接地するとともに、コイルＬ２を介して接地す
ることにより構成される。
即ち、この直並列共振回路６では、コイルＬ１とコンデ
ンサＣ３により直列共振回路が形成され１１、コイ゛ル
Ｌ２とコンデンサＣ３により並列共振回路が形成される
のである。そして、直列共振回路においては、その共振
帯域が不要輻射成分の周波数帯域となるよう、その時定
数をコイルＬ１及びコンデンサＣ３により設定する。ま
た、並列共振回路においては、その共振帯域が分周のな
された出力周波数信号の周波数帯域となるよう、その時
定数をコイルＬ２及びコンデンサＣ３により設定する。
ンサＣ３により直列共振回路が形成され１１、コイ゛ル
Ｌ２とコンデンサＣ３により並列共振回路が形成される
のである。そして、直列共振回路においては、その共振
帯域が不要輻射成分の周波数帯域となるよう、その時定
数をコイルＬ１及びコンデンサＣ３により設定する。ま
た、並列共振回路においては、その共振帯域が分周のな
された出力周波数信号の周波数帯域となるよう、その時
定数をコイルＬ２及びコンデンサＣ３により設定する。
次に、このように構成された回路の動作を説明する。
プリスケーラ４の出力端子Ｓｌからは、分周のなされた
出ツノ周波数信号Ｆｌの他に、それに附随するように不
要輻射成分Ｆｎが出力される。
出ツノ周波数信号Ｆｌの他に、それに附随するように不
要輻射成分Ｆｎが出力される。
プリスケーラ４の出力端子Ｓ１より出力される不要輻射
成分Ｆｎは、コイルＬＬとコンデンサＣ３により形成さ
れる直列共振回路と直列共振状態トする。即ち、この場
合、線路７とグランド間がショート状態なるので、不要
輻射成分Ｆｎは、減衰され、ＰＬＬ ＩＣＩの入力端
子Ｓ２には殆んど入力されない。
成分Ｆｎは、コイルＬＬとコンデンサＣ３により形成さ
れる直列共振回路と直列共振状態トする。即ち、この場
合、線路７とグランド間がショート状態なるので、不要
輻射成分Ｆｎは、減衰され、ＰＬＬ ＩＣＩの入力端
子Ｓ２には殆んど入力されない。
一方、プリスケーラ４の出力端子Ｓ１より出力される分
周のなされた出力周波数信号Ｆｌは、コイルＬ２及びコ
ンデンサＣ３により形成される並列共振回路と並列共振
状態となる。即ち、この場合、線路７とグランド間がオ
ーブン状態なるので、分周のなされた出力周波数信号Ｆ
１は、減衰されることなく、ＰＬＬ ＩＣＩの入力端
子Ｓ２に入力される。
周のなされた出力周波数信号Ｆｌは、コイルＬ２及びコ
ンデンサＣ３により形成される並列共振回路と並列共振
状態となる。即ち、この場合、線路７とグランド間がオ
ーブン状態なるので、分周のなされた出力周波数信号Ｆ
１は、減衰されることなく、ＰＬＬ ＩＣＩの入力端
子Ｓ２に入力される。
第２図は第４図に示した従来の回路における入出力端子
での信号の様子、第３図はこの実施例における入出力端
子での信号の様子をそれぞれ示している。
での信号の様子、第３図はこの実施例における入出力端
子での信号の様子をそれぞれ示している。
これら図からも明らかなように、この実施例の回路では
、プリスケーラ４より発生する不要輻射成分をほぼ完全
に除去することができる。したがって、受信回路部へ悪
影響を及ぼす虞れはなくなる。
、プリスケーラ４より発生する不要輻射成分をほぼ完全
に除去することができる。したがって、受信回路部へ悪
影響を及ぼす虞れはなくなる。
［発明の効果］
以上説明したように本発明の位相同期回路では、回路は
、分周のなされた出力周波数信号が出力されるプリスケ
ーラの出力端子と分周のなされた出力周波数信号が入力
される位相同期回路用のＩＣの入力端子との間に、プリ
スケーラの出力端子より出力される不要輻射成分を減衰
させるための直並列共振回路を介挿したので、直並列共
振回路により、不要輻射成分は減衰され、分周のなされ
た出力周波数信号は減衰されることなく位）目同期回路
用のＩＣに人力される。このため、プリスケーラより発
生する不要輻射成分を完全に除去せしめることができる
。
、分周のなされた出力周波数信号が出力されるプリスケ
ーラの出力端子と分周のなされた出力周波数信号が入力
される位相同期回路用のＩＣの入力端子との間に、プリ
スケーラの出力端子より出力される不要輻射成分を減衰
させるための直並列共振回路を介挿したので、直並列共
振回路により、不要輻射成分は減衰され、分周のなされ
た出力周波数信号は減衰されることなく位）目同期回路
用のＩＣに人力される。このため、プリスケーラより発
生する不要輻射成分を完全に除去せしめることができる
。
第１図は本発明の一実施例の構成を示す回路図、第２図
及び第３図はこの実施例の効果を説明するための図、第
４図は従来のＰＬＬ回路の構成を示す回路図、第５図は
従来の不要輻射成分を除去する手段を示す回路図である
。 １・・・ＰＬＬ ＩＣ１２・・・発振器、３・・・電
圧制御発振器、４・・・プリスケーラ、６・・・・・・
直並列共振回路。 第１図 同浪収ｆ 第２図 ７ｔｉｌ汲貌ｆ 第３図
及び第３図はこの実施例の効果を説明するための図、第
４図は従来のＰＬＬ回路の構成を示す回路図、第５図は
従来の不要輻射成分を除去する手段を示す回路図である
。 １・・・ＰＬＬ ＩＣ１２・・・発振器、３・・・電
圧制御発振器、４・・・プリスケーラ、６・・・・・・
直並列共振回路。 第１図 同浪収ｆ 第２図 ７ｔｉｌ汲貌ｆ 第３図
Claims (1)
- 【特許請求の範囲】 一定の周波数信号を発振する発振器と、 この発振器により発振された一定の周波数信号と分周の
なされた出力周波数信号との位相差を比較し、その差分
電流を出力する位相同期回路用のＩＣと、 このＩＣにより出力される差分電流に基づいて所定の周
波数の前記出力周波数信号を発振する電圧制御発振器と
、 この電圧制御発振器により発振された出力周波数信号に
対し前記分周を行うプリスケーラとを具備し、 所定の周波数の信号を受信する受信回路を少なくとも備
えた装置に使用される位相同期回路において、 前記分周のなされた出力周波数信号が出力される前記プ
リスケーラの出力端子と前記分周のなされた出力周波数
信号が入力される前記位相同期回路用のＩＣの入力端子
との間に、前記プリスケーラの出力端子より出力される
不要輻射成分を減衰させるための直並列共振回路が介挿
されていることを特徴とする位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30271988A JP2732625B2 (ja) | 1988-11-30 | 1988-11-30 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30271988A JP2732625B2 (ja) | 1988-11-30 | 1988-11-30 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02149030A true JPH02149030A (ja) | 1990-06-07 |
| JP2732625B2 JP2732625B2 (ja) | 1998-03-30 |
Family
ID=17912346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30271988A Expired - Fee Related JP2732625B2 (ja) | 1988-11-30 | 1988-11-30 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2732625B2 (ja) |
-
1988
- 1988-11-30 JP JP30271988A patent/JP2732625B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2732625B2 (ja) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3098027B2 (ja) | 位相ロック回路及び該位相ロック回路より成る周波数逓倍器 | |
| US6483361B1 (en) | Lock detector for determining phase lock condition in PLL on a period-by-period basis according to desired phase error | |
| US5008635A (en) | Phase-lock-loop lock indicator circuit | |
| JPH0537364A (ja) | 位相同期ループ | |
| US11398827B1 (en) | Phase-locked loop with phase noise cancellation | |
| US6703878B2 (en) | Input jitter attenuation in a phase-locked loop | |
| GB2196196A (en) | Pll frequency synthesizer | |
| JPH02149030A (ja) | 位相同期回路 | |
| JPH06338793A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPS58168333A (ja) | 位相同期ル−プ回路の位相比較方式 | |
| JP3230501B2 (ja) | 周波数シンセサイザ | |
| JPH08330956A (ja) | Ｐｌｌ回路 | |
| JP2000066761A (ja) | ディジタル回路 | |
| JPS5964928A (ja) | 集積回路 | |
| JP2639213B2 (ja) | 位相比較器 | |
| JP3248453B2 (ja) | 発振装置 | |
| JP3147487B2 (ja) | 同期信号発生装置 | |
| JPS63164619A (ja) | 位相同期ル−プ回路 | |
| JPH06326603A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| GB2331643A (en) | Local oscillator arrangement | |
| JPH05327493A (ja) | Ｐｌｌシンセサイザ | |
| JPS61255146A (ja) | 干渉波抽出回路 | |
| JP2001527313A (ja) | 位相同期ループ周波数発生源におけるロードプルを減少させる方法と装置 | |
| JPS6424632A (en) | Phase locked loop circuit | |
| JPH0575590A (ja) | 同期クロツク生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |