JPH02150015A - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JPH02150015A JPH02150015A JP63304615A JP30461588A JPH02150015A JP H02150015 A JPH02150015 A JP H02150015A JP 63304615 A JP63304615 A JP 63304615A JP 30461588 A JP30461588 A JP 30461588A JP H02150015 A JPH02150015 A JP H02150015A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- layer
- opening
- pattern
- sensitivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置などを製造するためのレジストパターンの形
成方法に関し、更に詳しく言えば電子ビーム露光による
微細なレジストパターン形成方法に関するものであり、 リフトオフによる、より微細なパターン形成を可能とす
るレジストパターンの形成方法の提供を目的とし、 基板上に第１層目のレジストを塗布した後、該第１層目
のレジストを第１の温度でプリベーキングする工程と、 前記第１層目と同じ材質の第２層目のレジストを第１層
目のレジストの上に塗布した後に、前記第１の温度より
も低い第２の温度でプリベーキングすることにより、第
２１１１目のレジストの露光電子に対する感度を第１層
目のレジストの露光電子に対する感度よりも下げる工程
と、 前記第１層目のレジストおよび第２層目のレジストに電
子ビーム露光を施し、該第１層目および第２層目のレジ
ストの現像処理を行う工程とを有することを、含み構成
する。
成方法に関し、更に詳しく言えば電子ビーム露光による
微細なレジストパターン形成方法に関するものであり、 リフトオフによる、より微細なパターン形成を可能とす
るレジストパターンの形成方法の提供を目的とし、 基板上に第１層目のレジストを塗布した後、該第１層目
のレジストを第１の温度でプリベーキングする工程と、 前記第１層目と同じ材質の第２層目のレジストを第１層
目のレジストの上に塗布した後に、前記第１の温度より
も低い第２の温度でプリベーキングすることにより、第
２１１１目のレジストの露光電子に対する感度を第１層
目のレジストの露光電子に対する感度よりも下げる工程
と、 前記第１層目のレジストおよび第２層目のレジストに電
子ビーム露光を施し、該第１層目および第２層目のレジ
ストの現像処理を行う工程とを有することを、含み構成
する。
本発明は、半導体装置などを形成するためのレジストパ
ターンの形成方法に関し、更に詳しく言えば電子ビーム
露光による微細なレジストパターン形成方法に関するも
のである。
ターンの形成方法に関し、更に詳しく言えば電子ビーム
露光による微細なレジストパターン形成方法に関するも
のである。
近年、集積回路半導体装置は高密度化・高性能化が一段
と進んでおり、これに伴い、パターン形成においても、
−ｉの微細化が要求されている。
と進んでおり、これに伴い、パターン形成においても、
−ｉの微細化が要求されている。
第４図（ａ）〜（Ｃ）は、従来例に係るレジストパター
ン形成方法を説明する図である。
ン形成方法を説明する図である。
まず同図（ａ）に示すように、半導体基板１上にポジレ
ジスト２を塗布した後に所定の温度でプリベーキングし
、次に同図（ｂ）に示すように、例えば可変矩形ビーム
型露光装置を用いて所定の領域に電子ビームを照射する
。
ジスト２を塗布した後に所定の温度でプリベーキングし
、次に同図（ｂ）に示すように、例えば可変矩形ビーム
型露光装置を用いて所定の領域に電子ビームを照射する
。
その後、現像液を用いて現像すると、同図（ｃ）に示す
ように電子ビーム照射領域が除去されて、レジスト２に
開口部が形成される。
ように電子ビーム照射領域が除去されて、レジスト２に
開口部が形成される。
〔発明が解決しようとする課題］
ところで、レジスト膜に電子ピークを照射すると、所定
の照射領域を越えてその領域外にも電子が散乱すること
が知られており、これにはレジスト膜の上方で電子が散
乱する前方散乱と、該レジスト膜の下方、すなわち照射
電子が基板に衝突して生じる反射電子を原因として基板
の近傍で散乱する後方散乱がある。
の照射領域を越えてその領域外にも電子が散乱すること
が知られており、これにはレジスト膜の上方で電子が散
乱する前方散乱と、該レジスト膜の下方、すなわち照射
電子が基板に衝突して生じる反射電子を原因として基板
の近傍で散乱する後方散乱がある。
そして、照射領域が大きいとき、すなわち開口すべき幅
が広い時には、第５図に示すように後方散乱効果が大き
く現れて、現像後にはレジスト膜の上端の開口幅Ｗａが
レジスト膜の下端の開口幅ｗｂよりも狭くなる。
が広い時には、第５図に示すように後方散乱効果が大き
く現れて、現像後にはレジスト膜の上端の開口幅Ｗａが
レジスト膜の下端の開口幅ｗｂよりも狭くなる。
一方、照射領域が小さいとき、すなわち開口すべき幅が
狭いときには、後方散乱効果はほとんど現れず、むしろ
前方散乱効果により、現像後にはレジスト膜の上端の開
口幅Ｗａがレジスト膜の下端の開口幅ｗｂよりも広くな
る。
狭いときには、後方散乱効果はほとんど現れず、むしろ
前方散乱効果により、現像後にはレジスト膜の上端の開
口幅Ｗａがレジスト膜の下端の開口幅ｗｂよりも広くな
る。
このため第６図に示すように、リフトオフ法により＾ｌ
膜３のパターンを形成する場合、開口幅の大きい第５図
（ａ）に対応する第６図（ａ）では、レジスト膜２の除
去後、開口部内に所定のへ１膜パターンが形成されるが
、開口幅の狭い第５図（ｂ）に対応する第６図（ｂ）で
は、レジスト膜２を除去するとき、開口部内のＡ１膜３
も一緒に除去されることになって、パターン形成できな
くなる。
膜３のパターンを形成する場合、開口幅の大きい第５図
（ａ）に対応する第６図（ａ）では、レジスト膜２の除
去後、開口部内に所定のへ１膜パターンが形成されるが
、開口幅の狭い第５図（ｂ）に対応する第６図（ｂ）で
は、レジスト膜２を除去するとき、開口部内のＡ１膜３
も一緒に除去されることになって、パターン形成できな
くなる。
第７図は従来例のレジストパターン形成方法に係るパタ
ーン開口状態を説明する図で、横軸は設計のデータ寸法
（μｍ）を示し、縦軸は実際に形成された開口部の上端
の開口幅Ｗａ （μｍ）および開口部の下端の開口幅Ｗ
ｂ（μｍ）を示している。
ーン開口状態を説明する図で、横軸は設計のデータ寸法
（μｍ）を示し、縦軸は実際に形成された開口部の上端
の開口幅Ｗａ （μｍ）および開口部の下端の開口幅Ｗ
ｂ（μｍ）を示している。
なお、このときのポジレジストとしてＺ−ＣＭＲｌｏｏ
（日本ゼオン製）を用いた。またレジストの膜厚は０
．５ μｍである。
（日本ゼオン製）を用いた。またレジストの膜厚は０
．５ μｍである。
図のように、従来例によればデータ寸法が０．２５μｍ
以下のとき、Ｗａ＞Ｗｂとなってリフトオフによる微細
パターンが形成できないという問題がある。
以下のとき、Ｗａ＞Ｗｂとなってリフトオフによる微細
パターンが形成できないという問題がある。
本発明はかかる従来の問題点に鑑みて創作されたもので
あり、リフトオフ法による、より微細なパターン形成を
可能とするレジストパターンの形成方法の提供を目的と
する。
あり、リフトオフ法による、より微細なパターン形成を
可能とするレジストパターンの形成方法の提供を目的と
する。
本発明の基板上に第１層目のレジストを塗布した後、該
第１層目のレジストを第１の温度でプリベーキングする
工程と、前記第１層目と同じ材質の第２層目のレジスト
を第１層目のレジストの上に塗布した後に、前記第１の
温度よりも低い第２の温度でプリベーキングすることに
より、第２層目のレジストの露光電子に対する感度を第
１層目のレジストの露光電子に対する感度よりも下げる
工程と、前記第１層目のレジストおよび第２層目のレジ
ストに電子ビーム露光を施し、該第１層目および第２層
目のレジストの現像処理を行う工程とを有することを特
徴とし、上記目的を達成する。
第１層目のレジストを第１の温度でプリベーキングする
工程と、前記第１層目と同じ材質の第２層目のレジスト
を第１層目のレジストの上に塗布した後に、前記第１の
温度よりも低い第２の温度でプリベーキングすることに
より、第２層目のレジストの露光電子に対する感度を第
１層目のレジストの露光電子に対する感度よりも下げる
工程と、前記第１層目のレジストおよび第２層目のレジ
ストに電子ビーム露光を施し、該第１層目および第２層
目のレジストの現像処理を行う工程とを有することを特
徴とし、上記目的を達成する。
本発明では、第１目のレジストに対しては、プリベーキ
ング温度を高くして露光電子に対する感度を高くしてい
る。
ング温度を高くして露光電子に対する感度を高くしてい
る。
そして、第２層目のレジストに対しては、プリベーキン
グ温度を低くして露光電子に対する感度を低くしている
。なお、このときの第２層目のレジストのプリベーキン
グ温度は第１層目のレジストのプリベーキング温度より
も低いので第１層目のレジストが第２層目のプリベーキ
ング温度の影響を受けて感度が低く変化することはない
。
グ温度を低くして露光電子に対する感度を低くしている
。なお、このときの第２層目のレジストのプリベーキン
グ温度は第１層目のレジストのプリベーキング温度より
も低いので第１層目のレジストが第２層目のプリベーキ
ング温度の影響を受けて感度が低く変化することはない
。
このため、プリベーキング後の第１層目および第２層目
のレジストの所定の領域に電子ビームを照射すした後に
現象して開口部を形成すると、該開口部の開口幅は上部
よりも下部の方が広くなる。
のレジストの所定の領域に電子ビームを照射すした後に
現象して開口部を形成すると、該開口部の開口幅は上部
よりも下部の方が広くなる。
第２図は本発明のレジストパターン形成方法に係るパタ
ーン開口状態を説明する図で、横幅は設計のデータ寸法
（μｍ）を示し、縦軸は実際に形成された開口部の上端
の開口部Ｗａ（μｍ）および開口部の下端の開口部ｗｂ
（μｍ）を示している。
ーン開口状態を説明する図で、横幅は設計のデータ寸法
（μｍ）を示し、縦軸は実際に形成された開口部の上端
の開口部Ｗａ（μｍ）および開口部の下端の開口部ｗｂ
（μｍ）を示している。
なお、このときのポジレジストとして、Ｚ−ＣＭＲｌｏ
ｏ（日本ゼオン製）を用い、第１層目のレジストについ
てはプリベーキング温度を２００°Ｃで行い、第２層目
のレジストについてはプリベーキング温度を１８０″Ｃ
で行っている。これにより、第３図に示すように、第１
層目のレジストの方が第２１！目のレジストよりも感度
が良い、すなわちより少ない電子ドーズ量で現像（開口
）することができる。
ｏ（日本ゼオン製）を用い、第１層目のレジストについ
てはプリベーキング温度を２００°Ｃで行い、第２層目
のレジストについてはプリベーキング温度を１８０″Ｃ
で行っている。これにより、第３図に示すように、第１
層目のレジストの方が第２１！目のレジストよりも感度
が良い、すなわちより少ない電子ドーズ量で現像（開口
）することができる。
これにより、第２図に示すように、データ寸法が０．ｌ
Ｏμｍ程度においても、Ｗａ≦ｗｂとなってリフトオフ
法による微細パターンの形成が十分可能である。
Ｏμｍ程度においても、Ｗａ≦ｗｂとなってリフトオフ
法による微細パターンの形成が十分可能である。
次に図を参照しながら本発明の実施例について説明する
。
。
第１図は本発明の実施例に係るレジストパターンの形成
方法を用いて、リセスゲート構造のＧａＡＳ電界効果ト
ランジスタの製造方法を説明する断面図である。
方法を用いて、リセスゲート構造のＧａＡＳ電界効果ト
ランジスタの製造方法を説明する断面図である。
まず、同図（ａ）に示すように、半絶縁性ＧａＡＳ基板
４の上にエピタキシャル成長によってｎ”ＧａＡＳｊｉ
５を形成し、次いで＾ｕ／ＡｕＧｅ１ｌｉからなるソー
ス６、ドレイン７を形成する。
４の上にエピタキシャル成長によってｎ”ＧａＡＳｊｉ
５を形成し、次いで＾ｕ／ＡｕＧｅ１ｌｉからなるソー
ス６、ドレイン７を形成する。
次に、同図（ｂ）に示すように、第１のレジスト層８、
例えばＺ−ＣＭＲｌｏｏ（日本ゼオン！ｉりを０．３μ
ｍ！！布した後に、２００℃、３０分間のプリベーキン
グ処理をする。これにより、第１層目のレジスト８は、
第３図に示すように高感度となる。その後、第２のレジ
スト層９、例えばＺ−ＣＭＲｌｏｏ（日本ゼオン製）を
０．２ｐｍ塗布した後に、１８０℃、３０分間のプリベ
ーキング処理をする。これにより第３図に示すように、
第２層目のレジストよりも低感度となる０次いで所定の
ゲート形成領域（ゲート長０．１５μｍ）に、可変矩形
ビーム型電子ビーム露光装置により加速電圧３０ｋＶ、
電流密度５Ａ／ｃｄで電子ビームを照射する。
例えばＺ−ＣＭＲｌｏｏ（日本ゼオン！ｉりを０．３μ
ｍ！！布した後に、２００℃、３０分間のプリベーキン
グ処理をする。これにより、第１層目のレジスト８は、
第３図に示すように高感度となる。その後、第２のレジ
スト層９、例えばＺ−ＣＭＲｌｏｏ（日本ゼオン製）を
０．２ｐｍ塗布した後に、１８０℃、３０分間のプリベ
ーキング処理をする。これにより第３図に示すように、
第２層目のレジストよりも低感度となる０次いで所定の
ゲート形成領域（ゲート長０．１５μｍ）に、可変矩形
ビーム型電子ビーム露光装置により加速電圧３０ｋＶ、
電流密度５Ａ／ｃｄで電子ビームを照射する。
次に、同図（Ｃ）に示すように、メチルイソブチルケト
ン（ＭＩＢＫ）を用いて、２０°Ｃ２０分間現像処理を
施すと、開口部ｌＯが形成される。
ン（ＭＩＢＫ）を用いて、２０°Ｃ２０分間現像処理を
施すと、開口部ｌＯが形成される。
このとき、第１層目のレジストは第２層目のレジストよ
り高感度にしているので、開口部が掻めて狭＜０．１５
μｍ程度であっても、該開口部の下端付近まで十分に開
口され、第２図に示すように開口部の上端の開口幅Ｗａ
と下端の開口幅ｗｂは、はぼ同一で、０．１５μｍに極
めて近い。
り高感度にしているので、開口部が掻めて狭＜０．１５
μｍ程度であっても、該開口部の下端付近まで十分に開
口され、第２図に示すように開口部の上端の開口幅Ｗａ
と下端の開口幅ｗｂは、はぼ同一で、０．１５μｍに極
めて近い。
次に同図（ｄ）に示すように、レジスト８．９をマスク
にして開口部１０にＣＣＩ ｚ Ｆ ｚ ＋Ｈｅガスに
よりｎ″ＧａＡＳＧａＡ５層５ツチングして、深さ３０
０人のリセス（凹部）を形成する。
にして開口部１０にＣＣＩ ｚ Ｆ ｚ ＋Ｈｅガスに
よりｎ″ＧａＡＳＧａＡ５層５ツチングして、深さ３０
０人のリセス（凹部）を形成する。
次に同図（ｅ）に示すように、蒸着により、例えば厚さ
０．４μｍのＡＩ膜１２を形成する。開口部ｌＯの断面
はほぼ垂直に形成されているので、開口部１０内のＡ１
１ｌはレジスト膜９の上に形成されたＡＩ膜とは切離さ
れている。
０．４μｍのＡＩ膜１２を形成する。開口部ｌＯの断面
はほぼ垂直に形成されているので、開口部１０内のＡ１
１ｌはレジスト膜９の上に形成されたＡＩ膜とは切離さ
れている。
次に同図（ｆ）に示すように、レジスト膜８゜９を全面
除去すると、ＡＩからなるゲート１３が形成され、所定
の超微細なゲート長０．１５μｍのＧａＡｓ電界効果ト
ランジスタが完成する。
除去すると、ＡＩからなるゲート１３が形成され、所定
の超微細なゲート長０．１５μｍのＧａＡｓ電界効果ト
ランジスタが完成する。
本発明の・ンタ
ン形成方法に係る・やターン開口状響訝明図第２図
ベーキング１度（０Ｃ）
（ｂ）
・ぞターン断面形状の・ぐターン開口幅依存性を示す図
第５図 （Ｑ） （ｂ） Ａｔ膜のりフトオフ状態を示す図 第６図 従来例の・ぐターン形成方法を説明する図第４図 従来例のパターン形成方法に係るパターン開口状態説明
図第 図
第５図 （Ｑ） （ｂ） Ａｔ膜のりフトオフ状態を示す図 第６図 従来例の・ぐターン形成方法を説明する図第４図 従来例のパターン形成方法に係るパターン開口状態説明
図第 図
Claims (1)
- 【特許請求の範囲】 基板上に第１層目のレジストを塗布した後、該第１層目
のレジストを第１の温度でプリベーキングする工程と、 前記第１層目と同じ材質の第２層目のレジストを第１層
目のレジストの上に塗布した後に、前記第１の温度より
も低い第２の温度でプリベーキングすることにより、第
２層目のレジストの露光電子に対する感度を第１層目の
レジストの露光電子に対する感度よりも下げる工程と、 前記第１層目のレジストおよび第２層目のレジストに電
子ビーム露光を施し、該第１層目および第２層目のレジ
ストの現像処理を行う工程とを有することを特徴とする
パターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63304615A JPH02150015A (ja) | 1988-12-01 | 1988-12-01 | パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63304615A JPH02150015A (ja) | 1988-12-01 | 1988-12-01 | パターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02150015A true JPH02150015A (ja) | 1990-06-08 |
Family
ID=17935147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63304615A Pending JPH02150015A (ja) | 1988-12-01 | 1988-12-01 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02150015A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57207338A (en) * | 1981-06-16 | 1982-12-20 | Fujitsu Ltd | Method for treating resist film for electron beam |
-
1988
- 1988-12-01 JP JP63304615A patent/JPH02150015A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57207338A (en) * | 1981-06-16 | 1982-12-20 | Fujitsu Ltd | Method for treating resist film for electron beam |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01500946A (ja) | 電界効果トランジスタ用ｔゲート電極およびそれを形成する電界効果トランジスタ | |
| JPS6216534B2 (ja) | ||
| EP0165055B1 (en) | Method and apparatus for exposing photoresist by using an electron beam and controlling its voltage and charge | |
| JPH02150015A (ja) | パターン形成方法 | |
| JP3612533B2 (ja) | 半導体装置の製造方法 | |
| JPS60220976A (ja) | 半導体装置の製造方法 | |
| JP2723260B2 (ja) | 微細パターン形成方法 | |
| JP2827992B2 (ja) | 微細パターンの形成方法 | |
| JP2714026B2 (ja) | 半導体装置用電極の形成方法 | |
| JPH0265140A (ja) | 半導体装置用電極の形成方法 | |
| JPS6015920A (ja) | 半導体装置の製造方法 | |
| JPS62141548A (ja) | パタ−ン形成方法 | |
| JPH0360113A (ja) | リフトオフ用レジストパターン形成方法 | |
| JPS63136631A (ja) | パタ−ン形成方法 | |
| JPS59155149A (ja) | 集積回路装置の製造方法 | |
| JPH02174216A (ja) | 半導体装置の製造方法 | |
| JPS59105323A (ja) | 基板上の材料をパタ−ン形成する方法 | |
| JPS6390171A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61150326A (ja) | 半導体装置の製造方法 | |
| JPS62155570A (ja) | 電極パタ−ンの形成方法 | |
| JPS61114527A (ja) | パタ−ン形成方法 | |
| JPH02119220A (ja) | 半導体装置の製造方法 | |
| JPS6074521A (ja) | パタ−ン形成方法 | |
| JPS62155571A (ja) | 電極パタ−ンの形成方法 | |
| JPS6351634A (ja) | パタ−ン形成法 |