JPH02119220A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02119220A JPH02119220A JP27361188A JP27361188A JPH02119220A JP H02119220 A JPH02119220 A JP H02119220A JP 27361188 A JP27361188 A JP 27361188A JP 27361188 A JP27361188 A JP 27361188A JP H02119220 A JPH02119220 A JP H02119220A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- ion implantation
- implanted
- ions
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 22
- 238000005468 ion implantation Methods 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 11
- 150000002500 ions Chemical class 0.000 claims abstract description 10
- 238000004544 sputter deposition Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims abstract description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 abstract description 16
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 239000002245 particle Substances 0.000 abstract description 4
- 230000007261 regionalization Effects 0.000 abstract description 2
- 230000002265 prevention Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特にイオン注
入を用いる半導体装置の製造方法に関する。
入を用いる半導体装置の製造方法に関する。
従来、イオン注入によって半導体装置を製造する際、イ
オン注入のマスク材としてはフォトレジストあるいはア
ルミニウムが使用されていた。
オン注入のマスク材としてはフォトレジストあるいはア
ルミニウムが使用されていた。
上述した従来のフォトレジストマスクでは、フォトレジ
ストの抵抗が高いために、イオン注入時に発生する電荷
がフォトレジスト上から逃げることができず、フォトレ
ジスト上に蓄積した電荷によってフォトレジストと半導
体基板の間に高電圧がかかりゲート絶縁膜等の破壊を起
こしていた。また、アルミニウムをマスク材として使用
すると、イオン注入時に発生する電荷はマスク材のアル
ミニウムを通って外部へ逃げるが、アルミニウムのパタ
ーニング精度がフォトレジストに比べて悪いため今後の
微細化に対応できないという欠点を有していた。また、
アルミニウムをマスク材として使用すると、イオン注入
の注入粒子が半導体基板まで到達しない膜厚が必要であ
るため、従来は１μ程度以上のアルミニウムをスパッタ
しておりコスト的にも高くなっていた。
ストの抵抗が高いために、イオン注入時に発生する電荷
がフォトレジスト上から逃げることができず、フォトレ
ジスト上に蓄積した電荷によってフォトレジストと半導
体基板の間に高電圧がかかりゲート絶縁膜等の破壊を起
こしていた。また、アルミニウムをマスク材として使用
すると、イオン注入時に発生する電荷はマスク材のアル
ミニウムを通って外部へ逃げるが、アルミニウムのパタ
ーニング精度がフォトレジストに比べて悪いため今後の
微細化に対応できないという欠点を有していた。また、
アルミニウムをマスク材として使用すると、イオン注入
の注入粒子が半導体基板まで到達しない膜厚が必要であ
るため、従来は１μ程度以上のアルミニウムをスパッタ
しておりコスト的にも高くなっていた。
本発明は、イオン注入によって半導体装置を製造する方
法において、イオン注入時のマスク材としてフォトレジ
ストをパターンニングし、その上、に薄いアルミニウム
をスパッタしその上からイオン注入をすることを特徴と
する。
法において、イオン注入時のマスク材としてフォトレジ
ストをパターンニングし、その上、に薄いアルミニウム
をスパッタしその上からイオン注入をすることを特徴と
する。
次に、本発明について図面を参照して説明する。第１図
は本発明の第１の実施例の断面図である。１は半導体基
板、２はイオン注入によってできた拡散層、３は絶縁膜
、４はフォトレジスト、５は薄いアルミニウム膜である
。まず、半導体基板１上に形成した絶縁膜３上に塗布さ
れたフォトレジスト４をパターンニングしたのち、絶縁
膜３を選択的にエツチングしイオン注入する領域の半導
体基板１を露出させその後薄いアルミニウム膜５を半導
体基板上全体にスパッタにより形成する。この後イオン
注入を行なえばイオン注入の粒子はアルミニウム膜が非
常に薄いためすべて透過し、半導体基板１上に拡散層２
を形成することができる。アルミニウムの膜厚としては
、発明者の実験データによりヒ素を７０ｋｅＶで注入す
るときには０．０５μ以下、ボロンを７０ｋｅＶで注入
するときには０，３μ以下、リンを７０ｋｅＶで注入す
るときには０．１μ以下であればイオン注入の粒子が透
過することが判明している。したがってこのデータに基
づいて膜厚を設定すれば良い 第２図は本発明の第２の実施例の断面図である。図中の
番号は第１図と同じものには同じ番号を付している。こ
の実施例は半導体基板１上に絶縁膜がない場合の方法を
示している。まず、半導体基板１上にフォトレジスト４
を塗布し、それをパターンニングしたのち薄いアルミニ
ウム膜５を半導体基板１上全体にスパッタにより形成す
る。
は本発明の第１の実施例の断面図である。１は半導体基
板、２はイオン注入によってできた拡散層、３は絶縁膜
、４はフォトレジスト、５は薄いアルミニウム膜である
。まず、半導体基板１上に形成した絶縁膜３上に塗布さ
れたフォトレジスト４をパターンニングしたのち、絶縁
膜３を選択的にエツチングしイオン注入する領域の半導
体基板１を露出させその後薄いアルミニウム膜５を半導
体基板上全体にスパッタにより形成する。この後イオン
注入を行なえばイオン注入の粒子はアルミニウム膜が非
常に薄いためすべて透過し、半導体基板１上に拡散層２
を形成することができる。アルミニウムの膜厚としては
、発明者の実験データによりヒ素を７０ｋｅＶで注入す
るときには０．０５μ以下、ボロンを７０ｋｅＶで注入
するときには０，３μ以下、リンを７０ｋｅＶで注入す
るときには０．１μ以下であればイオン注入の粒子が透
過することが判明している。したがってこのデータに基
づいて膜厚を設定すれば良い 第２図は本発明の第２の実施例の断面図である。図中の
番号は第１図と同じものには同じ番号を付している。こ
の実施例は半導体基板１上に絶縁膜がない場合の方法を
示している。まず、半導体基板１上にフォトレジスト４
を塗布し、それをパターンニングしたのち薄いアルミニ
ウム膜５を半導体基板１上全体にスパッタにより形成す
る。
しかるのちイオン注入を行なえば、半導体基板上のフォ
トレジスト４の窓の部分のみに拡散層２が形成される。
トレジスト４の窓の部分のみに拡散層２が形成される。
薄いアルミニウム膜５の膜厚は第１の実施例と同様であ
る。この実施例は絶縁層がないので第１の実施例に比較
して製造工程が簡単である。
る。この実施例は絶縁層がないので第１の実施例に比較
して製造工程が簡単である。
以上説明したように本発明は、イオン注入のマスク材と
してはフォトレジストを使用し、さらにフォトレジスト
のチャージアップ防止膜として薄いアルミニウム膜をフ
ォトレジスト上にスパッタすることで、イオン注入のパ
ターン形成精度が良く、しかもイオン注入時のマスク材
のチャージアップによる内部素子破壊を防止することが
できる。したがって今後のＬＳＩの微細化に対して多大
な効果がある。
してはフォトレジストを使用し、さらにフォトレジスト
のチャージアップ防止膜として薄いアルミニウム膜をフ
ォトレジスト上にスパッタすることで、イオン注入のパ
ターン形成精度が良く、しかもイオン注入時のマスク材
のチャージアップによる内部素子破壊を防止することが
できる。したがって今後のＬＳＩの微細化に対して多大
な効果がある。
イ′７ｒン注入
第１図は本発明の第１の実施例の断面図、第２図は本発
明の第２の実施例の断面図である。 １・・・半導体基板、２・・・イオン注入によって出来
た拡散層、３・・・絶縁膜、４・・・フォトレジスト、
５・・・薄いアルミニウム膜。 売（陽
明の第２の実施例の断面図である。 １・・・半導体基板、２・・・イオン注入によって出来
た拡散層、３・・・絶縁膜、４・・・フォトレジスト、
５・・・薄いアルミニウム膜。 売（陽
Claims (1)
- イオン注入によって半導体装置を製造する方法において
、イオン注入のマスク材としてフォトレジストをパター
ニングしたのち、その上に薄いアルミニウム膜をスパッ
タし、そのアルミニウム膜を通してイオン注入すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27361188A JPH02119220A (ja) | 1988-10-28 | 1988-10-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27361188A JPH02119220A (ja) | 1988-10-28 | 1988-10-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02119220A true JPH02119220A (ja) | 1990-05-07 |
Family
ID=17530161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27361188A Pending JPH02119220A (ja) | 1988-10-28 | 1988-10-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02119220A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5107036A (en) * | 1989-10-25 | 1992-04-21 | Sumitomo Chemical Company, Limited | Curing agent for epoxy resin |
-
1988
- 1988-10-28 JP JP27361188A patent/JPH02119220A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5107036A (en) * | 1989-10-25 | 1992-04-21 | Sumitomo Chemical Company, Limited | Curing agent for epoxy resin |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4533624A (en) | Method of forming a low temperature multilayer photoresist lift-off pattern | |
| JPH01500946A (ja) | 電界効果トランジスタ用ｔゲート電極およびそれを形成する電界効果トランジスタ | |
| US5918141A (en) | Method of masking silicide deposition utilizing a photoresist mask | |
| US6171914B1 (en) | Synchronized implant process to simplify NLDD/PLDD stage and N+/P+stage into one implant | |
| JPS6222463B2 (ja) | ||
| GB2218568A (en) | Production method for semiconductor device | |
| JP2664736B2 (ja) | 半導体装置用電極の形成方法 | |
| JPH022175A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH07130751A (ja) | アルミ系金属膜のパターニング方法 | |
| JPS5811511B2 (ja) | イオンエツチング方法 | |
| KR100192931B1 (ko) | 감광막 패턴 제조방법 | |
| JPS6040184B2 (ja) | 半導体装置の製造方法 | |
| JPH0282523A (ja) | 半導体装置の製造方法 | |
| JPS6015920A (ja) | 半導体装置の製造方法 | |
| JPS60116128A (ja) | 半導体装置の製造方法 | |
| JPS63254728A (ja) | レジストパタ−ンの形成方法 | |
| JPH03177045A (ja) | 半導体装置の製造方法 | |
| JPS60160168A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2569336B2 (ja) | 半導体装置の製造方法 | |
| JPS6312131A (ja) | 半導体装置の製造方法 | |
| JPH04151825A (ja) | 半導体装置およびその製造方法 | |
| JPS5892223A (ja) | レジストパタ−ン形成方法 | |
| JPH02105518A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0657639B2 (ja) | 集束イオンビ−ムによる超伝導体薄膜の臨界温度制御方法 | |
| JPH0571176B2 (ja) |