JPH0215033B2 - - Google Patents
Info
- Publication number
- JPH0215033B2 JPH0215033B2 JP57078561A JP7856182A JPH0215033B2 JP H0215033 B2 JPH0215033 B2 JP H0215033B2 JP 57078561 A JP57078561 A JP 57078561A JP 7856182 A JP7856182 A JP 7856182A JP H0215033 B2 JPH0215033 B2 JP H0215033B2
- Authority
- JP
- Japan
- Prior art keywords
- drive
- voltage
- transistor
- resistor
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dot-Matrix Printers And Others (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明はドツトプリンタの印字ピン駆動部（ド
ライバ）の異常を検知するドライバチエツク回路
に関する。
ライバ）の異常を検知するドライバチエツク回路
に関する。
(b) 従来技術と問題点
印字ピンの駆動により印字を行うドツトプリン
タは多数のマグネツト駆動回路を有する。このマ
グネツト駆動回路の構成素子であるトランジスタ
の破壊、又はマグネツトコイルのシヨート（対フ
レーム）等を生じた場合には、マグネツトやコイ
ルや駆動素子の焼損や発煙を生ずる。この発生を
検知する手段としては各マグネツトドライバ（ト
ランジスタ）の駆動出力電圧をチエツクする方法
が採用されており、この従来方式を図によつて説
明する。第１図は従来方式を説明する回路図であ
り、１はチエツク回路、２はコンパレータ、３は
カウンタ、A1，A2，Aoは駆動信号、b1，b2，bo
は入力端子、Ｃはコンデンサ、D1，D2，Doはダ
イオード、Ｅ，Ｖは供給電圧、I1，I2，Ioはイン
バータ、L1，L2，Loは駆動コイル（マグネツト
コイル）、Q1，Q2，Qoはドライバ、R0，r1，r2，
r3，r4，roは抵抗器、Ｓは制御信号、VRは基準電
圧である。第１図における入力端子b1〜boに駆動
信号A1〜Aoが入力されることによりドライバQ1
〜QoがONとなり、駆動コイルL1〜Loに駆動電流
が流されて印字ピン（図示していない）が駆動さ
れ、印字が行われる。このような駆動回路におい
て、駆動コイルL1〜Loがシヨート（対フレーム）
したり、ドライバQ1〜Qoに異常を生じた場合、
発熱、発煙を生じ、遂には駆動コイルや素子の焼
損・破壊に至る。このような異常の発生を検知す
る手段としてチエツク回路１とカウンタ３を設
け、マグネツト駆動時のドライバQ1〜Qoと駆動
コイルL1〜Loとの接続点の電圧の低下を監視し
ており、この低下状態の持続時間が正常な駆動時
間に対して異常に長いかどうかを、カウンタ３で
クロツクパルスをカウントすることにより時間監
視してチエツクしているが、従来方式では検出手
段としてチエツク回路１は、基準電圧VRとコン
パレータ２とを備え、各ドライバと駆動コイルと
の接続点の電圧を基準電圧と比較して検出するよ
うになつており、更にマグネツトが複数のため、
ドライバと駆動コイルの各対間の干渉（回り込
み）を防止するためのダイオードD1〜Doによる
OR回路を備えており複雑で高価となる欠点があ
つた。
タは多数のマグネツト駆動回路を有する。このマ
グネツト駆動回路の構成素子であるトランジスタ
の破壊、又はマグネツトコイルのシヨート（対フ
レーム）等を生じた場合には、マグネツトやコイ
ルや駆動素子の焼損や発煙を生ずる。この発生を
検知する手段としては各マグネツトドライバ（ト
ランジスタ）の駆動出力電圧をチエツクする方法
が採用されており、この従来方式を図によつて説
明する。第１図は従来方式を説明する回路図であ
り、１はチエツク回路、２はコンパレータ、３は
カウンタ、A1，A2，Aoは駆動信号、b1，b2，bo
は入力端子、Ｃはコンデンサ、D1，D2，Doはダ
イオード、Ｅ，Ｖは供給電圧、I1，I2，Ioはイン
バータ、L1，L2，Loは駆動コイル（マグネツト
コイル）、Q1，Q2，Qoはドライバ、R0，r1，r2，
r3，r4，roは抵抗器、Ｓは制御信号、VRは基準電
圧である。第１図における入力端子b1〜boに駆動
信号A1〜Aoが入力されることによりドライバQ1
〜QoがONとなり、駆動コイルL1〜Loに駆動電流
が流されて印字ピン（図示していない）が駆動さ
れ、印字が行われる。このような駆動回路におい
て、駆動コイルL1〜Loがシヨート（対フレーム）
したり、ドライバQ1〜Qoに異常を生じた場合、
発熱、発煙を生じ、遂には駆動コイルや素子の焼
損・破壊に至る。このような異常の発生を検知す
る手段としてチエツク回路１とカウンタ３を設
け、マグネツト駆動時のドライバQ1〜Qoと駆動
コイルL1〜Loとの接続点の電圧の低下を監視し
ており、この低下状態の持続時間が正常な駆動時
間に対して異常に長いかどうかを、カウンタ３で
クロツクパルスをカウントすることにより時間監
視してチエツクしているが、従来方式では検出手
段としてチエツク回路１は、基準電圧VRとコン
パレータ２とを備え、各ドライバと駆動コイルと
の接続点の電圧を基準電圧と比較して検出するよ
うになつており、更にマグネツトが複数のため、
ドライバと駆動コイルの各対間の干渉（回り込
み）を防止するためのダイオードD1〜Doによる
OR回路を備えており複雑で高価となる欠点があ
つた。
(c) 発明の目的
本発明は上記の欠点を解決するためになされた
もので、基準電圧とコンパレータとを用いること
もなく、またダイオードOR回路を用いなくとも
済むドライバチエク回路の提供を目的とする。
もので、基準電圧とコンパレータとを用いること
もなく、またダイオードOR回路を用いなくとも
済むドライバチエク回路の提供を目的とする。
(d) 発明の構成
本発明は、電圧Ｖの電源に一端を接続したマグ
ネツト駆動コイルの他端とアースとの間に駆動素
子を接続し、該駆動素子に駆動信号を与えること
により前記駆動コイルに通電して前記マグネツト
を駆動するドライバ回路において、前記駆動コイ
ルと駆動素子との接続点に第１の抵抗を介してベ
ースを接続し、前記電源にエミタを接続し、コレ
クタを負荷抵抗を介してアースに接続し、該コレ
クタの電圧をチエツク出力とするトランジスタを
設けると共に、該トランジスタのベースを第２の
抵抗を介して前記電源に接続し、前記駆動コイル
と駆動素子との接続点の電圧であつて前記ドライ
バ回路の駆動状態を検出する電圧をVCとし、前
記第１、第２の抵抗を夫々R1，R2とし、前記ト
ランジスタのしきい値電圧をVTとする時 （Ｖ−VC）×R2／（R1＋R2）＞VT なる条件を満足するようにR1，R2を定めること
を特徴とするドライバチエツク回路である。
ネツト駆動コイルの他端とアースとの間に駆動素
子を接続し、該駆動素子に駆動信号を与えること
により前記駆動コイルに通電して前記マグネツト
を駆動するドライバ回路において、前記駆動コイ
ルと駆動素子との接続点に第１の抵抗を介してベ
ースを接続し、前記電源にエミタを接続し、コレ
クタを負荷抵抗を介してアースに接続し、該コレ
クタの電圧をチエツク出力とするトランジスタを
設けると共に、該トランジスタのベースを第２の
抵抗を介して前記電源に接続し、前記駆動コイル
と駆動素子との接続点の電圧であつて前記ドライ
バ回路の駆動状態を検出する電圧をVCとし、前
記第１、第２の抵抗を夫々R1，R2とし、前記ト
ランジスタのしきい値電圧をVTとする時 （Ｖ−VC）×R2／（R1＋R2）＞VT なる条件を満足するようにR1，R2を定めること
を特徴とするドライバチエツク回路である。
(e) 発明の実施例
以下、本発明を図面によつて説明する。第２図
は本発明の一実施例を説明する回路図であり、
１′はチエツク回路、CPはクロツクパルス、I3，
I4はインバータ、Ｐはプリセツト信号、R11，
R12，R1o，R2，R3，R4，R5は抵抗、Ｓは制御信
号、Ｔ，Trはトランジスタ、VCは駆動コイルL1
〜Loと駆動素子ドライバ即ちトランジスタQ1〜
Qoとの接続点の電圧であつて、各ドライバ回路
の駆動状態を検出するための所定電圧であり、そ
の他の記号は第１図と同一である。第２図におい
てトランジスタTrは検出用トランジスタであり、
その入力端（ベース）は、抵抗R11〜R1oを介し
てドライバQ1〜Qoのコレクタに結ばれている。
またトランジスタTrのエミツタとベースとの間
に抵抗R2を設ける。
は本発明の一実施例を説明する回路図であり、
１′はチエツク回路、CPはクロツクパルス、I3，
I4はインバータ、Ｐはプリセツト信号、R11，
R12，R1o，R2，R3，R4，R5は抵抗、Ｓは制御信
号、Ｔ，Trはトランジスタ、VCは駆動コイルL1
〜Loと駆動素子ドライバ即ちトランジスタQ1〜
Qoとの接続点の電圧であつて、各ドライバ回路
の駆動状態を検出するための所定電圧であり、そ
の他の記号は第１図と同一である。第２図におい
てトランジスタTrは検出用トランジスタであり、
その入力端（ベース）は、抵抗R11〜R1oを介し
てドライバQ1〜Qoのコレクタに結ばれている。
またトランジスタTrのエミツタとベースとの間
に抵抗R2を設ける。
抵抗R11〜R1oは同値であるから抵抗R1iで代表
し、トランジスタTr（バイポーラ）のしきい値電
圧をVTとしたとき、抵抗R2と抵抗R1iは、 （Ｖ−VC）×R2／（R1i＋R2）＞VT を満足するように設定する。
し、トランジスタTr（バイポーラ）のしきい値電
圧をVTとしたとき、抵抗R2と抵抗R1iは、 （Ｖ−VC）×R2／（R1i＋R2）＞VT を満足するように設定する。
尚、しきい値電圧VTは、シリコンの場合は約
0.7ボルトであり、例えば供給電圧Ｖ＝24ボルト
の場合には抵抗R2の電圧降下が0.7ボルト以上に
なつたときに、トランジスタTrがONとなる。通
常マグネツトは複数ｎ個であり、各ドライバQ1
〜Qoと各駆動コイルL1〜Loとの夫々の接続点は
複数ｎ個となりこれらの点が抵抗R1iを介してト
ランジスタTrのベースに並列に接続されるので、
各ドライバの駆動の回り込み（干渉）を防止する
必要があり、抵抗R1iは10Kオーム以上に定める。
0.7ボルトであり、例えば供給電圧Ｖ＝24ボルト
の場合には抵抗R2の電圧降下が0.7ボルト以上に
なつたときに、トランジスタTrがONとなる。通
常マグネツトは複数ｎ個であり、各ドライバQ1
〜Qoと各駆動コイルL1〜Loとの夫々の接続点は
複数ｎ個となりこれらの点が抵抗R1iを介してト
ランジスタTrのベースに並列に接続されるので、
各ドライバの駆動の回り込み（干渉）を防止する
必要があり、抵抗R1iは10Kオーム以上に定める。
VCはＶに比較的近い高電圧まで検出すること
が望ましく、所望に定めたVCと定められた抵抗
Ri1とを前記の式に代入することにより抵抗R2を
決定することが出来る。
が望ましく、所望に定めたVCと定められた抵抗
Ri1とを前記の式に代入することにより抵抗R2を
決定することが出来る。
一方、このように抵抗R1iを高抵抗にすると、
トランジスタTrのベースとアースとの間に容量
（コンデンサ、図示省略）を追加して、この容量
と各抵抗R1iによるノイズ防止の積分回路も構成
可能である。ドライバQ1〜Qoの破壊又は駆動コ
イルL1〜Loのシヨート（対フレーム）を生じた
場合には、抵抗R11〜R1oを介してトランジスタ
Trのベース電位が低くなり、トランジスタTrが
ONとなる。従つてコレクタ負荷である抵抗器R3
に出力電位が現われ、抵抗R4を介してトランジ
スタＴに入力される。
トランジスタTrのベースとアースとの間に容量
（コンデンサ、図示省略）を追加して、この容量
と各抵抗R1iによるノイズ防止の積分回路も構成
可能である。ドライバQ1〜Qoの破壊又は駆動コ
イルL1〜Loのシヨート（対フレーム）を生じた
場合には、抵抗R11〜R1oを介してトランジスタ
Trのベース電位が低くなり、トランジスタTrが
ONとなる。従つてコレクタ負荷である抵抗器R3
に出力電位が現われ、抵抗R4を介してトランジ
スタＴに入力される。
その出力はインバータI3を介してリセツト信号
Ｐとなつてカウンタ３へ送出される。ここでR4，
Ｔ，R5はTrの出力をTTLレベルに変換するレベ
ル変換回路路である。リセツト信号Ｐが“Ｈ”と
なるとカウンタ３はクロツクパルスCPのカウン
トを開始し、フルカウントで（予め端子P0、P1、
P2、P3への指定入力によつて設定されているカ
ウントの上限値までカウントして）、この場合異
常検出信号である制御信号Ｓを送出する。一方、
制御信号Ｓによりカウントイネーブル端子を
OFFとし以降のカウンントを禁止するようにな
つている。
Ｐとなつてカウンタ３へ送出される。ここでR4，
Ｔ，R5はTrの出力をTTLレベルに変換するレベ
ル変換回路路である。リセツト信号Ｐが“Ｈ”と
なるとカウンタ３はクロツクパルスCPのカウン
トを開始し、フルカウントで（予め端子P0、P1、
P2、P3への指定入力によつて設定されているカ
ウントの上限値までカウントして）、この場合異
常検出信号である制御信号Ｓを送出する。一方、
制御信号Ｓによりカウントイネーブル端子を
OFFとし以降のカウンントを禁止するようにな
つている。
カウンタ３のクロツクパルスCPのフルカウン
トに対応する時間は、ドライバQ1〜Qoによる各
駆動コイルL1〜Loの正常動作での通電時間はよ
り長く設定されており、正常動作ではフルカウン
トに達する前にリセツト信号Ｐが“Ｌ”となりカ
ウンタ３ははリセツトされるので異常検出信号
（制御信号Ｓ）が送出されることはないようにな
つている。
トに対応する時間は、ドライバQ1〜Qoによる各
駆動コイルL1〜Loの正常動作での通電時間はよ
り長く設定されており、正常動作ではフルカウン
トに達する前にリセツト信号Ｐが“Ｌ”となりカ
ウンタ３ははリセツトされるので異常検出信号
（制御信号Ｓ）が送出されることはないようにな
つている。
(f) 発明の効果
以上のように本発明は、検出手段にコンパレー
タや基準電圧を必要とせず、更にダイオードを抵
抗に替えて回路を簡単且つ安価にする効果があ
り、また、その抵抗をノイズ防止の積分回路の素
子に利用できる利点を有する。
タや基準電圧を必要とせず、更にダイオードを抵
抗に替えて回路を簡単且つ安価にする効果があ
り、また、その抵抗をノイズ防止の積分回路の素
子に利用できる利点を有する。
第１図は従来方式を説明する回路図、第２図は
本発明の一実施例を説明する回路図であり、図中
に用いた符号は次の通りである。 １，１′はチエツク回路、２はコンパレータ、
３はカウンタ、A1は駆動信号、b1，b2，boは入
力端子、Ｃはコンデンサ、CPはクロツクパルス、
D1，D2，Doはダイオード、Ｅ，Ｖは供給電圧、
I1，I2，I3，I4，Ioはインバータ、L1，L2，Loは駆
動コイル、Ｐ，P0，P1，P2，P3はプリセツト信
号、Q1，Q2，Qoはドライバ、R0，r1，r2，r3，
r4，ro，R11，R12，R1o，R2，R3，R4，R5は抵抗
器、Ｓは制御信号、Ｔ，Trはトランジスタ、Ｖ
は供給電圧、VCはコレクタ電圧、VRは基準電圧
を示す。
本発明の一実施例を説明する回路図であり、図中
に用いた符号は次の通りである。 １，１′はチエツク回路、２はコンパレータ、
３はカウンタ、A1は駆動信号、b1，b2，boは入
力端子、Ｃはコンデンサ、CPはクロツクパルス、
D1，D2，Doはダイオード、Ｅ，Ｖは供給電圧、
I1，I2，I3，I4，Ioはインバータ、L1，L2，Loは駆
動コイル、Ｐ，P0，P1，P2，P3はプリセツト信
号、Q1，Q2，Qoはドライバ、R0，r1，r2，r3，
r4，ro，R11，R12，R1o，R2，R3，R4，R5は抵抗
器、Ｓは制御信号、Ｔ，Trはトランジスタ、Ｖ
は供給電圧、VCはコレクタ電圧、VRは基準電圧
を示す。
Claims (1)
- 【特許請求の範囲】 １ 電圧Ｖの電源に一端を接続したマグネツト駆
動コイルの他端とアースとの間に駆動素子を接続
し、該駆動素子に駆動信号を与えることにより前
記駆動コイルに通電して前記マグネツトを駆動す
るドライバ回路において、 前記駆動コイルと駆動素子との接続点に第１の
抵抗を介してベースを接続し、前記電源にエミタ
を接続し、コレクタを負荷抵抗を介してアースに
接続し、該コレクタの電圧をチエツク出力とする
トランジスタを設けると共に、該トランジスタの
ベースを第２の抵抗を介して前記電源に接続し、 前記駆動コイルと駆動素子との接続点の電圧で
あつて前記ドライバ回路の駆動状態を検出する電
圧をVCとし、前記第１、第２の抵抗を夫々R1，
R2とし、前記トランジスタのしきい値電圧をVT
とする時 （Ｖ−VC）×R2／（R1＋R2）＞VT なる条件を満足するようにR1，R2を定めること
を特徴とするドライバチエツク回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57078561A JPS58195470A (ja) | 1982-05-11 | 1982-05-11 | ドライバチエツク回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57078561A JPS58195470A (ja) | 1982-05-11 | 1982-05-11 | ドライバチエツク回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58195470A JPS58195470A (ja) | 1983-11-14 |
| JPH0215033B2 true JPH0215033B2 (ja) | 1990-04-10 |
Family
ID=13665314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57078561A Granted JPS58195470A (ja) | 1982-05-11 | 1982-05-11 | ドライバチエツク回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58195470A (ja) |
-
1982
- 1982-05-11 JP JP57078561A patent/JPS58195470A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58195470A (ja) | 1983-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5111123A (en) | Motor driver interface fault detection apparatus using initial turn-on and noise timers | |
| JPH05196677A (ja) | 駆動回路の故障検出装置 | |
| CA2042102C (en) | Mdi fault detection circuit with dual mode fault detection | |
| US4989116A (en) | Chopper circuit for driving electromagnet and/or step motor coils such as employed in a matrix printer | |
| US4947091A (en) | Device for preventing a coil of a brushless motor from burning | |
| JP2008001005A (ja) | ドットラインプリンタの故障検出方法 | |
| EP0485119A2 (en) | Circuit for driving a load and for producing a signal indicative of the condition of the load | |
| JPH0247917A (ja) | パルス不在検出回路 | |
| JPS6335990B2 (ja) | ||
| JPH0143650Y2 (ja) | ||
| JPH02116556A (ja) | ソレノイド駆動装置 | |
| JP2530171Y2 (ja) | サーマルヘッドの断線チェック装置 | |
| JPS58195470A (ja) | ドライバチエツク回路 | |
| JPS59104956A (ja) | ドツトプリンタのワイヤ駆動回路におけるフエイル検出装置 | |
| JP2500714B2 (ja) | ソレノイド異常検出回路 | |
| JP2684062B2 (ja) | センサの異常検出回路 | |
| JP2934334B2 (ja) | プリンタ印字ヘッド焼損防止装置 | |
| JPH0142054Y2 (ja) | ||
| JPH0752372B2 (ja) | ソレノイド駆動回路 | |
| JPH033420Y2 (ja) | ||
| JP3189322B2 (ja) | 電子制御装置 | |
| JPH0216075A (ja) | 異常検出回路 | |
| KR880002183Y1 (ko) | 직류 모우터 구동 이상시의 자동 전원차단 회로 | |
| JPH0213296A (ja) | ステッピングモータ用故障検出装置 | |
| JPS59156766A (ja) | サ−マルヘツドの駆動装置 |