JPH0215298A - 楽音合成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、音色が経時的に変化する楽音を発生する楽
音合成装置に関し、特に遅延データの語数を制御するこ
とにより簡単な構成で楽音ピッチ制御を行なえるように
したものである。

時間と共に楽音の振幅が変化し、同時にその音色（波形
）も変化するような楽音を発生する電子楽器に関しては
本願出願人が昭和５０年１２月１６日出願した昭和５０
年特許願第１４９１４８号（特開昭５２−７３７２１号
）「電子楽器」　（以下光出願という）において詳細に
説明されている。この先出願に示される電子楽器におい
て、楽音波形発生手段は、シフトレジスタ及びディジタ
ルフィルタを閉ループ状に接続したデータ循環路を有し
、このデータ循環路を介してディジタル波形データを循
環させることにより循環中のデータを楽音波形データと
して取出すようになっている。そして、シフトレジスタ
からなる遅延回路の遅延時間を楽音ピッチに対応して制
御するために、シフトレジスタのクロックパルスの周波
数を楽音ピッチに対応して制御している。

しかしながら、クロックパルスの周波数を種々の楽音ピ
ッチに対応して可変制御するのは容易でなく、構成の複
雑化を招く不都合かあった。

この発明の目的は、簡単な構成により楽音ピッチ制御を
可能にすることにある。

この発明は、データ遅延手段及びディジタルフィルタを
閉ループ状に接続したデータ循環路を有し、このデータ
循環路を介して波形データを循環させることにより循環
中のデータを楽音波形データとして取出すようにした楽
音合成装置において、楽音ピッチを指示するピッチ指示
手段と、このピッチ指示手段で指示された楽音ピッチに
対応してデータ遅延手段における遅延データの語数を制
御する語数制御手段とを設け、指示された楽音ピッチを
有する楽音波形データをデータ循環路から取出すように
したことを特徴とするものである。

この発明の構成によれば、遅延制御用のタロツクパルス
の周波数は、楽音ピッチが種々変動しても一定でよく、
構成の簡略化を図れる利点がある。

以下、添付図面に示す実施例についてこの発明を詳述す
る。

第１図はこの発明の一実施例による電子楽器を示すブロ
ック線図である。同図において、ｌＯは共通の情報伝送
路、２０はＣＰＵである。この明細書で言うＣＰＵは制
御回路、演算回路およびレジスタをそなえ、ＣＰＵ外に
あるメモリ装置と共に端末の入力装置から入力されるデ
ータを処理して端末の出力装置に対し出力することがで
きる汎用データ処理機能を備えた装置を意味する。また
、その好適な設計例としては、マイクロプロセッサが用
いられるものとする。ＣＰＵ２０によるデータ処理はメ
モリ装置２２に記憶されているプログラムと、ＣＰＵ制
御盤部２４から与えられる制御信号とによって定まる。

したがって、これらを適宜変更することによりデータ処
理の方法を自由に変えることができる。

第１図において、３０は鍵盤部、３２は音色制御盤部、
３４は楽音発生部、３６は表示盤部、３８は通信回線の
ための変復調回路（ＭＯＤＥＭ）、３９はデータ処理の
ための時間情報を供給するタイマである。ここで、注目
されることは、従来の電子楽器では、鍵盤部、音色制御
盤部、楽音発生部等がそれぞれ専用の配線で相互接続さ
れていたのに対し、この発明ではこれらの配線に代えて
共通の情報伝送路１０を設け、配線数の削減並びにシス
テムの多機能化を可能にしたことである。

なお、２１．２５．３１．３３．３５．３７はそれぞれ
ＣＰＵ２０、ＣＰＵ制御盤部２４、鍵盤部３０、音色制
御盤部３２、楽音発生部３４、表示盤部３６と共通の情
報伝送路１０との間に設けられるインターフェイス回路
であって、これら回路の動作はＣＰＵおよび各端末機器
の動作に含めて記述する。

第１図に示す装置において、共通の情報伝送路１０を経
て各機器間に人出力される各種の信号は、たとえば第１
表に示すように分類される。

第 表 第１表において、 信号ＳＩ２はＣＰＵ２０からメモリ装置２２へ与えられ
る書込みおよび読出しのための制御信号等を含み、 信号５ｌ１１は後述の信号Ｓ３＋及びＳ４１に基づいて
ＣＰＵ２０で発生され、楽音発生部３４に供給される発
音制御、音色設定等の信号を含み、 信号Ｓ２１はＣＰＵ２０へ送出するインストラクション
、データ等の信号を含み、 信号Ｓ３１は鍵盤部３０でのキー操作に応じて発生され
る押鍵情報としてのキーのオンオフ信号およびキーデー
タ信号を含み、 信号Ｓ４１は音色制御盤部３２ての音色選択操作に応じ
て発生される音色選択情報としての音色データ信号を含
み、 信号Ｓ　３２＋　３４２はメモリ装置２２への直接アク
セスを意味し、 信号Ｓ３６はキーのオンオフ信号およびキーデータ信号
を含み、 信号５４６は音色データ信号を含み、 信号Ｓ５＋はプログラム選択、ＣＰＵ直接制御等の信号
を含む。

ここで、信号３３Ｂ及び３４６はそれぞれ信号Ｓ３＋及
びＳ４１と同様のものであるが、信号Ｓ３１及び５４１
のようにＣＰＵ２０へ供給されるものではなく、楽音発
生部３４を直接的に制御するものであり、このような制
御モードもありうることを示している。

信号Ｓ１７＋　　３７＋　　８４７はそれぞれ信号Ｓ１
６゜３３６＋　　３４８と同様または類似のものである
。

また、信号Ｓ　１８＋　３３８＋　　３４１１はそれぞ
れＣＰＵ２０と端末機器（この場合は鍵盤部３０と音色
制御盤部３２）の状態表示のための信号である。表示盤
部３６において、適当種目の状態表示が行なわれている
と、次の段階における制御に便利である。

第１表において、信号Ｓ　１２＋　　２１＋　３６１は
、事務用データ処理または技術用データ処理を行なう電
子計算機においても同様な信号の授受が行なわれ、その
技術の分野においてはよく知られているのでその説明は
省略する。また、第１図に示す共通の情報伝送路１０に
は外部記憶装置および外部データ処理装置等が接続され
たり、１個の楽音発生部３４の外に１個以上の楽音発生
部が接続されたりすることがあり、これらの諸装置と第
１表に示す諸装置の間に信号の授受が行なわれるが、こ
のうち外部記憶装置および外部データ処理装置に関連す
る部分は一般の電子計算機技術の分野においてよく知ら
れているので、その説明を省略する。

これらの信号の形態と、その形態に応じて定められるへ
き共通の情報伝送路の形態とに関しては設計によって自
由に選択することができる。第１表に示す信号は、−船
釣にはアドレス部、データ部、インストラクション部に
分けることができ、また、そのアドレス部は、第１表に
受信側として示す装置を指定するマシンアドレス、更に
楽音発生部のように複数個存在する場合はそのうちのい
ずれであるかを指定するデバイスアドレス、デバイス内
のどのレジスタに人力するかを指定するデータアドレス
等に分けられるが、たとえばこれらすべてを含む信号を
ビットシリアル形式で伝送するようにし、共通の情報伝
送路１０を１回線の伝送路とすることもてきる。このよ
うな場合、各装置に対し割込み（インタラブド）の優先
順位が定められていてその優先順位に従って割込みが制
御される。また、ＣＰ　Ｕ　２０では、これらの割込み
を受けつけて処理するばかプログラムの変更（選択）、
とびこし、停止、待ち等を行なう。これらの事は、この
発明の電子楽器をどのように構成するか、設計によって
定めるべき事項であるからその説明を省略する。

次に、楽音発生部３４の構成について説明する。

共通の情報伝送路ｌＯから楽音発生部３４に入力される
べき信号は、音色データ信号、キーデータ信号、および
キーのオンオフ信号すなわちエンベロープスタート、リ
リーススタートの信号である。楽音発生部３４で発生さ
れる楽音の基本周波数はキーデータ信号によって定めら
れ、エンベロープスタート信号によりてアタック波形が
開始され、リリーススタート信号によってリリース波形
が開始される。アタック波形およびリリース波形の形状
すなわち楽音振幅のエンベロープの形状と楽音波形とは
音色データ信号によって決定される。

ところで、エンベロープスタート（発音開始）からリリ
ースフィニツシユ（発音終了）まての全発音期間を通じ
て相似の楽音波形を発生するよりもアタックおよびリリ
ースの期間漸次楽音波形が変化し、したがフてその高調
波含有率も変化した方がピアノ、ハープ、シロフオン等
の楽器に類似した好ましい音色の楽音が得られることが
知られており、この発明の電子楽器はプログラムの選択
、変更等により音色データ信号の変更が容易なためこの
ような楽音を発生するのに最も適している。

第２図は、楽音発生部３４の一構成例を示すブロック線
図であって、同図において楽音発生部３４に外部から与
えられる信号としては、次の（ａ）〜（ｅ）のようなも
のがある。

（ａ）オンされたキーを示すキーコードこのキーコート
はオンされたキーの属するオクターブを示すオクターブ
コードＯＣＣと、オクターブ内の１２音名のうちオンさ
れたキーに対応する音名を示すノートコードＮＴＣとを
含み、オクターブコードｏＣＣはレジスタ８００に、ノ
ートコードＮＴＣはレジスタ５００にそれぞれストアさ
れる。

（ｂ）楽音の初期波形を定めるためのパラメータコード
Ａ１．Ａ２　、Ａ３ これらのコードＡ＋　、Ａ２　、Ａ３はそれぞれレジス
タ１４０．１５０．１１ｉ０にストアされる。

（ｃ）ディジタルフィルタ５の特性を定めるためのパラ
メータコードＰ、　　Ｑ これらのコードＰＱはそれぞれレジスタ５２０５４０に
ストアされる。

（ｄ）楽音波形を初期波形から循環波形に切換えるため
の楽音波形切換信号Ｓ この信号Ｓは１ビツトの信号であり、レジスタ２１にス
トアされる。

（ｅ）楽音発生を可能にするための楽音出力イネーブル
信号Ｅ この信号Ｅは１ビツトの信号であり、レジスタ７１にス
トアされる。

点線で囲んだブロック１は初期波形発生器を示し、第２
図の例ではそれぞれ異なった楽音波形を記憶させたメモ
リ１１．１２．１３と乗算回路１４．１５１６と加算回
路１７とを有し、乗算のパラメータコードＡ、、Ａ２．
Ａ３を変更することによって初期波形を任意に変更でと
る。また、説明の便宜のための数値例として、メモリ１
１．１２．１３は楽音波形の１周期分を１，０２４等分
した各サンプル点における振幅を表わす１６ビツトのデ
ィジタルコード（正負の符号を含む）がそのサンプル点
の位相順の番地に記憶されているＲＯＭ　（読出し専用
メモリ）であるとする。

２はセレクタ、３はファーストイン・ファーストアウト
型のメモリ（以下ＦＩＦＯメモリと略記する）、４はシ
フトレジスタであり、点線で囲んだブロック５はディジ
タルフィルタである。シフトレジスタ４とフィルタ５と
はセレクタ２の出力である楽音波形をその１周期ごとに
フィルタ５を循環させてフィルタ５の特性によって漸次
楽音波形を変化させるための回路であって、先出願にお
いて詳細に説明した所である。

第２図に示す実施例では、フィルタ５はレジスタ５１、
乗算回路５２．５４、加算回路５３から構成される回帰
型１段のディジタルフィルタであり、パラメータコード
Ｐ、Ｑを変更することによってフィルタ５の特性を変化
させることができる。例えば、パラメータコードＰの値
ｐをｐ＞Ｏとすることにより低次倍音は殆ど減衰せず、
高次倍音は時間と共に急激に減衰する特性にすることが
でき、ピアノ、ギター等の楽音を模擬することができる
。また、パラメータコードＱの値ｑを種々設定すること
により利得や減衰率を制御でき、楽音の立上りや立下り
の波形を模擬することができる。

さらに、ｐ＝Ｑ、ｑ＝１とすることにより楽音の持続波
形を模擬することができる。

６はＤ／Ａ変換器、出力アンプ、スピーカ等を含むサウ
ンドスジステム、７はＦＩＦＯメモリ３からの楽音信号
の出力を制御するゲート回路である。

８０はクロックパルス発生器、８１はアンドゲート、８
２は分周回路、８３はアドレスカウンタ、８５はアドレ
スカウンタ出力接続制御装置、８６はフリップフロップ
、５０１は読出しクロックパルス発生器、５０２はＦＩ
ＦＯメモリ３の書込み制御のためのカウンタ、５０３は
ＦＩＦＯメモリ３の読出し制御のためのカウンタである
。

第２図に示す楽音発生部３４の特徴は、楽音波形か一定
のクロック速度てＦＩＦＯメモリ３に書込まれ、書込み
クロック速度を超過しない範囲で可変なりロック速度で
読出されることと、オクターブコードｏＣＣの制御によ
って楽音波形の１周期のサンプル点数又は語数を変更す
る語数制御手段を有することである。

以下、数値例を用いて第２図の回路動作を説明する。

オクターブコードｏＣＣのコード構成とそれが表わすオ
クターブ、および各オクターブ毎の楽音波形１周期のサ
ンプル点数の具体例を第２表に示す。

第 表 クロックパルス発生器８０は２［ＭＨｚ］近傍（以下簡
単のため２　［ＭＨｚ］と略記する）の周波数のクロッ
クパルスφ０を発生する。この２［ＭＨｚ］のクロック
パルスφ。は後述のように断続的にゲート８１を通過し
たものが初期波形発生器１、ディジタルフィルタ５及び
シフトレジスタ４のためのマスタクロツタパルスφ。と
して用いられる。ＲＯＭＩＩ、　１２．１３及びシフト
レジスタ４は１語あたり１６ビツトのデータをストアす
るものであるから、マスタクロックパルスφ。は分周回
路８２て１／１６分周され、アドレスカウンタ８３に入
力される。このようにして、アドレス変更とマスタクロ
ツタパルスφ。どの同期をとることができる。

楽音波形の１周期における語数はシフトレジスタ４にお
いても第２表に従って変更する必要があるので、その便
宜のためシフトレジスタ４はＲＡＭ　（ランダム・アク
セス・メモリ）を用い、これをＲＯＭＩＩ、　１２．１
３と同じ＜　１，０２４語×１６ビツトの容量とする。

なお、レジスタ５１は１語×１６ビツトの容量である。

アドレスカウンタ８３はバイナリステージを１０段縦続
接続したもので、その出力はアドレスカウンタ出力接続
制御装置８５によって第３図に示すように接続される。

第３図でｃｅ　＋　ｃａ　＋・・・Ｃ’　ｌ　＋Ｃｏは
ＭＳＢからＬＳＢへの順に示すアドレスカウンタ８３の
並列出力であり、ａ９　＋　　ａａ　＋・・・ａ　ｌ　
＋　　ａ　ＯはＲＯＭｌ１．１２．１３の言売出しアド
レス及びＲＡＭ４の書込み及び読出しアドレスの１０ビ
ツトをＭＳＢからＬＳＢへの順に示す。

たとえば、オクターブコードＯＣＣが論理ｒ１００Ｊに
あると０９〜Ｃｏのうち下位６ビツト０５〜ｃｏだけが
出力されて、これがａ９〜ａ０の上位６ビツトａ９〜ａ
４となり、８３以下のビットには“０°′が出力される
ので、アドレスカウンタ８３に入力パルスが１発大るご
とにＲＯＭ１１、１２．１３及びＲＡＭ４のアドレスは
１６番地変化し、したがって読出されるアドレスは０，
１６３２、・・・１００８の６４個となり、第２表に示
すように語数６４の楽音波形が演算されてＦＩＦＯメモ
リ３に書込まれる。

ＦＩＦＯメモリ３は６４語×１６ビツトのメモリで、書
込みは断続的に行なわれ、読出しは書込みクロックパル
スよりも周波数の低いクロックパルスで連続的に行なわ
れるものであって、読出しクロックパルス発生器５０１
の発生周波数はオクターブコードＯＣＣに関係なく第３
表に示すとおりである。なお、読出しクロックパルス発
生器５０１は、この実施例では可変分周回路が用いられ
、りロックパルス発生器８０からのクロックパルスφ。

をノートコードＮＴＣに対応して分周し、１２音名に対
応した１２種類の読出しクロックパルスを発生するもの
である。

第　　３　　表 第３表の読出しクロックパルス周波数はいずれもＦＩＦ
○メモリ３の書込みクロックパルスの周波数２［ＭＨｚ
コ／１６＝１２５　　［ＫＨｚ］よりも低い周波数とし
である。ＦＩＦＯメモリ３の書込み読出しの時間関係の
一例を第４図に示す。第４図のパルス波形Ｐ　５０３は
読出し制御用カウンタ５０３のカウント変化を示し、カ
ウントが第０番（第６４番）になるごとにフリップフロ
ップ８６がカウンタ５０３からのＰ。Ｎパルスに応じて
セットされる。そして、フリップフロップ８６の出力Ｑ
からなる制御信号Ｇａａは“１゛′になり、アンドゲー
ト８１をオン状態にする。これによりマスタクロツタパ
ルスφ。およびアドレスカウンタ出力接続制御装置８５
からのアドレス信号が出力されるので、セレクタ２から
楽音波形を表わすコードデータが出力され、ＦＩＦＯメ
モリ３に書込まれる。第４図のパルスＰ　６０２は分周
回路８２からの出力パルスを示し、この出力パルスはＦ
ＩＦＯメモリ３の書込み制御のためにカウンタ５０２に
供給される。

Ｐ　５０３のパルス周波数はＰ　５０２のパルス周波数
より低くしであるので、Ｐ　５０３の第１番のパルスが
ＦＩＦＯメモリ３に到来した時には、Ｐ　ｓ０２の第１
番のパルスにより少なくとも１語のデータがＦＩＦＯメ
モリ３中に既に書込まれている。したがって、ＦＩＦＯ
メモリ３の読出しは連続的に行なうことができる。かく
して、第４図の信号Ｇａ６が′１゛の期間中は書込みな
がら順次読出してゆくが、書込み制御用のカウンタ５０
２のカウントが第６４番（第０番）となるとフリップフ
ロップ８６がカウンタ５０２からのＰ。、Ｆパルスに応
じてリセットされる。その後Ｐ。Ｎパルスによってフリ
ップフロップ８６が再びセットされるまでＦＩＦＯメモ
リ３への書込みは停止され、その間は読出しだけが行な
われる。

このようにしてＦＩＦＯメモリ３への書込みは６４語毎
に中断され、たとえば第２表のＡ１〜Ｇ１＃のオクター
ブでは楽音波形の６４／　１，０２４の周期ごとに、Ａ
７〜Ｇ７＃のオクターブでは楽音波形の１ｉ４／　１６
の周期ごとに書込みは中断するが、いずれの場合にも読
出しは連続して行なわれて楽音波形が発生される。

また、たとえば読出しクロックパルス発生器５０１で発
生されるクロックパルスの周波数は同じ＜　２８．１６
０　［Ｋ　Ｈｚ　］の場合でもオクターブコードＯＣＣ
が論理ｒｏｏＯＪ１．：あるときはＦＩＦＯメモリ３か
ら読出される楽音波形の基本周波数は２８．１６０　［
Ｋ　Ｈｚコ÷１，０２４　＝　２７．５　［Ｈｚ　］と
なり、オクターブコードＯＣＣが論理ｒｌｌＯＪにある
ときは２８．１６０　［Ｋ　Ｈｚ　］÷１６＝　１．７
［ｉｏ［Ｈｚ］となる。

ＦＩＦＯメモリ３から出力される楽音波形のディジタル
コードはゲート回路７を介してサウンドシステム６に入
力されてアナログ電圧に変換され、必要な場合は更に種
々の演奏効果が付与されて発音される。サウンドシステ
ムに関しては従来よく知られているのでその説明は省略
する。

以上の説明によって明らかなように、第２図に示す実施
例の楽音発生部３４では、共通の情報伝送路１０を介し
て信号Ｓ、Ｅ、ノートコードＮＴＣ。

オクターブコードＯＣＣ，パラメータコードＡ＋　、Ａ
２　、Ａ３．Ｐ、Ｑを与えることによって押圧したキー
に対応する基本周波数で希望の音色を有する楽音を発生
することができる。また、これらデータの性質上ノート
コードＮＴＣ及びオクターブコードＯｃｃは楽音発生中
一定とするが、パラメータコートＰ、Ｑは適宜変化させ
てアタック部及びリリース部における好ましい楽音波形
を形成するのが一般的な設計である。パラメータコード
Ａ　１．Ａ２　、Ａ３はセレクタ２が切換えられた後に
これを変化することは無意味であるが、セレクタ２の切
換前において適宜変化させることもあり得る。

データＮＴＣ及びＯＣＣは一般には鍵盤部３ｏから共通
の情報伝送路１ｏに送出される。このデータの発生と送
出には従来公知のどのような回路を使ってもよいが、そ
の１例を第５図に示す。同図において１０．３０．３１
はそれぞれ第１図の同一符号と同一部分を表わし、共通
の情報伝送路１ｏはアドレスバスＡ　（１０１）　、デ
ータバスＢ（ｌｏ２）、コントロールハスＣ（１０３）
に分けて示しである。

また、第５図の設計例では、インターフェース３１は第
２表および第３表に示すようにオクターブコート０ＣＣ
８種類に対しノートコードＮ　Ｔ　Ｃ１２種類すなわち
１２Ｘ８＝９６個のキーの状態を検出する容量を具えて
いるが、鍵盤部３０に実装されているキーは６１個の場
合を示している。

パルス発生器３１６は走査用クロックパルスφ１をカウ
ンタ３１２に供給し、パルス発生器３１６、カウンタ３
１２、デコーダ３１１、オアゲート３１３、シフトレジ
スタ３１４及びラッチ３１５でキー状態検出装置を構成
する。カウンタ３１２の最低位の４段は１２進接続にな
っており、デコーダ３１１もそれに対応する接続になり
ている。また、デコーダ３１１の出力は、６１個のキー
に対応する以外のものは省略することができる。このよ
うなカウンタの構成にすると、ラッチ３１５の下位４ビ
ツトはそのままノートコードＮＴＣを表わし、上位３ビ
ツトはそのままオクターブコードＯＣＣを表わすことに
なる。

第５図に示す例では、キーは優先順位が付された接続に
なっていて、同時にオン状態となるキーのうち最優先順
位を有するキーにだけ端子３０１から論理“１°゛の電
圧が供給され、カウンタ３１２の計数値がそのキーに対
応する数値となった時に各々のアンドゲートを介してオ
アゲート３１３から論理“１゛°のパルスが出力される
。シフトレジスタ３１４はこれらのパルスを走査の１周
期分だけ遅延するためのもので、アンドゲート３１９の
出力は１回前の走査では存在しなかったパルスが今回の
走査で検出されたことを意味するのでキーオン時点を表
わすパルスＫ。Ｎすなわちエンベロープスタートの信号
となる。同様にアンドゲート３２０の出力は１回前の走
査の時は存在していたパルスが今回の走査では消滅した
ことを意味するのでキーオフ時点を表わすパルスＫ。Ｆ
Ｐすなわちリリーススタートの信号となる。アンドゲー
ト３１９の出力パルスＫ。Ｎでカウンタ３１２の出力を
ラッチ３１５に入力すると、ラッチ３１５の出力はノー
トコードＮＴＣ，オクターブコードＯＣＣとなる。この
ラッチ３１５の出力はアドレスデコーダ３１７に所定の
アドレス信号が到来するとゲート３１８を経て読出され
る。なお、ゲート３１８にはさらにコントロールバスＣ
（１０３）から与えられるゲートイネーブル信号ＧＥが
加えられている。

タイマ３９の一構成例を第６図に示す。同図に示すタイ
マではＦＩＦＯメモリ３の読出し制御用パルスＰｓｏ３
（第２図および第４図参照）を分周器３８６に入力し、
この分周器３８６の分周出力データのうち所定のビット
をセレクタ３８７においてデータＯＣＣにより選択し、
この選択したビットのパルスを用いて時間の測定を行な
うようにしているので、時間の測定単位は楽音波形の１
周期となる。第６図において、３８８はアドレスデコー
ダ、３８９はカウンタ、３９０はコンパレータ、３９１
３９２、３９３はそれぞれラッチ、３９４．３９５．３
９６はそれぞれアンドゲートであって、それぞれ対応す
るラッチ３！１１．３９２．３９３にデータラッチパル
スを送出し、そのときのアドレスデコーダ３８８の出力
内容に対応したラッチにデータバスＢ　（１０２）のデ
ータを入力する。ラッチ３９１にはオクターブコードＯ
ＣＣが、ラッチ３９２にはカウンタ３８９の制御信号が
、ラッチ３９３には波形発生の各ステートの時間データ
ｔ＋　、ｔ２．ｔｓ等が入力されるが、これに関しては
後節で説明する。

コンパレータ３９０はカウンタ３８９のデータとラッチ
３９３のデータが一致したとき第６図にＰ　ｔｉｍｅｒ
として表わすパルスを出力し、ＣＰＵ２０に割込みをか
けるが、これに関しては後節で説明する。

以上、第２図について端末機器における信号利用の一例
を説明し、第５図について共通の情報伝送路１０と鍵盤
部３０との間の信号授受の一例を説明したが、ＣＰＵ２
０、メモリ装置２２と各種の端末機器間に共通の情報伝
送路ｌＯを介して信号を授受する機構は電子計算機の技
術分野においてはよく知られている所であり、第１図に
示す電子楽器においても同様の信号授受機構を用いるこ
とができるのでこれに関する説明は省略する。

また、端末機器からＣＰＵ２０への割込み（インターラ
ブジョン）およびその処理も一般の電子計算機における
と同様に行なわれるので一般的な説明は省略するが、−
例として第５図のＫ。ＮＫ　ＯＦＦのパルスおよび第６
図のＰｔｌ□、のパルスによって割込みをかけ、第７図
Ｔ６に示す波形の楽音を発生する場合のフローチャート
を第８図に示す。

フローチャートにおける主プログラムは第８図の左端に
示すように音色制御盤部３２の走査、表示盤部３６のポ
ーリング等をくり返し行なうプログラムであって割込み
が終れば主プログラムに戻ることは申すまでもない。

ＫＯＨによる割込みでは、アドレスデコーダ３１７（第
５図）にアドレスが送り出され、ゲート３１８を通して
ノートコードＮＴＣ及びオクターブコードＯＣＣが読込
まれる。次に初期値としてステート＝０が設定され、Ｃ
Ｐ　Ｕ　２０はステート＝０に対応するパラメータコー
ドＡｌ　、Ａ２　、Ａ３、ノートコードＮＴＣ，オクタ
ーブコードＯＣＣ，パラメータコードＰ、Ｑ（第８図に
Ｐ＋、Ｑ＋　で表わす）を送出すると共に、信号Ｓとし
てはＳ＝゛０°°を送出し、したがってセレクタ２はこ
の期間初期波形発生器１の出力をＦＩＦＯメモリ３に入
力する。また、時間データｔ１を送出してラッチ３９３
（第６図）に入力する一方、ラッチ３９２にカウンタ制
御信号を人力してカウンタリセット信号ＣＲ及びカウン
タイネーブル信号ＣＥに応じてカウンタ３８９をリセッ
トおよびイネーブルする。

次に楽音出力イネーブル信号Ｅを送ってゲート回路７を
導通させ、ＦＩＦＯメモリ３の出力をサウンドシステム
６へ供給する。これでＫ。Ｎによる割込みは終り主プロ
グラムへ戻る。

次に、カウンタ３８９が時間データｔ１に対応した計数
値になると、コンパレータ３９０からパルスＰ　ｔｌｍ
ｅｒが出力してＰ　ｔｌｍａｒによる割込みが発生する
。Ｐ　ｔｉｍｅｒによる割込みのときは、ステートがど
の値にあるかが判断された後ステートが１だけ進められ
、ステート＝１となると、信号ＳはＳ＝”１°°とし、
セレクタ２はフィルタ５を循環した楽音波形をＦＩＦＯ
メモリ３に入力し、先のＫＯＮの割込みによって入力さ
れているパラメータコードＰ＋　、Ｑ＋　によって第７
図にステート１で示すような波形を発生する。また、時
間データｔ２を送出してラッチ３９３に人力し、前回同
様にカウンタ３８９をリセットおよびイネーブルした後
主プログラムへ戻る。

次に、カウンタ３８９が時間データｔ２に対応した計数
値になると、コンパレータ３９０からパルスＰ　ｔｌｍ
ａｒが出力してＰｔｌ□、による割込みが発生し、ステ
ートに１が加算されてステート＝２となり、それに相当
するパラメータコードＰ、Ｑ（第８図にＰ２．Ｑ２で表
わす）が送出され、第７図にステート２で示す波形が発
生する。また、タイマ３９をディスエーブルしておく（
カウンタ３８９をディスエーブルしておく）ので、時間
の経過によってＰ　ｔｌｍａｒによる割込みが発生する
ことはない。

ステート＝２のあと、Ｋ　ＯＦＦによる割込みが発生し
、ステート＝３にセットし、それに相当するパラメータ
コードＰ、Ｑ（第８図ではＰ３．Ｑ３で表わす）を送出
して第７図にステート３で示す波形を発生する。そして
、時間データｔ３をラッチ３９３に送出すると共にカウ
ンタ３８９をリセットおよびイネーブルした後主プログ
ラムに戻る。

次に、カウンタ３８９か時間データｔ３に対応した計数
値になると、Ｐ　ｔｉｍｅｒによる割込みがかかる。こ
のときステート＝４となり、信号Ｅによりゲート回路７
を非導通にして楽音出力をディスエーブルして主プログ
ラムへ戻る。

したかって全体的には第７図に示すような波形が発生さ
れる。

演奏者か音色を決定するパラメータコートＡ＋　、Ａ２
　、Ａ３．Ｐ、Ｑの変更又はＣＰＵ制御プログラムの変
更を望む場合は、音色制御盤部３２又はＣＰＵ制御盤部
２４のスイッチを適宜操作すればよい。このようにする
と、割込みが行なわれ、変更操作に応じた楽音発生動作
が行なわれる。

【図面の簡単な説明】

第１図はこの発明の一実施例による電子楽器を示すブロ
ック線図、 第２図は上記電子楽器における楽音発生部の一構成例を
示すブロック線図、 第３図は上記楽音発生部におけるアドレスカウンタ出力
の接続制御動作を説明するための接続図、 第４図は上記楽音発生部におけるＦＩＦＯメモリの書込
・読出動作を説明するためのタイムヂャート、 第５図は上記電子楽器における鍵盤部とそのインターフ
ェイス回路の一構成例を示すブロック線図、 第６図は上記電子楽器におけるタイマの一構成例を示す
ブロック線図、 第７図は上記楽音発生部で発生される楽音波形の一例を
示す波形図、 第８図は主プログラムに対するいくつかの割込処理を示
すフローチャートである。 １０・・・共通の情報伝送路、２０・・・ＣＰＵ、２２
・・・メモリ装置、２４・・・ＣＰＵ制御盤部、３０・
・・鍵盤部、３２・・・音色制御盤部、３４・・・楽音
発生部、３６・・・表示盤部、３８・・・変復調回路、
３９・・・タイマ。 出願人　　ヤ　マ　ハ　株　式　会　社代理人　　弁理
士　伊　沢　敏　昭 第８図

Claims (1)

1. 【特許請求の範囲】 データ遅延手段及びディジタルフィルタを閉ループ状に
   接続したデータ循環路を有し、このデータ循環路を介し
   て波形データを循環させることにより循環中のデータを
   楽音波形データとして取出すようにした楽音合成装置に
   おいて、 （ａ）楽音ピッチを指示するピッチ指示手段と、 （ｂ）このピッチ指示手段で指示された楽音ピッチに対
   応して前記データ遅延手段における遅延データの語数を
   制御する語数制御手段とを設け、指示された楽音ピッチ
   を有する楽音波形データを前記データ循環路から取出す
   ようにしたことを特徴とする楽音合成装置。