JPH0127436B2 - - Google Patents

Description

【発明の詳細な説明】

産業上の利用分野 本発明は、電子楽器のビブラート付加装置に関
し、特に簡単な構成で、ビブラート波形を保存し
たままビブラート周波数を変化させることがで
き、また任意のビブラート波形を選択することが
できるビブラート付加装置に関する。 従来例の構成とその問題点 従来、ビブラート付加装置は、主発振器にアナ
ログ的に周波数変調を施す構成になつていたため
ビブラート周波数を変化させるためには、変調信
号の周波数を変化させることが必要となり、変調
信号発生回路の規模が大きくなり、かつ、その出
力周波数が不安定になるという欠点を有してい
た。また、ビブラートデータメモリを具えるデイ
ジタル式のビブラート付加装置において、読み出
しアドレス長を変えることによつて、ビブラート
周波数を変化させる方式も提案されている。この
方式は、構成が簡単であるという長所をもつてい
る反面、ビブラート周波数の変化にともなつて、
ビブラート波形も変化するという欠点を有してい
た。 また、１つのビブラートデータメモリの一部分
を使用する方式をとつているので、ビブラート波
形を任意に選択することができなかつた。 発明の目的 本発明の目的は、簡単な構成で、ビブラート波
形を保存したままビブラート周波数を変化させる
ことができ、また任意のビブラート波形を選択す
ることができるビブラート付加装置を提供するこ
とにある。 発明の構成 本発明のビブラート付加装置は、複数種類の周
波数変調データを記憶する複数のビブラートデー
タメモリと、上記ビブラートデータメモリのアド
レスを発生するアドレス発生部と、上記複数のビ
ブラートデータメモリの中から１つのビブラート
データメモリを選択するためのビブラートデータ
セレクト部と、上記ビブラートデータメモリの出
力データによつて周波数変調をかけることができ
るノートロツク発生装置と、上記アドレス発生部
のアドレス長を制御するアドレス長制御部を具
え、上記アドレス発生部の発生するアドレス長を
制御するとともに上記アドレス長に対応したビブ
ラートデータメモリを上記ビブラートデータセレ
クト部によつて選択することによつて、任意の周
波数の、任意の形のビブラート波形を発生するよ
うに構成したものであり、簡単な構成で、しかも
任意の周波数の任意の形のビブラート波形を発生
することができる。 実施例の説明 以下本発明の一実施例について図面を参照しな
がら説明する。第１図は、本発明のビブラート発
生装置を採用した電子楽器のブロツク図である。
１０１は鍵盤部KB、１０２は音色タブレツトス
イツチやビブラート効果のオンオフスイツチやグ
ライド効果のオンオフスイツチなどにより構成さ
れる操作部TAB，１０３は中央処理装置CPU
で、コンピユータなどに用いられているものと同
様のもの、１０４は読み書き可能な記憶装置（ラ
ンダムアクセスメモリでRAMと呼ぶ）、１０５
はCPU１０３の動作を決定するプログラムが格
納された読み出し専用記憶装置（リードオンリー
メモリでROMと呼ぶ）、１０６は楽音の合成を
行なうための波形サンプルデータや波形内挿を行
なうための制御データなどを記憶しているROM
である。１０７はROM１０６に記憶している波
形サンプルデータや制御データを用いて楽音を発
生する楽音発生部、１０８はサンプリングノイズ
を除去するフイルタ、１０９は電気音響変換器で
ある。 鍵盤部１０１、操作部１０２、CPU１０３、
RAM１０４、ROM１０５，１０６、楽音発生
部１０７はデータバス、アドレスバスおよびコン
トロール線で結合されている。このようにデータ
バスとアドレスバスとコントロール線とで結合す
る方法そのものは、ミニコンピユータやマイクロ
コンピユータを中心とした構成方法として公知の
ものである。データバスとしては８〜16本位用い
られ、このバス線上をデータが一方向でなく多方
向に時分割的に送受信される。アドレスバスも複
数本たとえば16本用意され、通常はCPU１０８
がアドレスコードを出力し、他の部分がアドレス
コードを受け取る。コントロール線は通常メモ
リ・リクエスト線、Ｉ／Ｏリクエスト線
IORQ、リード線、ライト線などが用いら
れる。 はメモリを読み書きすることを示し、
IORQは入出力装置Ｉ／Ｏの内容を取り出しする
ことを示し、はメモリやＩ／Ｏからデータを
読み出すタイミングを示し、はメモリやＩ／
Ｏにデータを書き込むタイミングを示す。このよ
うなコントロール線を用いたものとしては、ザイ
ログ社のマイクロプロセツサZ₈₀があげられる。 次に第１図の電子楽器の動作について述べる。
鍵盤部１０１は、複数の鍵スイツチを複数の群に
分けて、群内の鍵スイツチのオン／オフ状態を一
括してデータバスに送ることができるように構成
される。たとえば61鍵の鍵盤の場合、６鍵（半オ
クターブ）ずつの10群と１鍵の１群の11群に分
け、各群にアドレスコードを１つずつ割りつけ
る。アドレスラインに上記各群のうちの１つを示
すアドレスコードが到来し、信号と信号
RDが印加されると、鍵盤部１０１はそのアドレ
スコードを解読して、対応する群内のキースイツ
チのオン／オフを示す６ビツトまたは１ビツトの
データをデータバスに出力する。これらは、デコ
ーダ、バスドライブおよび若干のゲート回路を用
いて構成することができる。操作部１０２のう
ち、タブレツトスイツチについては、鍵盤部１０
１と同様の構成をとることができる。 CPU１０３はその内部にあるプログラムカウ
ンタのコードに対応するROM１０５のアドレス
から命令コードを読み取り、これを解読して算術
演算、論理演算、データの読み込みと書き込み、
プログラムカウンタの内容の変更による命令のジ
ヤンプなどの作業を行なう。これらの作業の手順
はROM１０５に書き込まれている。まずCPU１
０３はROM１０５より鍵盤部１０１のデータを
取り込むための命令を読み取り、鍵盤部１０１の
各鍵のオン／オフを示すコードを各群ごとに取り
込んで行く。そして、押鍵されている鍵コード
を、楽音発生部１０７の有限のチヤネルに割り当
て鍵コードに対応する楽音発生データを送出す
る。 次にCPU１０３は操作部１０２よりデータを
取り込むための一群の命令を順次ROM１０５か
ら読み取り、これらを解読して操作部１０２に対
応するアドレスコードと、コントロール信号
IORQとを出力し、データバスに操作部１０
２のスイツチの状態を表現するコードを出力さ
せ、CPU１０３内に読み込む。CPU１０３内に
読み込んだデータに基づいて、音色の選択や所定
の効果制御データの生成を行ない、ROM１０６
に音色選択データ、楽音発生部１０７に効果制御
データを送出する。なお、押鍵されている鍵コー
ドを楽音発生部１０７の有限のチヤネルに割り当
ててゆく方法そのものは、ジエネレータアサイナ
機能として公知のものである。 楽音発生部１０７ではCPU１０３から供給さ
れた楽音発生データに基づいて、楽音合成データ
ROM１０６から所定の波形サンプルデータや制
御データを取り込み波形内挿処理を行なつて楽音
波形を発生し、フイルタ１０８を介して電気音響
変換器１０９から楽音を発生させる。 第２図にCPU１０３から楽音発生部１０７に
データを供給する場合のタイムチヤートを示す。
アドレスバスにＩ／Ｏポートアドレスを、データ
バスに楽音発生データや効果制御データなどをそ
れぞれ供給する。そして、コントロール信号
IORQとが論理ロウレベル（以下“０”と略
す）から論理ハイレベル（以下“へ変化するタイ
ミングで、Ｉ／Ｏポートアドレスで指定されてい
るチヤネルにデータバスの内容をラツチする。 次に、楽音発生部１０７に供給される各種のデ
ータについての説明を行なう。 第１表にＩ／Ｏポートアドレスと各種データの
内容を示す。Ｉ／Ｏポートアドレスは16進表示と
なつている。Ｉ／Ｏポートアドレス（00）₁₆から
（07）₁₆に対応するデータは、楽音発生データで８
チヤネル分すなわち、８音分の発生が可能とつて
いる。Ｉ／Ｏポートアドレス（08）₁₆はサステイ
ンデータで、エンベロープ信号の減衰特性を指定
するものである。Ｉ／Ｏポートアドレス（09）₁₆
はエンベロープ特性がピアノ型の時に有効となる
ダンパデータで、サステインデータと同様エンペ
ロープ信号の減衰特性を指定するものである。
Ｉ／Ｏポートアドレス（OA）₁₆はピツチコントロ
ールデータで、ノートクロツクを正規の値からず
らすためのものある。Ｉ／Ｏポートアドレス
（OB）₁₆は効果制御データで、ビブラートオン／
オフ信号やグランドオン／オフ信号などで構成し
ている。 Ｉ／Ｏポートアドレス（OC）₁₆は、ビブラート
セレクトデータで、複数のビブラートデータの中
から、１つのビブラートデータを指定するための
データである。 Ｉ／Ｏポートアドレス（OD）₁₆は、ビブラート

【表】

【表】

【表】 スピードデータで、ビブラート周波数を指定する
データである。 第２表に楽音発生データの構成内容を示す。ビ
ツト位置D₀からD₃は音階周波数を指定するノー
トクロツク指定データである。ビツト位置D₄〜
D₆は発生音域を指定する波形サンプル数指定デ
ータである。ビツト位置D₇は鍵スイツチのオ
ン／オフ操作に伴なうキーオン／オフ信号で、オ
フ時は“０”オン時は“１”となる。 第３表に波形サンプル数指定データSD₀〜SD₂
のコード内容とそのコードで指定される波形１周
期のサンプル数を示す。波形サンプル数指定デー
タSDは（000）₂から（111）₂までの８種類の波形
サンプル数が指定できるようになつており、本実
施例では、512サンプルから４サンプルまでを指
定している。 第４表にノートクロツク指定データND₀〜
ND₃で表わされるコードの内容と、そのコード
で指定される指定音階の関係を示す。 第５表に効果制御データの構成内容を示す。ビ

【表】 ツト位置D₀はビブラートオン／オフ信号VIBで、
操作部１０２内のビブラートオン／オフスイツチ
がオフの時“０”、オンの時“１”となる。 ビツト位置D₁はデイレイビブラートオン／オ
フ信号DVIBで、デイレイビブラート効果制御信
号であり、操作部１０２内のデイレイビブラート
オン／オフスイツチがオフの時“０”、オンの時
“１”となる。 ビツト位置D₂はグランドオン／オフ信号GL
で、操作部１０２内のグランドスイツチがオフの
時“０”、オンの時“１”となる。 ビツト位置D₃はオルガン型／ピアノ型指定信
号OPSで、エンベロープ特性を指定するもので
あり、オルガン型の時“０”、ピアノ型の時“１”
となる。 ビツト位置D₄はダンパオン／オフ信号DMP
で、エンベロープ特性がピアノ型の時のみ有効と
なるもので、ダンパオフの時“０”、オンの時
“１”となる。 第３図は楽音発生部１０７の構成図である。

【表】 第３図において、３０１は主発振器、３０２は
楽音発生部１０７の動作内容を制御するシーケン
サ、３０３はCPU１０３から供給される各種の
データをラツチする入力レジスタ部、３０４はタ
イマー、３０５は比較レジスタ部、３０６は発音
すべき周波数に対応する周波数データを発生する
周波数データプロセツサ（以下FDPと略す）、３
０７は波形内挿処理を行なう波形データプロセツ
サ（以下WDPと略す）、３０８は楽音合成データ
ROM１０６から波形サンプルデータや制御デー
タなどを読み込むデータ・リード・プロセツサ
（以下DRPと略す）、３０９は所定のパルス幅の
パルス信号を生成する読み出しパルス形成部、３
１０はWDP３０７，DRP３０８などに演算処理
要求を行なう計算要求フラグ発生部、３１１はデ
イジタル信号をアナログ信号に変換するデイジタ
ル／アナログ変換器（以下DACと略す）、３１２
は１チヤネル当りアナログスイツチ２つとコンデ
ンサ１つとで構成されており、アナログ信号を保
持するアナログバツフアメモリ部、３１３は積分
器である。 ここで、WDP２０７で実行する波形内挿方法
について説明する。 波形内挿方法としては、Ｉ分割して選択抽出し
たサンプル波位置ｉからｉ＋１（ｉ＝０，１，２，
……Ｉ−１）の間を楽音波形１周期がＭ回くり返
して推移するものとし、波形サンプル（X_i,oと
（X_i+1,o）との間に存在する仮想サンプル値^
（X_i,n,o）を補間演算を用い仮想的に仮想サンプル
点の波形サンプル値を算出して近似値を求めよう
とするものである。補間式を下式に示す。 （X_i,n,o）＝｛（X_i+1,o）−（X_i,o）｝ ×N_n+o／MN＋（X_i,o） ……(1) ｉは、Ｉ分割して抽出したサンプル位置で、波
形ナンバである。（ｉ＝０，１，２，……，Ｉ−
１） ｍは、波形ナンバｉからｉ＋１の間をＭ回繰り
返し推移している途中の位置を表わすものであ
る。（ｍ＝０，１，２，……，Ｍ−１） ｎは楽音波形１周期をＮ分割したサンプル位置
で波形サンプルナンドである。（ｎ＝０，１，２，
……，Ｎ−１） なお、WDP２０７，DRP２０８周辺の動作に
ついては、特願昭57−231482「楽音発生装置」に
詳細に述べてある。 上記構成において、３０４，３０５，３０６，
３１０は発音音階を決定するノートクロツク発生
部を構成し、その出力信号に基づいて、データ読
み出し部であるDRP３０８が楽音合成データ
ROM１０６からデータを読み出す。 また、入力レジスタ部３０８、比較レジスタ部
３０５，FDP３０６，WDP３０７，DRP３０
８、計算要求フラグ発生部３１０はシーケンサ３
０２によつて処理を行なう手順が決められてい
る。 CPU１０３から所定のチヤネルたとえばチャ
ネル１に楽音発生データが供給されると、シーケ
ンサ３０２で決められている所定のタイミングで
入力レジスタ部３０３からFDP３０６、WDP３
０７、DRP３０８に楽音発生データが供給され
る。そうすると、DRP３０８において、楽音合
成データROM１０６から波形サンプルデータと
制御データとを読み取る。そして、(1)式に示した
（X_i,oをデータWDIとし、（X_i+1,o）をデータ
としてWDP３０７に供給する。さらに、読み取
つた制御データに基づいた(1)式に示した内挿係数
の分子項（N_n+o）をデータMLPとしてWDP３
０７に供給する。また、最終波形データになると
最終波形データを指示するWEF信号をWDP３０
７に供給する。 WDP３０７では、DRP３０８から供給された
データWD，WD，MLPをい、(1)式の波形演
算処理を行なつてDAC３１１に供給する。そし
てDAC３１１において、WDP３０７から供給さ
れたデイジタル信号をアナログ信号に変換し、ア
ナログバツフアメモリ部３１２にアナログ信号と
して供給し、チヤネル１に対応するコンデンサ電
荷が蓄えられる。 一方、FDP３０６では、入力レジスタ部３０
３から供給された楽音発生データに基づいた周波
数データが生成され、比較レジスタ部３０５のチ
ヤネル１に対応するレジスタに供給される。そし
て、比較レジスタ３０５に供給されたデータとタ
イマー３０４から供給されている時間データとの
比較処理を行ない、一致が検出できると一致パル
スを読み出しパルス形成部３０９と計算要求フラ
グ発生部３１０に供給する。 そうすると、読み出しパルス形成部３０９で所
定のパルス幅の読み出し信号が生成され、アナロ
グバツフアメモリ部３１２に供給される。アナロ
グバツフアメモリ部３１２内のチヤネル１に対応
するコンデンサに蓄えられている電荷は読み出し
信号によつて積分器３１３に流れ込む。 計算要求フラグ発生部３１０では、次波形サン
プルすなわち、仮想サンプル点^（X_i,n,o+1）を求
めるための計算要求フラグを発生し保持する。そ
して、その後再び処理タイミングがチヤネル１と
なると、計算要求フラグが発生しているので前述
と同様に波形内挿処理が行なわれ、アナログバツ
フアメモリ部３１２内のコンデンサに電荷が蓄え
られる。以後、計算要求フラグに対応して波形内
挿処理が行なわれ、楽音波形を発生することにな
る。 なお、コンデンサに蓄える電荷は、^（X_i,n,o-1）
と今回求めた波形サンプル値^（X_i,n,o）との差分
に相当する。そして、積分器３１３によつて今回
求めた波形サンプル値^（X_i,n,o）が復元されるこ
とになる。アナログバツフアメモリ部３１２と積
分器３１３周辺の動作については、特願昭57−
126413「波形読み出し装置」に述べてある。 第４図はシーケンサ３０２の一具体例のブロツ
ク図である。図中、４０１は２相クロツク信号
φ1と信号φ2とを発生する２相クロツク発生部、
４０２は１チヤネル当りの動作シーケンスを決め
る11進カウンタ、４０３は現在演算処理を行なつ
ているチヤネルコードを発生するカウンタ、４０
４は動作手順が記憶されているROM、４０５は
デコーダである。第５図にシーケンサ３０２のタ
イミングチヤート図を示す。 主発振器３０１からマスタクロツクMCK信号
が２相クロツク発生部４０１に供給される。２相
クロツク発生部４０１では、第５図に示すように
２相クロツク信号φ1，φ2を発生する。信号φ1は
11進カウンタ４０２とカウンタ４０３に供給され
ている。 11進カウンタ４０２は４ビツト構成となつてお
り、信号φ1が“０”から“１”へ変化するタイ
ミングでカウントアツプ処理が行なわれ、出力信
号が（1111）₂となり、次にカウントアツプを行な
うと（0101）₂にセツトされる。この結果、11進カ
ウンタ４０２の出力信号は11の状態、すなわち
（0101）₂〜（1111）₂となる。これを命令ステツプ
信号として使用する。 カウンタ４０３は３ビツト構成となつており、
11カウンタ４０２の出力信号が（1111）₂から
（0101）₂へ変化するたびにカウントアツプ処理が
行なわれる。この結果、カウンタ４０３の出力信
号は８の状態、すなわち（000）₂〜（111）₂とな
る。これをチヤネルコードとして使用する。 ROM４０４は11進カウンタ４０２から供給さ
れる命令ステツプ信号に基づいた命令コードを読
み出し、デコーダ４０５に供給される。デコーダ
４０５はROM４０４から供給された命令コード
を解読して処理制御信号を各部に供給する。 この結果、１チヤネル当りの計算時間は2.75μs
となり、11の命令ステツプで各演算処理を行なう
ことになる。そして、22μsごとに計算タイミミン
グが繰り返されることになる。 第６図にアナログバツフアメモリ部３１２の一
具体例の構成図を示す。図中、６０１は入力端、
６０２は出力端、６０３〜６０８はアナログスイ
ツチ、C₁〜C₃はコンデンサである。 アナログスイツチ６０３，６０５，６０７のゲ
ート入力に供給されている信号AW₁〜AW₈は
WDP３０７から供給されている。また、アナロ
グスイツチ６０４，６０６，６０８のゲート入力
に供給されている信号AR₁〜AR₈は読み出しパル
ス形成部３０９から供給されている。 DAC３１１で変換されたアナログ信号は入力
端６０１に印加されアナログスイツチ６０３，６
０５，６０７に供給される。そして、チヤネル１
に対応するデータであれば、アナログスイツチ６
０３のみオン状態となり、入力端６０１に印加さ
れたアナログ信号に相当する電荷がコンデンサ
C₁に蓄えられる。 その後、チヤネル１に対応する読み出しパルス
AR₁が読み出しパルス発生部３０９からアナログ
スイツチ６０４のゲート入力に供給されると、コ
ンデンサC₁に蓄えられている電荷が出力端６０
２を介して積分器３１３に供給される。 アナログスイツチ６０３，６０５，６０７は
WDP３０７の動作タイミングに同期しているの
で、同時に複数個オン状態にはならない。アナロ
グスイツチ６０４，６０６，６０８は音階周波数
に同期してオンするようになつているため、複数
個同時にオン状態となりうる。 第７図は楽音発生部３０７の内部動作タイミン
グチヤートである。第７図には４チヤネル分のタ
イミングを示した。 図中の略記号の説明 CRFは、各チヤネルごとの計算要求信号であ
る。そして、要求開始時点が比較レジスタ部３０
５から供給される一致信号と同期している。すな
わち、音階周波数に同期することとなり、たとえ
ば、Ｃ音階であれば59.74μsごとに発生する。 CLCは、波形演算タイミングを示す。 DACは、DAC３１１を介してアナログバツフ
アメモリ３１２内のコンデンサに電荷を蓄えるタ
イミングを示す。 OTCは、アナログバツフアメモリ３１２内の
コンデンサに蓄えられている電荷を積分器３１３
に供給するタイミングであり、CRFと同様に、
音階周波数に同期して生している。 チヤネル１のタイムチヤートについて説明す
る。 チヤネル１に相当する演算タイミングはシーケ
ンサ３０２で発生しているチヤネルコードによつ
て決まつており、図にも示してあるように、22μs
ごとに演算タイミングが発生している。 ……信号CRF1がチヤネルコード１の途中で発
生する。発生したタイミングでは波形内挿処理
と周波数データの更新を行なわない。 ……信号CRF1が発生すると同時に信号OTC1
が発生し、アナログバツフアメモリ３１２内の
コンデンサC₁の電荷が積分器３１３に供給さ
れる。信号OTCのパルス幅は2μs程度である。 ……チヤネルコードが再び１となると、波形サ
ンプルデータなどの読み込み処理や波形内挿処
理や周波数データの更新処理などを行なう。 ……チヤネル１の演算処理が終了すると、信号
DAC1が発生し、DAC３１１を介してコンデ
ンサC₁に電荷が蓄えられる。 ……チヤネル１の演算処理が終了すると、信号
CRF１をリセツトして計算要求を解除する。 ……前述のと同様に、信号CRF1が再び発生
するタイミングで、前述ののタイミングでコ
ンデンサC₁に蓄えられた電荷が積分器３１３
に供給される。 以後、上述と同様に、信号CRFが発生するた
びに、１回の仮相波形サンプル値算出処理と周波
数データの更新処理が行なわれ、信号CRFの発
生タイミング、すなわち音階周期に同期して波形
算出結果が積分器３１３に供給される。 演算サイクルと音階周期の関係は、最小音階周
期内に同一チヤネルの演算タイミングが２回と演
算結果をアナログバツフアメモリ部３１２内のコ
ンデンサに電荷を蓄えることが出来ればよい。す
なわち、ビブラート、グライドなどを考慮した最
小音階周期内に10チヤネル分に相当する演算タイ
ミングを設ければよい。 音程の発生方法についての説明 ノート関係については、12音階に相当するクロ
ツク信号を発生する。オクターブ関係について
は、楽音合成データROM１０６に記憶している
楽音波形１周期のサンプル数をかえることにより
オクターブ関係の音程を発生している。 C₀音（32.708Hz）を512サンプルとすると、ノ
ートクロツク信号は、32.708Hz×512サンプル≒
16.74KHzとなる。第６表にノートクロツク周波
数を、第７表に波形サンプル数とオクターブ関係
について示す。 音階周期の発生方法についての説明 第８図に、FDP３０６から比較レジスタ部３
０５に供給する周波数データの推移を示す。タイ
マー３０４は10ビツトの２進カウンタで構成して
おり、出力状態を16進表示で表わすと、（000）₁₆
から（3FF）₁₆まで順次カウントアツプを行ない、
（3FF）₁₆から再び（000）₁₆となり、（000）₁₆から
（3FF）₁₆が主発振器３０１から供給される信号
MCKに基づいてくり返される。すなわち、タイ
マー３０４のくり返し周基T_Rは下式のようにな
る。 T_R＝2¹⁰×１／MCK ……(2)

【表】

【表】 タイマー３０４の出力データ推移状態を第８図
中のタイマー出力データとして記載してある。 音階周期の発生方法としては、タイマー３０４
の出力信号とFDP３０６から供給された周波数
データとの比較を行ない、一致が検出できれば一
致パルスを比較レジスタ部３０５から送出する。
その一致パルスの発生周期が発音すべき音階の音
階周期となる。 第８図に示すたように、周波数データを更新す
ることによりノートクロツク信号が発生できる。
すなわち、下式に示すような演算処理をFDP３
０６で行なう。 NFD＝MOD（OFD＋PD，TD_nax） ……(3) NFDは、新しい周波数データである。 OFDは、更新前の周波数データである。 PDは、発生音階によつて決まつている音階デ
ータである。 TD_naxは、タイマー３０４の出力状態数であ
る。本実施例の場合TD_naxは2¹⁶すなわち1024で
ある。 第８表に12音階に対応する音階データPDを示
す。 第９図は、FDP３０６の一具体例の構成図で
ある。第９図において、９０１はセント尺度で表
わした音階データ（CPDとする）を発生るセン
ト音階データ発生部（以下CPD発生部と略す）
で、セント音階データを記憶しているROMで構
成しており、ノートクロツク指定データNDと波
形サンプル数指定データSDとオルガン型／ピア
ノ型指定信号OPSに基づいたCPDを選択発生す
るようになつている。９０２はピツチコントロー
ルデータを選択するピツチコントロールデータゲ
ート、９０３はビブラート信号を発生するビブラ
ート信号発生部、９０４はグライド信号を発生す
るグライド信号発生部９０５はセント尺度で表わ
された周波数値を周波数に正比例する周波数デー
タに変換する指数変換器、

【表】 ９０６は演算部、９０７はラツチ（ALとす
る）、９０８はラツチ（BLとする）、９０９は加
算器（FAとする）、９１０はバツフア、９１１は
ゲートである。９１２，９１３，９１４はバスラ
インで、９１２がFAバス、９１３がFBス、９１
４がFCバスである。 なお、ピツチコントロールデータCPCD、ビブ
ラートデータCVD、グライドデータCGDもセン
ト尺度で表わしている。 各種データの構造 セントピツチデータCPD 11ビツト構成で、上位４ビツトで12音階平均律
を表わし、下位７ビツトで半音階を128等分した
各点を表わしている。 ピツチコントロールデータCPCD、ビブラート
データCVD、グライドデータCGD 各ビツト構成は８ビツトで、２の補数表現を用
い、半音階を128等分した分解能を有する。そし
て、正負のピツチコントロール成分、ビブラート
成分、グライド成分を表わしている。 ビブラート信号発生部９０３の説明 第１０図にビブラート信号発生部９０３の一具
体例の構成図を示す。図中１００１はビブラート
データCVDを複数個記憶しておくビブラート
ROM、１００２はビブラートROM１００１に
記憶してあるビブラートデータを読み出すための
アドレスデータを格納するビブラートアドレスレ
ジスタ、１００３はデイレイビブラート効果の時
に用いるシフタ、１００４は信号RDCVDにより
シフト１００３の出力信号（ビブラートデータ
CVD）をFBバスに供給するゲート、１００５は
入力レジスタ部３０３から供給されている信号
KD、信号VIB、信号DVIBとシーケンサ３０２
から供給されている信号CHCに基づいてビブラ
ート信号発生部９０３の動作条件を設定する条件
設定部、１００６はレジスタ１００２に格納する
データをセレクトするセレクタ、１００７はゲー
ト、１００８はANDゲート、１００９は、ビブ
ラートデータCVDのキヤリを検出するキヤリ検
出部である。 ビブラート信号発生の原理 第１１図はビブラートROM１００１の内容を
示したデータマツプ図である。１つのビブラート
データメモリは、１ワード８ビツトで2048ワード
の構成になつており、ビブラート波形を表わすデ
ータが格納されている。このようなビブラートデ
ータメモリ16個によつてビブラートROM１００
１は構成されており、入力レジスタ部３０３から
供給されるビブラートセレクトデータVBDの下
位４ビツトの信号によつて、１つのビブラートデ
ータメモリが選択される。 通常FCバスからは14ビツト構成のビブラート
アドレスデータが、セレクタ１００６を介してレ
ジスタ１００２に供給される。なお、14ビツト構
成のビブラートアドレスデータの下位11ビツトは
アドレスデータとして、ビブラートROM１００
１に供給され、上位３ビツトはシフトデータとし
て、シフタ１００３に供給される。 ビブラートROM１００１は、レジスタ１００
２から供給されるアドレスにしたがつてビブラー
トデータをゲート１００４を介してFBバスに供
給する。 一方14ビツト構成のビブラートアドレスデータ
はゲート１００７を介してFBバスへ直接供給さ
れ、演算部９０６で１加算されて、再びFCバス
に供給される。この繰返しによつてビブラートア
ドレスデータは１づつ歩進していく。 したがつてFCバスから供給されたビブラート
アドレスデータは、ビブラートROM１００１に
読み出しアドレスとして加えられるとともにビブ
ラートアドレス自体の歩進処理を実行する目的
で、FCバスからFBバスへ転送される。 セレクタ１００６は、ビブラートROM１００
１とシフタ１００３に加えられるビブラートアド
レスデータの初期値を設定する役割をもつてい
る。つまりセレクタ１００６は通常FCバスから
供給されるビブラートアドレスデータを選択して
おり、ビブラートアドレスデータは、上述のアド
レス歩進処理によつて１づつ歩進している。ビブ
ラートアドレスデータの下位11ビツトにあたるア
ドレスデータがオーバーフローするとキヤリ検出
部１００９にフラグが立ち、セレクタ１００６に
初期値選択信号を送出し、セレクタ１００６は、
入力レジスタ部３０３から供給される初期値
VBS（ビブラートスピードデータ）を選択する。
その後セレクタ１００６は、FCバスから供給さ
れるビブラートアドレスデータを選択し、通常の
歩進処理を行う。 したがつて、ビブラートアドレスデータの下位
11ビツトであるアドレスデータは、初期値VBS
から最終値（2048）₁₀の間を歩進していくことに
なる。 以下にビブラート周波数の設定法について説明
する。 なおアドレスの初期値VBSからアドレスの最
終値（2048）₁₀までのアドレスの数をアドレス長
と呼ぶことにする。 ここでビブラートアドレスデータの初期値を
VBS（ビブラートスピードデータ）と呼んでいる
のは、上記初期値がビブラートの周波数を決定す
るからである。つまりビブラートアドレスデータ
の１回の歩進処理に要する時間は一定であるので
アドレス長の値によつて、ビブラートの一周期に
要する時間が決定される。言い換えれば、アドレ
ス長の値によつてビブラートの周波数が決定され
る。 第１２図は、ビブラートROM１００１の中に
格納されている１周期分のビブラートデータの一
例である。なお横軸は、アドレスを表わし縦軸は
ビブラートデータの大きさを表わす。 この場合、ビブラートスピードデータVBSを
（000）₁₆＝（０）₁₀から（2AO）₁₆＝（672）₁₀の間で
変
化させることによつてアドレス長は2048〜1376ま
で変化するので48.8％のビブラート周波数の変化
が得られる。 ただし、ビブラート周波数の変化に従つて、ビ
ブラート波形も変化する。またビブラートスピー
ドデータVBSつまりアドレスの初期値が
（2AO）₁₆＝672を越えるとアドレスの初期値に対
応するデータと最終値に対応するデータが一致せ
ず、ビブラート波形に不連続が生じるのでビブラ
ートスピードデータVBSの最大値は、ビブラー
ト波形の不連続が、聴感上問題にならない範囲に
とどめておく必要がある。 以下にビブラートスピードデータVBSに対応
したビブラートデータを選択する方式について説
明する。 第１３図は、ビブラートROM１００１に格納
されているビブラートデータの１例で、前述の第
１１図に示されるビブラートマツプ図のビブラー
トメモリ１の部分に第１３図ａのデータが、ビブ
ラートメモリ２の部分に第１３図ｂのデータが格
納されているとする。なお横軸は、アドレス値を
10進数で表示した値であり、縦軸は、ビブラート
データの大きさを表わす。第１３図においてａの
データはビブラートスピードデータVBS＝
（000）₁₆でアドレス長＝2048に対応するビブラー
トデータで、ｂのデータは、VBS＝（100）₁₆＝
（256）₁₀でアドレス長＝1792に対応するビブラー
トデータである。このときCPU１０３はVBS＝
（000）₁₆のときビブラートセレクトビブラート
VBD＝（00）₁₆、VBS＝（100）₁₆のときVBD＝
（01）₁₆となるような制御を行う。そうするとVBS
＝（000）₁₆のときもVBS＝（100）₁₆のときも正弦波
のビブラートを付加できる。 この方式を用いると、ビブラート周波数にかか
わらず、一定のビブラート波形が得られ、またビ
ブラート波形の不連続も生じない。 以下にビブラートスピードデータVBSと、ビ
ブラート周波数の関係を具体的に示す。 ビブラートデータの読み出しをチヤネルコード
１の演算タイミングで、さらに４回に１回の頻度
で行うとすると読み出し周期は88μsになる。 VBS＝（000）₁₆のときアドレス長は2048である
から ₀＝１／（22μs×４×2048）＝5.55Hz VBS＝（100）₁₆＝（256）₁₀のときアドレス長は
1792であるから ₁＝１／（22μs×４×1372）＝6.34Hz となる。 なお本実施例では、ビブラートアドレスの初期
値を変化させることによつて、ビブラート周波数
を変化させるようにしているが、アドレスの最終
値あるいは、初期値、最終値の両方を制御して
も、同様の効果が得られる。 一方、シフタ１００３はシフトデータに基づい
てビブラートROM１００３から供給されている
ビブラートデータCVDの振幅を制御するもので
ある。シフトデータVSFDとシフタ１００３の出
力データOSFDとの関係は次のとおりである。 VSFD＝（000）₂……OSFD＝（00）₁₆，VSFD＝
（001）₂……OSFD＝（CVD／64），VSFD＝（010）₂
……OSFD＝（CVD／32），……，VSFD＝（110）₂
……OSFD＝（CVD／２），VSFD＝（111）₂……
OSFD＝（CVD） 条件設定部１００５は次のような動作条件設定
を行なう。 ビブラートオフ ビブラートオン／オフ信号VIBが“０”の場合
であり、セレクタ１００６の出力を強制的に常時
（00）₁₆とする。そうすると、シフタ１００３のシ
フトデータは常時（000）₂となる。この結果、シ
フタ１００３の出力データは（00）₁₆となる。す
なわち、ビブラートデータCVDが常時（00）₁₆と
なる。 ビブラートオン ビブラートオン／オフ信号VIBが“１”で信号
DVIBが“０”の場合、ビブラートオン状態とな
る。レジスタ１００２に格納しているアドレスデ
ータをゲート１００６を介してゲート１００７と
シフタ１００３に供給する。なお、アドレスデー
タの上位３ビツト、すなわちシフトデータを強制
的に（111）₂とする。そうすると、ゲート１００
４の入力にはビブラートROM１００１の出力
（ビブラートデータCVD）がそのまま供給される
ことになる。 デイレイビブラート ビブラートオン／オフ信号VIBとデイレイビブ
ラートオン／オフ信号DVIBが“１”の場合、デ
イレイビブラート状態となる。８チヤネルのキー
オン／オフ信号KDがすべてオフ状態からいずれ
か１つのキーオン／オフ信号KDがオン状態とな
ると、アドレスデータを（000）₁₆に設定するよう
に、ゲート１００６を制御する。そうすると、シ
フタ１００３において、ビブラート信号１周期ご
とに、ビブラートデータCVDの振幅制御（０，
CVD／64，CVD／32，CVD／16，CVD／８、
CVD／４，CVD／２，CVD）が行なわれる。そ
して、シフトデータが（111）₂となるとビブラー
トオン状態と同様にシフトビブラートを強制的に
（111）₂とする。 第９表に記載してある記号の説明は次の通りで
ある。 ALは、FAバスに供給されたデータを信号φ2
の立上りエツヂでラツチするもの。 BLは、FBバスに供給されたビブラートを信号
φ2の立上りエツヂでラツチするもの。 CRALは、ラツチALを信号φ2の“１”でクリ
ヤする命令。 ADD1は、FA９０９のキヤリー入力に“１”
を加える命令。 TCAは、FA９０９で演算処理した結果をFA
バスに供給する命令。 RDCPDは、CPD発生部９０１で発生するセン
トピツチデータCPDをFAバスに供給する命令。 RDCPCDは、ピツチコントロールゲート９０
２のゲートを開いてFBバスにピツチコントロー
ルデータCPCDを供給する命令。 RDCVDは、ビブラート信号発生部９０３で発
生するビブラートデータCVDをFBバスに供給す
る命令。 RDCGDは、グライド信号発生部９０４で発生
するグライドデータCGDをFBバスに供給する命
令。 RDEXPは、指数変換器９０５内で変換した
EXP（CPD）をFAバスに供給する命令。 RDΔEXPは、指数変換器９０５内で変換した
△EXP（CPD）をFBバスに供給する命令。 RDFDは、比較レジスタ部３０５から旧周波数
データOFDを読み出してFBバスに供給する命
令。 RDVADは、ビブラート信号発生部９０３内に
あるビブラートアドレスレジスタ１００２の内容
をFBバスに供給する命令。 RDGADは、グライド信号発生部９０４からグ
ライドアドレスデータをFBバスに供給する命令。 WRVADは、FA９０９で演算した結果をビブ
ラート信号発生部９０３内のビブラートアドレス
レジスタ１００２に信号φ2の立上りエツヂで書
き込む命令。 WRGADは、FA９０９で演算した結果をグラ
イド信号発生部９０４に信号φ2の立上りエツヂ
で書き込む命令。 WREXPは、FA９０９で演算した結果を指数
変換部９０５に信号φ2の立上りエツヂで書き込
む命令。 WRFDは、FA９０９で演算した結果を比較レ
ジスタ部３０５に信号φ2の立上りエツヂで書き
込む命令。 なお、第４図に示したシーケンサ３０２内の11
進カウンタ４０２で発生している11の状態は、第
９表に示した命令ステツプ１〜11に対応してい
る。 ビブラートアドレスの歩進処理 命令ステツプ１でビブラートアドレスレジスタ
１００２に格納しているアドレスデータをラツチ
BL９０８に書き込む。 そして、命令ステツプ２において、ビブラート
アドレスデータVADに＋１加算処理を行ない加
算結果を再びビブラートアドレスレジスタ１０２

【表】

【表】 に格納する。 発明の効果 以上説明したように、本発明のビブラート付加
装置は、ビブラートデータメモリの読み出しアド
レス長を変えるとともに上記アドレス長に対応し
たビブラートデータメモリを選択することによつ
て、ビブラート周波数を変化させるようにしてい
るので、簡単な構成で、任意の周波数の任意の形
のビブラート波形を選択することができる。

【図面の簡単な説明】

第１図は本発明のビブラート付加装置を採用し
た電子楽器のブロツク図、第２図はCPU１０３
から楽音発生部１０７にデータを供給する場合の
タイムチヤート図、第３図は楽音発生部１０７の
構成図、第４図はシーケンサ３０２の一具体例の
ブロツク図、第５図はシーケンサ３０２の動作タ
イムチヤート図、第６図はアナログバツフアメモ
リ部３１２の一具体例の構成図、第７図は楽音発
生部１０７の内部動作タイムチヤート図、第８図
はFDP３０６から比較レジスタ部３０５に供給
する周波数データの推移図、第９図はFDP３０
６の一具体例の構成図、第１０図はビブラート信
号発生部９０３の一具体例を示す構成図、第１１
図はビブラートROMのデータマツプ図、第１２
図はビブラートデータの一例を示す図、第１３図
はビブラートスピードに対応したビブラートデー
タの一例を示す図である。 １０１……鍵盤部、６０２……操作部、１０３
……中央処理装置、１０４……RAM、１０５…
…ROM、１０６……楽音合成データROM、１
０７……楽音発生部、３０１……主発振器、３０
２……シーケンサ、３０３……入力レジスタ部、
３０４……タイマー、３０５……比較レジスタ
部、３０６……周波数データプロセツサ、３０７
……波形データプロセツサ、３０８……データリ
ードプロセツサ、３０９……読み出しパルス形成
部、３１０……計算要求フラグ発生部、３１１…
…DAC、３１２……アナログバツフアメモリ部、
３１３……積分器、９０１……CPD発生部、９
０２……ピツチコントロールデータゲート、９０
３……ビブラート信号発生部、９０４……グライ
ド信号発生部、９０５……指数変換器、９０６…
…演算部、１００１……ビブラートROM、１０
０６……セレクタ。

Claims (1)

【特許請求の範囲】
1. １ 複数種類の周波数変調データを記憶する複数
   のビブラートデータメモリと、上記ビブラートデ
   ータメモリのアドレスを発生するアドレス発生部
   と、上記複数のビブラートデータメモリの中から
   １つのビブラートデータメモリを選択するための
   ビブラートデータセレクト部と、上記ビブラート
   データメモリの出力データによつて楽音信号に周
   波数変調をかけるノートクロツク発生装置と、上
   記アドレス発生部のアドレス長を制御するアドレ
   ス長制御部を具え、上記アドレス発生部の発生す
   るアドレス長を制御するとともに上記アドレス長
   に対応したビブラートデータメモリを上記ビブラ
   ートデータセレクト部によつて選択することによ
   つて、任意の周波数の、任意の形のビブラート波
   形を発生するようにしたことを特徴とするビブラ
   ート付加装置。