JPH0127434B2 - - Google Patents
Info
- Publication number
- JPH0127434B2 JPH0127434B2 JP58143013A JP14301383A JPH0127434B2 JP H0127434 B2 JPH0127434 B2 JP H0127434B2 JP 58143013 A JP58143013 A JP 58143013A JP 14301383 A JP14301383 A JP 14301383A JP H0127434 B2 JPH0127434 B2 JP H0127434B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- vibrato
- signal
- section
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
産業上の利用分野
本発明は電子楽器に関し、特に複数チヤネルの
同時発音が可能な電子楽器において、各チヤネル
独立に周波数変調をかけることを可能にするとと
もに、複数チヤネルの発生音を独立に出力するこ
とのできる電子楽器に関する。 従来例の構成とその問題点 従来ビブラート発生装置は、ポリフオニツク電
子楽器についても共通の周波数変調がかかる構成
になつており、特に特願昭53−118348号「電子楽
器」に示されるような２チヤネルを用いて発音す
る方式の電子楽器においても２つの発生音に対し
て同じビブラートがかかるようになつている。そ
のためビブラート効果は、単調かつ、人工的な響
きをもつたものであつた。 発明の目的 本発明の目的は、ポリフオニツク電子楽器、特
に１鍵に対して複数のチヤネルを用いて発音でき
る電子楽器において、上記複数のチヤネルに対応
する複数の楽音に対して、波形、振幅、位相など
の異なる独立の周波数変調をかけるとともに上記
複数のチヤネルに対応する複数の楽音を独立に出
力することによつて、空間的な広がりを有する自
然なアンサンブル効果を得ることができる電子楽
器を提供するものである。 発明の構成 本発明の電子楽器は周波数変調データを記憶す
る複数の周波数変調データメモリと、上記周波数
変調データメモリのアドレスを発生するアドレス
発生部と、上記複数の周波数変調データメモリの
中から１つの周波数変調データメモリを選択する
セレクタと、複数のノートクロツクを発生するこ
とができる基準ノートクロツク発生部と、上記ノ
ートクロツク周波数に対応した楽音を発生し、複
数チヤネルの出力経路をもつ楽音合成部を具え、
上記複数の周波数変調データメモリの出力データ
を上記基準ノートクロツク発生部に加え、上記複
数のノートクロツクに対して独立した周波数変調
をかけ、上記楽音合成部より独立に出力できるよ
うに構成されており、これにより自然なアンサン
ブル効果を得ることができる。 実施例の説明 以下本発明の一実施例について図面を参照しな
がら説明する。第１図は、本発明の電子楽器のブ
ロツク図である。１０１は鍵盤部（KB）、１０
２は音色タブレツトスイツチやビブラート効果の
オンオフスイツチやグライド効果のオンオフスイ
ツチなどにより構成される操作部（TAB）、１０
３は中央処理装置（CPU）で、コンピユータな
どに用いられているものと同様のもの、１０４は
読み書き可能な記憶装置（ランダムアクセスメモ
リでRAMと呼ぶ）、１０５はCPU１０３の動作
を決定するプログラムが格納された読み出し専用
記憶装置（リードオンリーメモリでROMと呼
ぶ）、１０６は楽音の合成を行なうための波形サ
ンプルデータや波形内挿を行なうための制御デー
タなどを記憶しているROMである。１０７は
ROM１０６に記憶している波形サンプルデータ
や制御データを用いて楽音を発生する楽音発生
部、１０８はサンプリングノイズを除去するフイ
ルタ、１０９は電気音響変換器である。 鍵盤部１０１、操作部１０２、CPU１０３、
RAM１０４、ROM１０５，１０６、楽音発生
部１０７はデータバス、アドレスおよびコントロ
ール線で結合されている。このようにデータバス
とアドレスバスとコントロール線とで結合する方
法そのものは、ミニコンピユータやマイクロコン
ピユータを中心とした構成方法として公知のもの
である。データバスとしては８〜16本位用いら
れ、このバス線上をデータが一方向でなく多方向
に時分割的に送受信される。アドレスバスも複数
本たとえば16本用意され、通常はCPU１０８が
アドレスコードを出力し、他の部分がアドレスコ
ードを受け取る。コントロール線は通常メモリ・
リクエスト線（）、Ｉ／Ｏリクエスト線
（）、リード線（）、ライト線（）な
どが用いられる。 はメモリを読み書きすることを示し、
IORQは入出力装置Ｉ／Ｏの内容を取り出しする
ことを示し、はメモリやＩ／Ｏからデータを
読み出すタイミングを示し、はメモリやＩ／
Ｏにデータを書き込むタイミングを示す。このよ
うなコントロール線を用いたものとしては、ザイ
ログ社のマイクロプロセツサZ80があげられる。 次に第１図の電子楽器の動作について述べる。
鍵盤部１０１は、複数の鍵スイツチを複数の群に
分けて、群内の鍵スイツチのオン／オフ状態を一
括してデータバスに送ることができるように構成
される。たとえば61鍵の鍵盤の場合、６鍵（半オ
クターブ）ずつの10群と１鍵の１群の11群に分
け、各群にアドレスコードを１つずつ割りつけ
る。アドレスラインに上記各群のうちの１つを示
すアドレスコードが到来し、信号と信号
RDが印加されると、鍵盤部１０１はそのアドレ
スコードを解読して、対応する群内のキースイツ
チのオン／オフを示す６ビツトまたは１ビツトの
データをデータバスに出力する。これらは、デコ
ーダ、バスドライバよび若干のゲート回路を用い
て構成することができる。操作部１０２のうち、
タブレツトスイツチについては、鍵盤部１０１と
同様の構成をとることができる。 CPU１０３はその内部にあるプログラムカウ
ンタのコードに対応するROM１０５のアドレス
から命令コードを読み取り、これを解読して算術
演算、論理演算、データの読み込みと書き込み、
プログラムカウンタの内容の変更による命令のジ
ヤンプなどの作業を行なう。これらの作業の手順
はROM１０５に書き込まれている。まずCPU１
０３はROM１０５より鍵盤部１０１のデータを
取り込むための命令を読み取り、鍵盤部１０１の
各種のオン／オフを示すコードを各群ごとに取り
込んで行く。そして、押鍵されている鍵コード
を、楽音発生部１０７の有限のチヤネルに割り当
て鍵コードに対応する楽音発生データを送出す
る。 次にCPU１０３は操作部１０２よりデータを
取り込むための一群の命令を順次ROM１０５か
ら読み取り、これらを解読して操作部１０２に対
応するアドレスコードとコントロール信号
とを出力し、データバスに操作部１０２のス
イツチの状態を表現するコードを出力させ、
CPU１０３内に読み込む。CPU１０３内に読み
込んだデータに基づいて、音色の選択や所定の効
果制御データの生成を行ない、ROM１０６に音
色選択データ、楽音発生部１０７に効果制御デー
タを送出する。なお、押鍵されている鍵コードを
楽音発生部１０７の有限のチヤネルに割り当てて
ゆく方法そのものは、ジエネレータアサイナ機能
として公知のものである。 楽音発生部１０７はCPU１０３から供給され
た楽音発生データに基づいて、楽音合成データ
ROM１０６から所定の波形サンプルデータや制
御データを取り込み波形内挿処理を行なつて楽音
波形を発生し、フイルタ１０８を介して電気音響
変換器１０９から楽音を発生させる。 第２図にCPU１０３から楽音発生部１０７に
データを供給する場合のタイムチヤートを示す。
アドレスバスにＩ／Ｏポートアドレスを、データ
バスに楽音発生データや効果制御データなどをそ
れぞれ供給する。そして、コントロール信号
IORQとが論理ロウレベル（以下“０”と略
す）から論理ハイレベル（以下“１”と略す）へ
変化するタイミングで、Ｉ／Ｏポートアドレスで
指定されているチヤネルにデータバスの内容をラ
ツチする。 次に、楽音発生部１０７に供給される各種のデ
ータについての説明を行なう。
同時発音が可能な電子楽器において、各チヤネル
独立に周波数変調をかけることを可能にするとと
もに、複数チヤネルの発生音を独立に出力するこ
とのできる電子楽器に関する。 従来例の構成とその問題点 従来ビブラート発生装置は、ポリフオニツク電
子楽器についても共通の周波数変調がかかる構成
になつており、特に特願昭53−118348号「電子楽
器」に示されるような２チヤネルを用いて発音す
る方式の電子楽器においても２つの発生音に対し
て同じビブラートがかかるようになつている。そ
のためビブラート効果は、単調かつ、人工的な響
きをもつたものであつた。 発明の目的 本発明の目的は、ポリフオニツク電子楽器、特
に１鍵に対して複数のチヤネルを用いて発音でき
る電子楽器において、上記複数のチヤネルに対応
する複数の楽音に対して、波形、振幅、位相など
の異なる独立の周波数変調をかけるとともに上記
複数のチヤネルに対応する複数の楽音を独立に出
力することによつて、空間的な広がりを有する自
然なアンサンブル効果を得ることができる電子楽
器を提供するものである。 発明の構成 本発明の電子楽器は周波数変調データを記憶す
る複数の周波数変調データメモリと、上記周波数
変調データメモリのアドレスを発生するアドレス
発生部と、上記複数の周波数変調データメモリの
中から１つの周波数変調データメモリを選択する
セレクタと、複数のノートクロツクを発生するこ
とができる基準ノートクロツク発生部と、上記ノ
ートクロツク周波数に対応した楽音を発生し、複
数チヤネルの出力経路をもつ楽音合成部を具え、
上記複数の周波数変調データメモリの出力データ
を上記基準ノートクロツク発生部に加え、上記複
数のノートクロツクに対して独立した周波数変調
をかけ、上記楽音合成部より独立に出力できるよ
うに構成されており、これにより自然なアンサン
ブル効果を得ることができる。 実施例の説明 以下本発明の一実施例について図面を参照しな
がら説明する。第１図は、本発明の電子楽器のブ
ロツク図である。１０１は鍵盤部（KB）、１０
２は音色タブレツトスイツチやビブラート効果の
オンオフスイツチやグライド効果のオンオフスイ
ツチなどにより構成される操作部（TAB）、１０
３は中央処理装置（CPU）で、コンピユータな
どに用いられているものと同様のもの、１０４は
読み書き可能な記憶装置（ランダムアクセスメモ
リでRAMと呼ぶ）、１０５はCPU１０３の動作
を決定するプログラムが格納された読み出し専用
記憶装置（リードオンリーメモリでROMと呼
ぶ）、１０６は楽音の合成を行なうための波形サ
ンプルデータや波形内挿を行なうための制御デー
タなどを記憶しているROMである。１０７は
ROM１０６に記憶している波形サンプルデータ
や制御データを用いて楽音を発生する楽音発生
部、１０８はサンプリングノイズを除去するフイ
ルタ、１０９は電気音響変換器である。 鍵盤部１０１、操作部１０２、CPU１０３、
RAM１０４、ROM１０５，１０６、楽音発生
部１０７はデータバス、アドレスおよびコントロ
ール線で結合されている。このようにデータバス
とアドレスバスとコントロール線とで結合する方
法そのものは、ミニコンピユータやマイクロコン
ピユータを中心とした構成方法として公知のもの
である。データバスとしては８〜16本位用いら
れ、このバス線上をデータが一方向でなく多方向
に時分割的に送受信される。アドレスバスも複数
本たとえば16本用意され、通常はCPU１０８が
アドレスコードを出力し、他の部分がアドレスコ
ードを受け取る。コントロール線は通常メモリ・
リクエスト線（）、Ｉ／Ｏリクエスト線
（）、リード線（）、ライト線（）な
どが用いられる。 はメモリを読み書きすることを示し、
IORQは入出力装置Ｉ／Ｏの内容を取り出しする
ことを示し、はメモリやＩ／Ｏからデータを
読み出すタイミングを示し、はメモリやＩ／
Ｏにデータを書き込むタイミングを示す。このよ
うなコントロール線を用いたものとしては、ザイ
ログ社のマイクロプロセツサZ80があげられる。 次に第１図の電子楽器の動作について述べる。
鍵盤部１０１は、複数の鍵スイツチを複数の群に
分けて、群内の鍵スイツチのオン／オフ状態を一
括してデータバスに送ることができるように構成
される。たとえば61鍵の鍵盤の場合、６鍵（半オ
クターブ）ずつの10群と１鍵の１群の11群に分
け、各群にアドレスコードを１つずつ割りつけ
る。アドレスラインに上記各群のうちの１つを示
すアドレスコードが到来し、信号と信号
RDが印加されると、鍵盤部１０１はそのアドレ
スコードを解読して、対応する群内のキースイツ
チのオン／オフを示す６ビツトまたは１ビツトの
データをデータバスに出力する。これらは、デコ
ーダ、バスドライバよび若干のゲート回路を用い
て構成することができる。操作部１０２のうち、
タブレツトスイツチについては、鍵盤部１０１と
同様の構成をとることができる。 CPU１０３はその内部にあるプログラムカウ
ンタのコードに対応するROM１０５のアドレス
から命令コードを読み取り、これを解読して算術
演算、論理演算、データの読み込みと書き込み、
プログラムカウンタの内容の変更による命令のジ
ヤンプなどの作業を行なう。これらの作業の手順
はROM１０５に書き込まれている。まずCPU１
０３はROM１０５より鍵盤部１０１のデータを
取り込むための命令を読み取り、鍵盤部１０１の
各種のオン／オフを示すコードを各群ごとに取り
込んで行く。そして、押鍵されている鍵コード
を、楽音発生部１０７の有限のチヤネルに割り当
て鍵コードに対応する楽音発生データを送出す
る。 次にCPU１０３は操作部１０２よりデータを
取り込むための一群の命令を順次ROM１０５か
ら読み取り、これらを解読して操作部１０２に対
応するアドレスコードとコントロール信号
とを出力し、データバスに操作部１０２のス
イツチの状態を表現するコードを出力させ、
CPU１０３内に読み込む。CPU１０３内に読み
込んだデータに基づいて、音色の選択や所定の効
果制御データの生成を行ない、ROM１０６に音
色選択データ、楽音発生部１０７に効果制御デー
タを送出する。なお、押鍵されている鍵コードを
楽音発生部１０７の有限のチヤネルに割り当てて
ゆく方法そのものは、ジエネレータアサイナ機能
として公知のものである。 楽音発生部１０７はCPU１０３から供給され
た楽音発生データに基づいて、楽音合成データ
ROM１０６から所定の波形サンプルデータや制
御データを取り込み波形内挿処理を行なつて楽音
波形を発生し、フイルタ１０８を介して電気音響
変換器１０９から楽音を発生させる。 第２図にCPU１０３から楽音発生部１０７に
データを供給する場合のタイムチヤートを示す。
アドレスバスにＩ／Ｏポートアドレスを、データ
バスに楽音発生データや効果制御データなどをそ
れぞれ供給する。そして、コントロール信号
IORQとが論理ロウレベル（以下“０”と略
す）から論理ハイレベル（以下“１”と略す）へ
変化するタイミングで、Ｉ／Ｏポートアドレスで
指定されているチヤネルにデータバスの内容をラ
ツチする。 次に、楽音発生部１０７に供給される各種のデ
ータについての説明を行なう。
【表】
【表】
【表】
【表】
第１表にＩ／Ｏポートアドレスと各種データの
内容を示す。Ｉ／Ｏポートアドレスは16進表示と
なつている。Ｉ／Ｏポートアドレス（00）16から
（07）16に対応するデータは、楽音発生データで８
チヤネル分すなわち、８音分の発生が可能となつ
ている。Ｉ／Ｏポートアドレス（08）16はサステ
インデータで、エンベロープ信号の減衰特性を指
定するものである。Ｉ／Ｏポートアドレス
（09）16はエンベロープ特性がピアノ型の時に有効
となるダンパデータで、サステインデータと同様
エンベロープ信号の減衰特性を指定するものであ
る。Ｉ／Ｏポートアドレス（OA）16はビートデー
タで、２楽音発生時の周波数のずれを指定するも
のである。Ｉ／Ｏポートアドレス（OB）16は効果
制御データで、ビブラートオン／オフ信号やグラ
イドオン／オフ信号などで構成している。Ｉ／Ｏ
ポートアドレス（OC）16は、ビブラートセレクト
データで、複数のビブラートデータの中から、１
つのビブラートデータを指定するためのデータで
ある。 第２表に楽音発生データの構成内容を示す。ビ
ツト位置Ｄ０からＤ３は音階周波数を指定するノ
ートクロツク指定データである。ビツト位置Ｄ４
〜Ｄ６は発生音域を指定する波形サンプル数指定
データである。ビツト位置Ｄ７は鍵スイツチのオ
ン／オフ操作に伴なうキーオン／オフ信号で、オ
フ時は“０”、オン時は“１”となる。 第３表に波形サンプル数指定データSD０〜SD
２のコード内容とそのコードで指定される波形１
周期のサンプル数を示す。波形サンプル数指定デ
ータSDは（000）2から（111）2までの８種類の波
形サンプル数が指定できるようになつており、本
実施例では、512サンプルから４サンプルまでを
指定している。
内容を示す。Ｉ／Ｏポートアドレスは16進表示と
なつている。Ｉ／Ｏポートアドレス（00）16から
（07）16に対応するデータは、楽音発生データで８
チヤネル分すなわち、８音分の発生が可能となつ
ている。Ｉ／Ｏポートアドレス（08）16はサステ
インデータで、エンベロープ信号の減衰特性を指
定するものである。Ｉ／Ｏポートアドレス
（09）16はエンベロープ特性がピアノ型の時に有効
となるダンパデータで、サステインデータと同様
エンベロープ信号の減衰特性を指定するものであ
る。Ｉ／Ｏポートアドレス（OA）16はビートデー
タで、２楽音発生時の周波数のずれを指定するも
のである。Ｉ／Ｏポートアドレス（OB）16は効果
制御データで、ビブラートオン／オフ信号やグラ
イドオン／オフ信号などで構成している。Ｉ／Ｏ
ポートアドレス（OC）16は、ビブラートセレクト
データで、複数のビブラートデータの中から、１
つのビブラートデータを指定するためのデータで
ある。 第２表に楽音発生データの構成内容を示す。ビ
ツト位置Ｄ０からＤ３は音階周波数を指定するノ
ートクロツク指定データである。ビツト位置Ｄ４
〜Ｄ６は発生音域を指定する波形サンプル数指定
データである。ビツト位置Ｄ７は鍵スイツチのオ
ン／オフ操作に伴なうキーオン／オフ信号で、オ
フ時は“０”、オン時は“１”となる。 第３表に波形サンプル数指定データSD０〜SD
２のコード内容とそのコードで指定される波形１
周期のサンプル数を示す。波形サンプル数指定デ
ータSDは（000）2から（111）2までの８種類の波
形サンプル数が指定できるようになつており、本
実施例では、512サンプルから４サンプルまでを
指定している。
【表】
【表】
【表】
第４表にノートクロツク指定データND０〜
ND３で表わされるコードの内容と、そのコード
で指定される指定音階の関係を示す。 第５表に効果制御データの構成内容を示す。ビ
ツト位置Ｄ０はビブラートオン／オフ信号VIB
で、操作部１０２内のビブラートオン／オフスイ
ツチがオフの時“０”、オンの時“１”になる。 ビツト位置Ｄ１はデイレイビブラートオン／オ
フ信号DVIBで、デイレイビブラート効果制御信
号であり、操作部１０２内のデイレイビブラート
オン／オフスイツチがオフの時“０”、オンの時
“１”となる。 ビツト位置Ｄ２はグライドオン／オフ信号GL
で、操作部１０２内のグライドスイツチがオフの
時“０”、オンの時“１”となる。 ビツト位置Ｄ３はオルガン型／ピアノ型指定信
号OPSで、エンベロープ特性を指定するもので
あり、オルガン型の時“０”、ピアノ型の時“１”
となる。 ビツト位置Ｄ４はダンパオン／オフ信号DMP
で、エンベロープ特性がピアノ型の時のみ有効と
なるもので、ダンパオフの時“０”、オンの時
“１”となる。 ビツト位置Ｄ５はジエネレータアサイナ動作モ
ード信号GAMで、１鍵で楽音発生チヤネルを２
チヤネル使用する場合の指定信号であり、GAM
信号が“０”の場合、１鍵１チヤネル使用（８音
発生）となり、“１”の場合、１鍵２チヤネル使
用（４音発生）となり、（Ｎ）チヤネル（Ｎ＋４）
チヤネルが１鍵に対応する楽音の発生を行う。
（Ｎ＝１，２，３，４）なおジエネレータアサイ
ナ動作モードについては特願昭53−118348「電子
楽器」に詳しく説明されている。 ビツト位置Ｄ６は、ハーフビブラートオン／オ
フ信号HVIBであり、操作部１０２のハーフビブ
ラートオン／オフスイツチがオフのとき“０”、
オンのとき“１”となる。 ビツト位置Ｄ７は、チヤネル独立ビブラートオ
ン／オフ信号IVIBで、操作部１０２のチヤネル
独立ビブラートオン／オフスイツチがオフのとき
“０”、オンのとき“１”となる。 第３図は楽音発生部１０７の構成図である。第
３図において、３０１は主発振器、３０２は楽音
発生部１０７の動作内容を制御するシーケンサ、
３０３はCPU１０３から供給される各種のデー
タをラツチする入力レジスタ部、３０４はタイマ
ー、３０５は比較レジスタ部、３０６は発音すべ
き周波数に対応する周波数データを発生する周波
数データプロセツサ（以下FDPと略す）、３０７
は波形内挿処理を行なう波形データプロセツサ
（以下WDPと略す）、３０８は楽音合成データ
ROM１０６から波形サンプルデータや制御デー
タなどを読み込むデータ・リード・プロセツサ
（以下DRPと略す）、３０９は所定のパルス幅の
パルス信号を生成する読み出しパルス形成部、３
１０はWDP３０７、DRP３０８などに演算処理
要求を行なう計算要求フラグ発生部、３１１はデ
イジタル信号をアナログ信号に変換するデイジタ
ル／アナログ変換器（以下DACと略す）、３１２
は１チヤネル当りアナログスイツチ２つとコンデ
ンサ１つとで構成されており、アナログ信号を保
持するアナログバツフアメモリ部、３１３，３１
４は積分器である。 ここで、WDP２０７で実行する波形内挿方法
について説明する。 波形内挿方法としては、Ｉ分割して選択抽出し
たサンプル波位置ｉからｉ＋１（ｉ＝０，１，２，
……，Ｉ−１）の間を楽音波形１周期がＭ回くり
返して推移するものとし、波形サンプル（Xi,o）
と（Xi+1,o）との間に存在する仮想サンプル値^
（Xi,n,o）を補間演算を用い仮想的に仮想サンプル
点の波形サンプル値を算出して近似値を求めよう
とするものである。補間式を下式に示す。 （Xi,n,o）＝｛（Xi+1,o）−（Xi,o）｝ ×Nn+o／MN＋（Xi,o） …(1) ｉは、Ｉ分割して抽出したサンプル位置で、波
形ナンバである。（ｉ＝０，１，２，…，Ｉ−１） ｍは、波形ナンバｉからｉ＋１の間をＭ回繰り
返し推移している途中の位置を表わすものであ
る。（ｍ＝０，１，２，…，Ｍ−１） ｎは、楽音波形１周期をＮ分割したサンプル位
置で波形サンプルナンバである。（ｎ＝０，１，
２，…，Ｎ−１） なお、WDP２０７、DRP２０８周辺の動作に
ついては、特願昭57−231482「楽音発生装置」に
詳細に述べてある。 上記構成において、３０４，３０５，３０６，
３１０は発音音階を決定するノートクロツク発生
部を構成する。 また上記構成において３０７，３０８，３１
１，３１２は楽音合成部を構成し、上記ノートク
ロツク発生部の出力信号に基づいて楽音の合成を
行う。 また、入力レジスタ部３０８、比較レジスタ部
３０５、FDP３０６、WDP３０７、DRP３０
８、計算要求フラグ発生部３１０はシーケンサ３
０２によつて処理を行なう手順が決められてい
る。 CPU１０３から所定のチヤネルたとえばチヤ
ネル１に楽音発生データが供給されるとシーケン
サ３０２で決められている所定のタイミングで入
力レジスタ部３０３からFDP３０６、WDP３０
７、DRP３０８に楽音発生データが供給される。
そうすると、DRP３０８において、楽音合成デ
ータROM１０６から波形サンプルデータと制御
データを読み取る。そして、(1)式に示した
（Xi,o）をデータWDとし、（Xi+1,o）をデータ
WDとしてWDP３０７に供給する。さらに、
読み取つた制御データに基づいた(1)式に示した内
挿係数の分子項（Nm＋ｎ）をデータMLPとし
てWDP３０７に供給する。また、最終波形デー
タになると最終波形データを指示するWEF信号
をWDP３０７に供給する。 WDP３０７では、DRP３０８から供給された
データWD，WD，MLPを用い、(1)式の波形
演算処理を行なつてDAC３１１に供給する。そ
してDAC３１１において、WDP３０７から供給
されたデイジタル信号をアナログ信号に変換し、
アナログバツフアメモリ部３１２にアナログ信号
として供給し、チヤネル１に対応するコンデンサ
電荷が蓄えられる。 一方、FDP３０６では、入力レジスタ部３０
３から供給された楽音発生データに基づいた周波
数データが生成され、比較レジスタ部３０５のチ
ヤネル１に対応するレジスタに供給される。そし
て、比較レジスタ３０５に供給されたデータとタ
イマー３０４から供給されている時間データとの
比較処理を行ない、一致が検出できると一致パル
スを読み出しパルス形成部３０９と計算要求フラ
グ発生部３１０に供給する。 そうすると、読み出しパルス形成部３０９で所
定のパルス幅の読み出し信号が生成され、アナロ
グバツフアメモリ部３１２に供給される。アナロ
グバツフアメモリ部３１２内のチヤネル１に対応
するコンデンサに蓄えられている電荷は読み出し
信号によつて積分器３１３に流れ込む。 計算要求フラグ発生部３１０では、次波形サン
プルすなわち、仮想サンプル点^（Xi,n,o+1）を求
めるための計算要求フラグを発生し保持する。そ
して、その後再び処理タイミングがチヤネル１と
なると、計算要求フラグが発生しているので前述
と同様に波形内挿処理が行なわれ、アナログバツ
フアメモリ部３１２内のコンデンサに電荷が蓄え
られる。以後、計算要求フラグに対応して波形内
挿処理が行なわれ、楽音波形を発生することにな
る。 なお、コンデンサに蓄える電荷は、^（Xi,n,o-1）
と今回求めた波形サンプル値^（Xi,n,o）との差分
に相当する。そして、積分器３１３，３１４によ
つて今回求めた波形サンプル値^（Xi,n,o）が復元
されることになる。アナログバツフアメモリ部３
１２と積分器３１３，３１４周辺の動作について
は、特願昭57−126413「波形読み出し装置」に述
べてある。 第４図はシーケンサ３０２の一具体例のブロツ
ク図である。図中、４０１は２相クロツク信号φ
１と信号φ２とを発生する２相クロツク発生部、
４０２は１チヤネル当りの動作シーケンスを決め
る11進カウンタ、４０３は現在演算処理を行なつ
ているチヤネルコードを発生するカウンタ、４０
４は動作手順が記憶されているROM、４０５は
デコーダである。第５図にシーケンサ３０２のタ
イミングチヤート図を示す。 主発振器３０１からマスタクロツク（MCK）
信号が２相クロツク発生部４０１に供給される。
２相クロツク発生部４０１では、第５図に示すよ
うな２相クロツク信号φ１，φ２を発生する。信
号φ１は11進カウンタ４０２とカウンタ４０３に
供給されている。 11進カウンタ４０２は４ビツト構成となつてお
り、信号φ１が“０”から“１”へ変化するタイ
ミングでカウントアツプ処理が行なわれ、出力信
号が（1111）2となり、次にカウントアツプを行な
うと（0101）2にセツトされる。この結果、11進カ
ウンタ４０２の出力信号は11の状態、すなわち
（0101）2〜（1111）2となる。これを命令ステツプ
信号として使用する。 カウンタ４０３は３ビツト構成となつており、
11進カウンタ４０２の出力信号が（1111）2から
（0101）2へ変化するたびにカウントアツプ処理が
行なわれる。この結果、カウンタ４０３の出力信
号は８の状態、すなわち（000）2〜（111）2とな
る。これをチヤネルコードとして使用する。 第６表は、CPU１０３から供給される楽音発
生データと楽音発生部１０７のチヤネルコードの
関係を示したものである。
ND３で表わされるコードの内容と、そのコード
で指定される指定音階の関係を示す。 第５表に効果制御データの構成内容を示す。ビ
ツト位置Ｄ０はビブラートオン／オフ信号VIB
で、操作部１０２内のビブラートオン／オフスイ
ツチがオフの時“０”、オンの時“１”になる。 ビツト位置Ｄ１はデイレイビブラートオン／オ
フ信号DVIBで、デイレイビブラート効果制御信
号であり、操作部１０２内のデイレイビブラート
オン／オフスイツチがオフの時“０”、オンの時
“１”となる。 ビツト位置Ｄ２はグライドオン／オフ信号GL
で、操作部１０２内のグライドスイツチがオフの
時“０”、オンの時“１”となる。 ビツト位置Ｄ３はオルガン型／ピアノ型指定信
号OPSで、エンベロープ特性を指定するもので
あり、オルガン型の時“０”、ピアノ型の時“１”
となる。 ビツト位置Ｄ４はダンパオン／オフ信号DMP
で、エンベロープ特性がピアノ型の時のみ有効と
なるもので、ダンパオフの時“０”、オンの時
“１”となる。 ビツト位置Ｄ５はジエネレータアサイナ動作モ
ード信号GAMで、１鍵で楽音発生チヤネルを２
チヤネル使用する場合の指定信号であり、GAM
信号が“０”の場合、１鍵１チヤネル使用（８音
発生）となり、“１”の場合、１鍵２チヤネル使
用（４音発生）となり、（Ｎ）チヤネル（Ｎ＋４）
チヤネルが１鍵に対応する楽音の発生を行う。
（Ｎ＝１，２，３，４）なおジエネレータアサイ
ナ動作モードについては特願昭53−118348「電子
楽器」に詳しく説明されている。 ビツト位置Ｄ６は、ハーフビブラートオン／オ
フ信号HVIBであり、操作部１０２のハーフビブ
ラートオン／オフスイツチがオフのとき“０”、
オンのとき“１”となる。 ビツト位置Ｄ７は、チヤネル独立ビブラートオ
ン／オフ信号IVIBで、操作部１０２のチヤネル
独立ビブラートオン／オフスイツチがオフのとき
“０”、オンのとき“１”となる。 第３図は楽音発生部１０７の構成図である。第
３図において、３０１は主発振器、３０２は楽音
発生部１０７の動作内容を制御するシーケンサ、
３０３はCPU１０３から供給される各種のデー
タをラツチする入力レジスタ部、３０４はタイマ
ー、３０５は比較レジスタ部、３０６は発音すべ
き周波数に対応する周波数データを発生する周波
数データプロセツサ（以下FDPと略す）、３０７
は波形内挿処理を行なう波形データプロセツサ
（以下WDPと略す）、３０８は楽音合成データ
ROM１０６から波形サンプルデータや制御デー
タなどを読み込むデータ・リード・プロセツサ
（以下DRPと略す）、３０９は所定のパルス幅の
パルス信号を生成する読み出しパルス形成部、３
１０はWDP３０７、DRP３０８などに演算処理
要求を行なう計算要求フラグ発生部、３１１はデ
イジタル信号をアナログ信号に変換するデイジタ
ル／アナログ変換器（以下DACと略す）、３１２
は１チヤネル当りアナログスイツチ２つとコンデ
ンサ１つとで構成されており、アナログ信号を保
持するアナログバツフアメモリ部、３１３，３１
４は積分器である。 ここで、WDP２０７で実行する波形内挿方法
について説明する。 波形内挿方法としては、Ｉ分割して選択抽出し
たサンプル波位置ｉからｉ＋１（ｉ＝０，１，２，
……，Ｉ−１）の間を楽音波形１周期がＭ回くり
返して推移するものとし、波形サンプル（Xi,o）
と（Xi+1,o）との間に存在する仮想サンプル値^
（Xi,n,o）を補間演算を用い仮想的に仮想サンプル
点の波形サンプル値を算出して近似値を求めよう
とするものである。補間式を下式に示す。 （Xi,n,o）＝｛（Xi+1,o）−（Xi,o）｝ ×Nn+o／MN＋（Xi,o） …(1) ｉは、Ｉ分割して抽出したサンプル位置で、波
形ナンバである。（ｉ＝０，１，２，…，Ｉ−１） ｍは、波形ナンバｉからｉ＋１の間をＭ回繰り
返し推移している途中の位置を表わすものであ
る。（ｍ＝０，１，２，…，Ｍ−１） ｎは、楽音波形１周期をＮ分割したサンプル位
置で波形サンプルナンバである。（ｎ＝０，１，
２，…，Ｎ−１） なお、WDP２０７、DRP２０８周辺の動作に
ついては、特願昭57−231482「楽音発生装置」に
詳細に述べてある。 上記構成において、３０４，３０５，３０６，
３１０は発音音階を決定するノートクロツク発生
部を構成する。 また上記構成において３０７，３０８，３１
１，３１２は楽音合成部を構成し、上記ノートク
ロツク発生部の出力信号に基づいて楽音の合成を
行う。 また、入力レジスタ部３０８、比較レジスタ部
３０５、FDP３０６、WDP３０７、DRP３０
８、計算要求フラグ発生部３１０はシーケンサ３
０２によつて処理を行なう手順が決められてい
る。 CPU１０３から所定のチヤネルたとえばチヤ
ネル１に楽音発生データが供給されるとシーケン
サ３０２で決められている所定のタイミングで入
力レジスタ部３０３からFDP３０６、WDP３０
７、DRP３０８に楽音発生データが供給される。
そうすると、DRP３０８において、楽音合成デ
ータROM１０６から波形サンプルデータと制御
データを読み取る。そして、(1)式に示した
（Xi,o）をデータWDとし、（Xi+1,o）をデータ
WDとしてWDP３０７に供給する。さらに、
読み取つた制御データに基づいた(1)式に示した内
挿係数の分子項（Nm＋ｎ）をデータMLPとし
てWDP３０７に供給する。また、最終波形デー
タになると最終波形データを指示するWEF信号
をWDP３０７に供給する。 WDP３０７では、DRP３０８から供給された
データWD，WD，MLPを用い、(1)式の波形
演算処理を行なつてDAC３１１に供給する。そ
してDAC３１１において、WDP３０７から供給
されたデイジタル信号をアナログ信号に変換し、
アナログバツフアメモリ部３１２にアナログ信号
として供給し、チヤネル１に対応するコンデンサ
電荷が蓄えられる。 一方、FDP３０６では、入力レジスタ部３０
３から供給された楽音発生データに基づいた周波
数データが生成され、比較レジスタ部３０５のチ
ヤネル１に対応するレジスタに供給される。そし
て、比較レジスタ３０５に供給されたデータとタ
イマー３０４から供給されている時間データとの
比較処理を行ない、一致が検出できると一致パル
スを読み出しパルス形成部３０９と計算要求フラ
グ発生部３１０に供給する。 そうすると、読み出しパルス形成部３０９で所
定のパルス幅の読み出し信号が生成され、アナロ
グバツフアメモリ部３１２に供給される。アナロ
グバツフアメモリ部３１２内のチヤネル１に対応
するコンデンサに蓄えられている電荷は読み出し
信号によつて積分器３１３に流れ込む。 計算要求フラグ発生部３１０では、次波形サン
プルすなわち、仮想サンプル点^（Xi,n,o+1）を求
めるための計算要求フラグを発生し保持する。そ
して、その後再び処理タイミングがチヤネル１と
なると、計算要求フラグが発生しているので前述
と同様に波形内挿処理が行なわれ、アナログバツ
フアメモリ部３１２内のコンデンサに電荷が蓄え
られる。以後、計算要求フラグに対応して波形内
挿処理が行なわれ、楽音波形を発生することにな
る。 なお、コンデンサに蓄える電荷は、^（Xi,n,o-1）
と今回求めた波形サンプル値^（Xi,n,o）との差分
に相当する。そして、積分器３１３，３１４によ
つて今回求めた波形サンプル値^（Xi,n,o）が復元
されることになる。アナログバツフアメモリ部３
１２と積分器３１３，３１４周辺の動作について
は、特願昭57−126413「波形読み出し装置」に述
べてある。 第４図はシーケンサ３０２の一具体例のブロツ
ク図である。図中、４０１は２相クロツク信号φ
１と信号φ２とを発生する２相クロツク発生部、
４０２は１チヤネル当りの動作シーケンスを決め
る11進カウンタ、４０３は現在演算処理を行なつ
ているチヤネルコードを発生するカウンタ、４０
４は動作手順が記憶されているROM、４０５は
デコーダである。第５図にシーケンサ３０２のタ
イミングチヤート図を示す。 主発振器３０１からマスタクロツク（MCK）
信号が２相クロツク発生部４０１に供給される。
２相クロツク発生部４０１では、第５図に示すよ
うな２相クロツク信号φ１，φ２を発生する。信
号φ１は11進カウンタ４０２とカウンタ４０３に
供給されている。 11進カウンタ４０２は４ビツト構成となつてお
り、信号φ１が“０”から“１”へ変化するタイ
ミングでカウントアツプ処理が行なわれ、出力信
号が（1111）2となり、次にカウントアツプを行な
うと（0101）2にセツトされる。この結果、11進カ
ウンタ４０２の出力信号は11の状態、すなわち
（0101）2〜（1111）2となる。これを命令ステツプ
信号として使用する。 カウンタ４０３は３ビツト構成となつており、
11進カウンタ４０２の出力信号が（1111）2から
（0101）2へ変化するたびにカウントアツプ処理が
行なわれる。この結果、カウンタ４０３の出力信
号は８の状態、すなわち（000）2〜（111）2とな
る。これをチヤネルコードとして使用する。 第６表は、CPU１０３から供給される楽音発
生データと楽音発生部１０７のチヤネルコードの
関係を示したものである。
【表】
ROM４０４は11進カウンタ４０２から供給さ
れる命令ステツプ信号に基づいた命令コードを読
み出し、デコーダ４０５に供給する。デコーダ４
０５はROM４０４から供給された命令コードを
解読して処理制御信号を各部に供給する。 この結果、１チヤネル当りの計算時間は2.75μs
となり、11の命令ステツプで各演算処理を行なう
ことになる。そして、22μsごとに計算タイミング
が繰り返されることになる。 第６図にアナログバツフアメモリ部３１２の一
具体例の構成図を示す。図中、６００は入力端、
６０１，６０２は出力端、６０３〜６１８はアナ
ログスイツチ、C1〜C8はコンデンサである。 アナログスイツチ６０３〜６１０のゲート入力
に供給されている信号AW１〜AW８はWDP３
０７から供給されている。また、アナログスイツ
チ６１１〜６１８のゲート入力に供給されている
信号AR１〜AR８は読み出しパルス形成部３０
９から供給されている。 DAC３１１で変換されたアナログ信号は入力
端６００に印加されたアナログスイツチ６０３〜
６１０に供給される。そして、チヤネル１に対応
するデータであれば、アナログスイツチ６０３の
みオン状態となり、入力端６００に印加されたア
ナログ信号に相当する電荷がコンデンサC1に蓄
えられる。 その後、チヤネル１に対応する読み出しパルス
AR１が読み出しパルス発生部３０９からアナロ
グスイツチ６１１のゲート入力に供給されると、
コンデンサC1に蓄えられている電荷が出力端６
０１を介して積分器３１３に供給される。 アナログスイツチ６０３〜６１０はWDP３０
７の動作タイミングに同期しているので、同時に
複数個オン状態にはならない。アナログスイツチ
６１０〜６１８は音階周波数に同期してオンする
ようになつているため、複数個同時にオン状態と
なりうる。 なお、チヤネル１〜チヤネル４に対応する読み
出し用アナログスイツチ６１１〜６１４の出力
は、上述のように出力端６０２を介して積分器３
１３に供給され、チヤネル５〜チヤネル８に対応
する読み出し用アナログスイツチ６１５〜６１８
の出力は、出力端６０３を介して積分器３１４に
供給される。従つて、チヤネル１〜チヤネル４に
対応する楽音とチヤネル５〜チヤネル８に対応す
る楽音とは、独立な信号経路を通つて出力され
る。 第７図は、楽音発生部３０７の内部動作タイミ
ングチヤートである。第７図には４チヤネル分の
タイミングを示した。 図中の略記号の説明 CRFは、各チヤネルごとの計算要求信号であ
る。そして、要求開始時点が比較レジスタ部３０
５から供給される一致信号と同期している。すな
わち、音階周波数に同期することになり、たとえ
ば、Ｃ音階であれば59.74μsごとに発生する。 CLCは、波形演算タイミングを示す。 DACは、DAC３１１を介してアナログバツフ
アメモリ３１２内のコンデンサに電荷を蓄えるタ
イミングを示す。 OTCは、アナログバツフアメモリ３１２内の
コンデンサに蓄えられている電荷を積分器３１
３，３１４に供給するタイミングであり、CRF
と同様に、音階周波数に同期して発生している。 チヤネル１のタイムチヤートについて説明す
る。チヤネル１に相当する演算タイミングはシー
ケンサ３０２で発生しているチヤネルコードによ
つて決まつており、図にも示してあるように、
22μsごとに演算タイミングが発生している。 …信号CRF１がチヤネルコード１の途中で発
生する。発生したタイミングでは波形内挿処理
と周波数データの更新を行なわない。 …信号CRF１が発生すると同時に信号OTC１
が発生し、アナログバツフアメモリ３１２内の
コンデンサC1の電荷が積分器３１３に供給さ
れる。信号OTCのパルス幅は2μs程度である。 …チヤネルコードが再び１となると、波形サン
プルデータなどの読み込み処理や波形内挿処理
や周波数データの更新処理などを行なう。 …チヤネル１の演算処理が終了すると、信号
DAC１が発生し、DAC３１１を介してコンデ
ンサC1に電荷が蓄えられる。 …チヤネル１の演算処理が終了すると、信号
CRF１をリセツトして計算要求を解除する。 …前述のと同様に、信号CRF１が再び発生
するタイミングで、前述ののタイミングでコ
ンデンサC1に蓄えられた電荷が積分器３１３
に供給される。 以後、上述と同様に、信号CRFが発生するた
びに、１回の仮相波形サンプル値算出処理や周波
数データの更新処理が行なわれ、信号CRFの発
生タイミング、すなわち音階周期に同期して波形
算出結果が積分器３１３，３１４に供給される。 演算サイクルと音階周期の関係は、最小音階周
期内に同一チヤネルの演算タイミングが２回と演
算結果をアナログバツフアメモリ部３１２内のコ
ンデンサに電荷を蓄えることが出来ればよい。す
なわち、ビブラート、グライドなどを考慮した最
小音階周期内に10チヤネル分に相当する演算タイ
ミングを設ければよい。 音程の発生方法についての説明 ノート関係については、12音階に相当するクロ
ツク信号を発生する。オクターブ関係について
は、楽音合成データROM１０６に記憶している
楽音波形１周期のサンプル数をかえることにより
オクターブ関係の音程を発生している。 C0音（32.708Hz）を512サンプルとすると、ノ
ートクロツク信号は、32.708Hz×512サンプル≒
16.74kHzとなる。第７表にノートクロツク周波数
を、第８表に波形サンプル数とオクターブ関係に
ついて示す。
れる命令ステツプ信号に基づいた命令コードを読
み出し、デコーダ４０５に供給する。デコーダ４
０５はROM４０４から供給された命令コードを
解読して処理制御信号を各部に供給する。 この結果、１チヤネル当りの計算時間は2.75μs
となり、11の命令ステツプで各演算処理を行なう
ことになる。そして、22μsごとに計算タイミング
が繰り返されることになる。 第６図にアナログバツフアメモリ部３１２の一
具体例の構成図を示す。図中、６００は入力端、
６０１，６０２は出力端、６０３〜６１８はアナ
ログスイツチ、C1〜C8はコンデンサである。 アナログスイツチ６０３〜６１０のゲート入力
に供給されている信号AW１〜AW８はWDP３
０７から供給されている。また、アナログスイツ
チ６１１〜６１８のゲート入力に供給されている
信号AR１〜AR８は読み出しパルス形成部３０
９から供給されている。 DAC３１１で変換されたアナログ信号は入力
端６００に印加されたアナログスイツチ６０３〜
６１０に供給される。そして、チヤネル１に対応
するデータであれば、アナログスイツチ６０３の
みオン状態となり、入力端６００に印加されたア
ナログ信号に相当する電荷がコンデンサC1に蓄
えられる。 その後、チヤネル１に対応する読み出しパルス
AR１が読み出しパルス発生部３０９からアナロ
グスイツチ６１１のゲート入力に供給されると、
コンデンサC1に蓄えられている電荷が出力端６
０１を介して積分器３１３に供給される。 アナログスイツチ６０３〜６１０はWDP３０
７の動作タイミングに同期しているので、同時に
複数個オン状態にはならない。アナログスイツチ
６１０〜６１８は音階周波数に同期してオンする
ようになつているため、複数個同時にオン状態と
なりうる。 なお、チヤネル１〜チヤネル４に対応する読み
出し用アナログスイツチ６１１〜６１４の出力
は、上述のように出力端６０２を介して積分器３
１３に供給され、チヤネル５〜チヤネル８に対応
する読み出し用アナログスイツチ６１５〜６１８
の出力は、出力端６０３を介して積分器３１４に
供給される。従つて、チヤネル１〜チヤネル４に
対応する楽音とチヤネル５〜チヤネル８に対応す
る楽音とは、独立な信号経路を通つて出力され
る。 第７図は、楽音発生部３０７の内部動作タイミ
ングチヤートである。第７図には４チヤネル分の
タイミングを示した。 図中の略記号の説明 CRFは、各チヤネルごとの計算要求信号であ
る。そして、要求開始時点が比較レジスタ部３０
５から供給される一致信号と同期している。すな
わち、音階周波数に同期することになり、たとえ
ば、Ｃ音階であれば59.74μsごとに発生する。 CLCは、波形演算タイミングを示す。 DACは、DAC３１１を介してアナログバツフ
アメモリ３１２内のコンデンサに電荷を蓄えるタ
イミングを示す。 OTCは、アナログバツフアメモリ３１２内の
コンデンサに蓄えられている電荷を積分器３１
３，３１４に供給するタイミングであり、CRF
と同様に、音階周波数に同期して発生している。 チヤネル１のタイムチヤートについて説明す
る。チヤネル１に相当する演算タイミングはシー
ケンサ３０２で発生しているチヤネルコードによ
つて決まつており、図にも示してあるように、
22μsごとに演算タイミングが発生している。 …信号CRF１がチヤネルコード１の途中で発
生する。発生したタイミングでは波形内挿処理
と周波数データの更新を行なわない。 …信号CRF１が発生すると同時に信号OTC１
が発生し、アナログバツフアメモリ３１２内の
コンデンサC1の電荷が積分器３１３に供給さ
れる。信号OTCのパルス幅は2μs程度である。 …チヤネルコードが再び１となると、波形サン
プルデータなどの読み込み処理や波形内挿処理
や周波数データの更新処理などを行なう。 …チヤネル１の演算処理が終了すると、信号
DAC１が発生し、DAC３１１を介してコンデ
ンサC1に電荷が蓄えられる。 …チヤネル１の演算処理が終了すると、信号
CRF１をリセツトして計算要求を解除する。 …前述のと同様に、信号CRF１が再び発生
するタイミングで、前述ののタイミングでコ
ンデンサC1に蓄えられた電荷が積分器３１３
に供給される。 以後、上述と同様に、信号CRFが発生するた
びに、１回の仮相波形サンプル値算出処理や周波
数データの更新処理が行なわれ、信号CRFの発
生タイミング、すなわち音階周期に同期して波形
算出結果が積分器３１３，３１４に供給される。 演算サイクルと音階周期の関係は、最小音階周
期内に同一チヤネルの演算タイミングが２回と演
算結果をアナログバツフアメモリ部３１２内のコ
ンデンサに電荷を蓄えることが出来ればよい。す
なわち、ビブラート、グライドなどを考慮した最
小音階周期内に10チヤネル分に相当する演算タイ
ミングを設ければよい。 音程の発生方法についての説明 ノート関係については、12音階に相当するクロ
ツク信号を発生する。オクターブ関係について
は、楽音合成データROM１０６に記憶している
楽音波形１周期のサンプル数をかえることにより
オクターブ関係の音程を発生している。 C0音（32.708Hz）を512サンプルとすると、ノ
ートクロツク信号は、32.708Hz×512サンプル≒
16.74kHzとなる。第７表にノートクロツク周波数
を、第８表に波形サンプル数とオクターブ関係に
ついて示す。
【表】
【表】
音階周期の発生方法についての説明
第８図に、FDP３０６から比較レジスタ部３
０５に供給する周波数データの推移を示す。タイ
マー３０４は10ビツトの２進カウンタで構成して
おり、出力状態を16進表示で表わすと、（000）16
から（3FF）16まで順次カウントアツプを行な、
（3FF）16から再び（000）16となり、（000）16から
（3FF）16が主発振器３０１から供給される信号
MCKに基づいてくり返される。すなわち、タイ
マー３０４のくり返し周期TRは下式のようにな
る。 TR＝210×１／MCK …(2) ＝210×１／8.00096MHz ＝127.98μs タイマー３０４の出力データ推移状態を第８図
中のタイマー出力データとして記載してある。 音階周期の発生方法としては、タイマー３０４
の出力信号とFDP３０６から供給された周波数
データとの比較を行ない、一致が検出できれば一
致パルスを比較レジスタ部３０５から送出する。
その一致パルスの発生周期が発音すべき音階の音
階周期となる。 第８図に示したように、周波数データを更新す
ることによりノートクロツク信号が発生できる。
すなわち、下式に示すような演算処理をFDP３
０６で行なう。 NFD＝MOD（OFD＋PD，TDnax） …(3) NFDは、新しい周波数データである。 OFDは、更新前の周波数データである。 PDは、発生音階によつて決まつている音階デ
ータである。 TDnaxは、タイマー３０４の出力状態数であ
る。本実施例の場合TDnaxは210すなわち1024で
ある。 第９表に12音階に対応する音階データPDを示
す。
０５に供給する周波数データの推移を示す。タイ
マー３０４は10ビツトの２進カウンタで構成して
おり、出力状態を16進表示で表わすと、（000）16
から（3FF）16まで順次カウントアツプを行な、
（3FF）16から再び（000）16となり、（000）16から
（3FF）16が主発振器３０１から供給される信号
MCKに基づいてくり返される。すなわち、タイ
マー３０４のくり返し周期TRは下式のようにな
る。 TR＝210×１／MCK …(2) ＝210×１／8.00096MHz ＝127.98μs タイマー３０４の出力データ推移状態を第８図
中のタイマー出力データとして記載してある。 音階周期の発生方法としては、タイマー３０４
の出力信号とFDP３０６から供給された周波数
データとの比較を行ない、一致が検出できれば一
致パルスを比較レジスタ部３０５から送出する。
その一致パルスの発生周期が発音すべき音階の音
階周期となる。 第８図に示したように、周波数データを更新す
ることによりノートクロツク信号が発生できる。
すなわち、下式に示すような演算処理をFDP３
０６で行なう。 NFD＝MOD（OFD＋PD，TDnax） …(3) NFDは、新しい周波数データである。 OFDは、更新前の周波数データである。 PDは、発生音階によつて決まつている音階デ
ータである。 TDnaxは、タイマー３０４の出力状態数であ
る。本実施例の場合TDnaxは210すなわち1024で
ある。 第９表に12音階に対応する音階データPDを示
す。
【表】
【表】
第９図は、FDP３０６の一具体例の構成図で
ある。第９図において、９０２はジエネレータア
サイナ動作モード信号GAMが“１”で、チヤネ
ルコード２（CHC２）が“０”のときビートデ
ータを選択するビートデータゲート（CBD）、９
０１はセント尺度で表わした音階データ（CPD
とする）を発生するセント音階データ発生部（以
下CPD発生部と略す）でセント音階データを記
憶しているROMで構成しており、ノートクロツ
ク指定データ（ND）と波形サンプル数指定デー
タ（SD）とオルガン型／ピアノ型指定信号
（OPS）に基づいたCPDを選択発生するようにな
つている。９０４はグライド信号を発生するグラ
イド信号発生部、９０５はセント尺度で表わされ
た周波数値を周波数に正比例する周波数データに
変換する指数変換器、９０６は演算部、９０７は
ラツチ（ALとする）、９０８はラツチ（BLとす
る）、９０９は加算器（FAとする）、９１０はバ
ツフア、９１１はゲートである。９１２，９１
３，９１４はバスラインで、９１２がFAバス、
９１３がFBバス、９１４がFCバスである。 なお、ビートデータCBD、ビブラートデータ
CVD、グライドデータCGDもセント尺度で表わ
している。 各種データの構造 セントピツチデータ（CPD） 11ビツト構成で、上位４ビツトで12音階平均律
を表わし、下位７ビツトで半音階を128等分した
各点を表わしている。 ビートデータ（CBD）、ビブラートデータ
（CVD）、グライドデータ（CGD） 各ビツト構成は８ビツトで、２の補数表現を用
い、半音階を128等分した分解能を有する。そし
て、正負のビート成分、ビブラート成分、グライ
ド成分を表わしている。 ビブラート信号発生部９０３の説明 第１０図にビブラート信号発生部９０３の一具
体例の構成図を示す。図中、１００１はビブラー
トデータCVDを複数個記憶しておくビブラート
ROM、１００２はビブラートROM１００１に
記憶してあるビブラートデータを読み出すための
アドレスデータを格納するビブラートアドレスレ
ジスタ、１００３はデイレイビブラート効果の時
に用いるシフタ、１００４は信号RDCVDにより
シフタ１００３の出力信号ビブラートデータ
CVDをFBバスに供給するゲート、１００５は入
力レジスタ部３０３から供給されている信号
KD、信号VIB、信号DVIB、信号HVIBとシー
ケンサ３０２から供給されている信号CHCに基
づいてビブラート信号発生部９０３の動作条件を
設定する条件設定部、１００６はセレクタ、１０
０７はゲート、１００８はANDゲート、１００
９は、入力レジスタ部３０３から供給されるチヤ
ネル独立ビブラート信号（IVIB）が“１”のと
きビブラートセレクトデータ（VBD）の下位１
ビツトのかわりにチヤネルコード２（CHC２）
を選択し、“０”のときデータVBDをそのまま出
力するセレクタである。 第１１図は、ビブラートROM１００１に格納
されているビブラートデータメモリのデータマツ
プ図である。ビブラートデータは、１ワード８ビ
ツトで2048ワードの構成になつており、レジスタ
１００２に格納される14ビツト構成のビブラート
アドレスデータの下位11ビツをアドレスデータと
して読み出しが行われる。ビブラートROM１０
０１には、上記11ビツトのアドレスデータと入力
レジスタ部３０３から供給されるビブラートセレ
クトデータVBDの下位４ビツトがセレクトデー
タとして供給される。したがつてビブラートセレ
クトデータVBDによつて、ビブラートROM１０
０１に格納されている16個のビブラートメモリの
うち１個が選択される。レジスタ１００２に格納
するビブラートアドレスデータは14ビツト構成と
なつており、下位11ビツトをビブラートROM１
００１のアドレスデータとし、上位３ビツトをシ
フタ１００３のシフトデータとしている。シフタ
１００３はシフトデータに基づいてビブラート
ROM１００１から供給されているビブラートデ
ータCVDの振幅を制御するものである。シフト
データVSFDとシフタ１００３の出力データ
OSFDとの関係は次のとおりである。 VSFD＝（000）2…OSFD＝（00）16、VSFD＝
（001）2…OSFD＝（CVD／64）、VSFD＝（010）2…
OSFD＝（CVD／２）、…、VSFD＝（110）2…
OSFD＝（CVD／２）、VSFD＝（111）2…OSFD＝
（CVD） 条件設定部１００５は次のような動作条件設定
を行なう。 ビブラートオフ ビブラートオン／オフ信号VIBが“０”の場合
であり、ゲート１００６の出力を強制的に常時
（00）16とする。そうすると、シフタ１００３のシ
フトデータは常時（000）2となる。この結果、シ
フタ１００３の出力データは（00）16となる。す
なわち、ビブラートデータCVDが常時（00）16と
なる。 ビブラートオン ビブラートオン／オフ信号VIBが“１”で信号
DVIBが“０”の場合、ビブラートオン状態とな
る。レジスタ１００２に格納しているアドレスデ
ータをゲート１００７とシフタ１００３に供給す
る。なお、アドレスデータの上位３ビツト、すな
わちシフトデータを強制的に（111）2とする。そ
うすると、ゲート１００４の入力にはビブラート
ROM１００１の出力（ビブラートデータCVD）
がそのまま供給されることになる。 ビブラートONの状態で、入力レジスタ部３０
３から供給されるジエネレータアサイナ動作モー
ド信号GAMが“１”になると１鍵の押鍵に対し
て２つのチヤネルが発音状態になり、２つのチヤ
ネルに同じビブラートがかかつている。ただし２
つのチヤネルのビブラートの中心周波数は、ビー
トデータ（CBD）で指定される分の差がある。 ハーフビブラートについて ハーフビブラートとは、ジエネレータアサイナ
動作モード、つまり１鍵に対して２つのチヤネル
を用いて発音するモードにおいて、一方のチヤネ
ルの音にビブラートを付加し、もう一方のチヤネ
ルの音にはビブラートを付加しないようにしたモ
ードである。 本実施例では、チヤネルコードによつて前述の
シフタ１００３を制御することによつて、ビブラ
ートデータの出力を禁止する方式をとつている。 なお前述のようにシフタ１００３はシフトデー
タVSFD、出力データOSFDとすると、以下のよ
うな関係がある。 VSFD＝（000）2……OSFD＝（00）16 VSFD＝（111）2……OSFD＝（CVD） つまりVSFD＝（000）2のときビブラートデータ
CVDの出力を禁止しVSFD＝（111）2のときCVD
をそのまま出力する。 以下にハーフビブラートモードの動作を説明す
る。ビブラートオンのときハーフビブラートオ
ン／オフ信号HVIBが“１”になると、チヤネル
コード２（CHC２）が“０”のとき、ゲート１
００６を介して、FCバスから供給されるビブラ
ートアドレスデータの上位３ビツト、すなわちシ
フトデータVSFDを強制的に（111）2としてビブ
ラートROM１００１の出力データが、そのまま
FBバスへ供給されるようにする。チヤネルコー
ド２（CHC２）が“１”のとき、上記シフトデ
ータVSFDを強制的に（000）2として、FBバスへ
（00）16が供給されるようにする。したがつてチヤ
ネルコードと楽音発生チヤネルの関係は第６表で
示されるようになつているのでチヤネル１〜４に
対応する音にはビブラートがかかり、チヤネル５
〜８に対応する音には、ビブラートがかからな
い。さらにジエネレータアサイナ動作モードオン
の状態では、１鍵に対して発音される２音のう
ち、一方はビブラートがかかり、一方はかからな
い。 チヤネル独立ビブラートについて チヤネル独立ビブラートとは、前述のジエネレ
ータアサイナ動作モード、つまり１鍵に対して２
つのチヤネルを用いて発音するモードにおいて、
２つの発生音に対して独立の振幅、位相、波形を
もつたビブラートを付加するようにしたモードで
ある。 本実施例では、チヤネルコードによつて上記ビ
ブラートROM１００１上の異なるビブラートデ
ータメモリを選択するようにして、チヤネル独立
ビブラートを実現している。 以下に動作の説明を行う。 チヤネル独立ビブラート信号IVIBが“０”の
ときビブラートセレクトデータVBDはセレクタ
１００９を介して、ビブラートROM１００１に
加えられデータVBDの指定するビブラートデー
タメモリをビブラートROM１００１の中から選
択する。 チヤネル独立ビブラート信号IVIBが“１”の
とき、ビブラートセレクトデータVBDは、セレ
クタ１００９によつて、LSBのみ、チヤネルコ
ード２（CHC２）に置き換えられる。 なおチヤネルコードと楽音発生チヤネルの関係
は第６表に示されるとおりである。 したがつて、CHC２の変化に対応して、ビブ
ラートROM１００１上の２つのビブラートデー
タメモリが交互に選択される。ジエネレータアサ
イナ動作モードオンのとき上述のチヤネル独立ビ
ブラートオンの状態にすると、１鍵に対応する２
つの発生音に異なるビブラートが付加される。 第１２図は、ビブラートROM１００１に格納
されるビブラートデータの一例であり、横軸はア
ドレス、縦軸はデータを表わしている。VBD＝
（00）16のとき(a)のデータが、VBD＝（01）16のとき
(b)のデータが選択されるものとする。 ビブラートROM１００１が上述のようなビブ
ラートデータをもつ場合、ジエネレータアサイナ
動作モードオン、チヤネル独立ビブラートオンの
とき、１鍵の押鍵に対して、波形の形と、周波数
振幅が等しく、位相の異なるビブラートが２つの
発生音に対して、別々にかかることになる。 デイレイビブラート ビブラートオン／オフ信号VIBとデイレイビブ
ラートオン／オフ信号DVIBが“１”の場合、デ
イレイビブラート状態となる。８チヤネルのキー
オン／オフ信号KDがすべてオフ状態からいずれ
か１つのキーオン／オフ信号KDがオン状態とな
ると、アドレスデータを（000）16に設定するよう
に、ゲート１００６を制御する。そうすると、シ
フタ１００３において、ビブラート信号１周期ご
とに、ビブラートデータCVDの振幅制御（０，
CVD／64，CVD／82，CVD／16，CVD／８，
CVD／４，CVD／２，CVD）が行なわれる。そ
して、シフトデータが（111）2となるとビブラー
トオン状態と同様にシフトデータを強制的に
（111）2とする。レジスタ１００２に格納している
アドレスデータは、シーケンサ３０２から供給さ
れている信号RDVADによつてゲート１００７を
介してFBバスに供給される。 演算部９０６で加算処理されたアドレスデータ
は、信号WRVADによつて信号φ２の立上りエ
ツチで、FCバスからレジスタ１００２に格納さ
れる。また、信号RDCVDによつて、ビブラート
ROM１００１に格納してあるビブラートデータ
CVDがシフタ１００３、ゲート１００４を介し
てFBバスに供給される。 第10表に記載している記号の説明は次の通りで
ある。 ALは、FAバスに供給されたデータを信号φ２
の立下りエツヂでラツチするもの。 BLは、FBバスに供給されたデータを信号φ２
の立下りエツヂでラツチするもの。 CRALは、ラツチALを信号φ２の“１”でク
リヤする命令。 ADDIは、FA９０９のキヤリー入力に“１”
を加える命令。 TCAは、FA９０９で演算処理した結果をFA
バスに供給する命令。 RDCPDは、CPD発生部９０１で発生するセン
トピツチデータCPDをFAバスに供給する命令。 RDCBDは、ビートゲート９０２のゲートを開
いてFBバスにビートCBDを供給する命令。 RDCVDは、ビブラート信号発生部９０３で発
生するビブラートデータCVDをFBバスに供給す
る命令。 RDCGDは、グライド信号発生部９０４で発生
するグライドデータCGDをFBバスに供給する命
令。 RDEXPは、指数変換器９０５内で変換した
EXP（CPD）をFAバスに供給する命令。 RDΔEXPは、指数変換器９０５内で変換した
ΔEXP（CPD）をFBバスに供給する命令。 RDFDは、比較レジスタ部３０５から旧周波数
データOFDを読み出してFBバスに供給する命
令。 RDVADは、ビブラート信号発生部９０３内に
あるビブラートアドレスレジスタ１００２の内容
をFBバスに供給する命令。 RDGADは、グライド信号発生部９０４からグ
ライドアドレスデータをFBバスに供給する命令。 WRVADは、FA９０９で演算した結果をビブ
ラート信号発生部９０３内のビブラートアドレス
レジスタ１００２に信号φ２の立上りエツヂで書
き込む命令。 WRGADは、FA９０９で演算した結果をグラ
イド信号発生部９０４に信号φ２の立上りエツヂ
で書き込む命令。 WREXPは、FA９０９で演算した結果を指数
変換部９０５に信号φ２の立上りエツヂで書き込
む命令。 WRFDは、FA９０９で演算した結果を比較レ
ジスタ部３０５に信号φ２の立上りエツヂで書き
込む命令。 なお、第４図に示したシーケンサ３０２内の11
進カウンタ４０２で発生している11の状態は、第
９表に示した命令ステツプ１〜１１に対応してい
る。 ビブラートアドレスの歩進処理 命令ステツプ１でビブラートアドレスレジスタ
１００２に格納しているアドレスデータをラツチ
BL９０８に書き込む。 そして、命令ステツプ２において、ビブラート
アドレスデータVADに＋１加算処理を行ない加
算結果を再びビブラートアドレスレジスタ１０２
に格納する。 なお、ビブラート周期を6.3Hz（159ms）程度
とするために、チヤネルコード１の演算タイミン
グ、さらに、４回に１回の頻度で＋１歩進処理を
行なう。そしてビブラートアドレス長を1792とす
ることにより6.3Hzの周期が実現できる。 VIB＝１／（22μs×４×1792） ≒6.3Hz
ある。第９図において、９０２はジエネレータア
サイナ動作モード信号GAMが“１”で、チヤネ
ルコード２（CHC２）が“０”のときビートデ
ータを選択するビートデータゲート（CBD）、９
０１はセント尺度で表わした音階データ（CPD
とする）を発生するセント音階データ発生部（以
下CPD発生部と略す）でセント音階データを記
憶しているROMで構成しており、ノートクロツ
ク指定データ（ND）と波形サンプル数指定デー
タ（SD）とオルガン型／ピアノ型指定信号
（OPS）に基づいたCPDを選択発生するようにな
つている。９０４はグライド信号を発生するグラ
イド信号発生部、９０５はセント尺度で表わされ
た周波数値を周波数に正比例する周波数データに
変換する指数変換器、９０６は演算部、９０７は
ラツチ（ALとする）、９０８はラツチ（BLとす
る）、９０９は加算器（FAとする）、９１０はバ
ツフア、９１１はゲートである。９１２，９１
３，９１４はバスラインで、９１２がFAバス、
９１３がFBバス、９１４がFCバスである。 なお、ビートデータCBD、ビブラートデータ
CVD、グライドデータCGDもセント尺度で表わ
している。 各種データの構造 セントピツチデータ（CPD） 11ビツト構成で、上位４ビツトで12音階平均律
を表わし、下位７ビツトで半音階を128等分した
各点を表わしている。 ビートデータ（CBD）、ビブラートデータ
（CVD）、グライドデータ（CGD） 各ビツト構成は８ビツトで、２の補数表現を用
い、半音階を128等分した分解能を有する。そし
て、正負のビート成分、ビブラート成分、グライ
ド成分を表わしている。 ビブラート信号発生部９０３の説明 第１０図にビブラート信号発生部９０３の一具
体例の構成図を示す。図中、１００１はビブラー
トデータCVDを複数個記憶しておくビブラート
ROM、１００２はビブラートROM１００１に
記憶してあるビブラートデータを読み出すための
アドレスデータを格納するビブラートアドレスレ
ジスタ、１００３はデイレイビブラート効果の時
に用いるシフタ、１００４は信号RDCVDにより
シフタ１００３の出力信号ビブラートデータ
CVDをFBバスに供給するゲート、１００５は入
力レジスタ部３０３から供給されている信号
KD、信号VIB、信号DVIB、信号HVIBとシー
ケンサ３０２から供給されている信号CHCに基
づいてビブラート信号発生部９０３の動作条件を
設定する条件設定部、１００６はセレクタ、１０
０７はゲート、１００８はANDゲート、１００
９は、入力レジスタ部３０３から供給されるチヤ
ネル独立ビブラート信号（IVIB）が“１”のと
きビブラートセレクトデータ（VBD）の下位１
ビツトのかわりにチヤネルコード２（CHC２）
を選択し、“０”のときデータVBDをそのまま出
力するセレクタである。 第１１図は、ビブラートROM１００１に格納
されているビブラートデータメモリのデータマツ
プ図である。ビブラートデータは、１ワード８ビ
ツトで2048ワードの構成になつており、レジスタ
１００２に格納される14ビツト構成のビブラート
アドレスデータの下位11ビツをアドレスデータと
して読み出しが行われる。ビブラートROM１０
０１には、上記11ビツトのアドレスデータと入力
レジスタ部３０３から供給されるビブラートセレ
クトデータVBDの下位４ビツトがセレクトデー
タとして供給される。したがつてビブラートセレ
クトデータVBDによつて、ビブラートROM１０
０１に格納されている16個のビブラートメモリの
うち１個が選択される。レジスタ１００２に格納
するビブラートアドレスデータは14ビツト構成と
なつており、下位11ビツトをビブラートROM１
００１のアドレスデータとし、上位３ビツトをシ
フタ１００３のシフトデータとしている。シフタ
１００３はシフトデータに基づいてビブラート
ROM１００１から供給されているビブラートデ
ータCVDの振幅を制御するものである。シフト
データVSFDとシフタ１００３の出力データ
OSFDとの関係は次のとおりである。 VSFD＝（000）2…OSFD＝（00）16、VSFD＝
（001）2…OSFD＝（CVD／64）、VSFD＝（010）2…
OSFD＝（CVD／２）、…、VSFD＝（110）2…
OSFD＝（CVD／２）、VSFD＝（111）2…OSFD＝
（CVD） 条件設定部１００５は次のような動作条件設定
を行なう。 ビブラートオフ ビブラートオン／オフ信号VIBが“０”の場合
であり、ゲート１００６の出力を強制的に常時
（00）16とする。そうすると、シフタ１００３のシ
フトデータは常時（000）2となる。この結果、シ
フタ１００３の出力データは（00）16となる。す
なわち、ビブラートデータCVDが常時（00）16と
なる。 ビブラートオン ビブラートオン／オフ信号VIBが“１”で信号
DVIBが“０”の場合、ビブラートオン状態とな
る。レジスタ１００２に格納しているアドレスデ
ータをゲート１００７とシフタ１００３に供給す
る。なお、アドレスデータの上位３ビツト、すな
わちシフトデータを強制的に（111）2とする。そ
うすると、ゲート１００４の入力にはビブラート
ROM１００１の出力（ビブラートデータCVD）
がそのまま供給されることになる。 ビブラートONの状態で、入力レジスタ部３０
３から供給されるジエネレータアサイナ動作モー
ド信号GAMが“１”になると１鍵の押鍵に対し
て２つのチヤネルが発音状態になり、２つのチヤ
ネルに同じビブラートがかかつている。ただし２
つのチヤネルのビブラートの中心周波数は、ビー
トデータ（CBD）で指定される分の差がある。 ハーフビブラートについて ハーフビブラートとは、ジエネレータアサイナ
動作モード、つまり１鍵に対して２つのチヤネル
を用いて発音するモードにおいて、一方のチヤネ
ルの音にビブラートを付加し、もう一方のチヤネ
ルの音にはビブラートを付加しないようにしたモ
ードである。 本実施例では、チヤネルコードによつて前述の
シフタ１００３を制御することによつて、ビブラ
ートデータの出力を禁止する方式をとつている。 なお前述のようにシフタ１００３はシフトデー
タVSFD、出力データOSFDとすると、以下のよ
うな関係がある。 VSFD＝（000）2……OSFD＝（00）16 VSFD＝（111）2……OSFD＝（CVD） つまりVSFD＝（000）2のときビブラートデータ
CVDの出力を禁止しVSFD＝（111）2のときCVD
をそのまま出力する。 以下にハーフビブラートモードの動作を説明す
る。ビブラートオンのときハーフビブラートオ
ン／オフ信号HVIBが“１”になると、チヤネル
コード２（CHC２）が“０”のとき、ゲート１
００６を介して、FCバスから供給されるビブラ
ートアドレスデータの上位３ビツト、すなわちシ
フトデータVSFDを強制的に（111）2としてビブ
ラートROM１００１の出力データが、そのまま
FBバスへ供給されるようにする。チヤネルコー
ド２（CHC２）が“１”のとき、上記シフトデ
ータVSFDを強制的に（000）2として、FBバスへ
（00）16が供給されるようにする。したがつてチヤ
ネルコードと楽音発生チヤネルの関係は第６表で
示されるようになつているのでチヤネル１〜４に
対応する音にはビブラートがかかり、チヤネル５
〜８に対応する音には、ビブラートがかからな
い。さらにジエネレータアサイナ動作モードオン
の状態では、１鍵に対して発音される２音のう
ち、一方はビブラートがかかり、一方はかからな
い。 チヤネル独立ビブラートについて チヤネル独立ビブラートとは、前述のジエネレ
ータアサイナ動作モード、つまり１鍵に対して２
つのチヤネルを用いて発音するモードにおいて、
２つの発生音に対して独立の振幅、位相、波形を
もつたビブラートを付加するようにしたモードで
ある。 本実施例では、チヤネルコードによつて上記ビ
ブラートROM１００１上の異なるビブラートデ
ータメモリを選択するようにして、チヤネル独立
ビブラートを実現している。 以下に動作の説明を行う。 チヤネル独立ビブラート信号IVIBが“０”の
ときビブラートセレクトデータVBDはセレクタ
１００９を介して、ビブラートROM１００１に
加えられデータVBDの指定するビブラートデー
タメモリをビブラートROM１００１の中から選
択する。 チヤネル独立ビブラート信号IVIBが“１”の
とき、ビブラートセレクトデータVBDは、セレ
クタ１００９によつて、LSBのみ、チヤネルコ
ード２（CHC２）に置き換えられる。 なおチヤネルコードと楽音発生チヤネルの関係
は第６表に示されるとおりである。 したがつて、CHC２の変化に対応して、ビブ
ラートROM１００１上の２つのビブラートデー
タメモリが交互に選択される。ジエネレータアサ
イナ動作モードオンのとき上述のチヤネル独立ビ
ブラートオンの状態にすると、１鍵に対応する２
つの発生音に異なるビブラートが付加される。 第１２図は、ビブラートROM１００１に格納
されるビブラートデータの一例であり、横軸はア
ドレス、縦軸はデータを表わしている。VBD＝
（00）16のとき(a)のデータが、VBD＝（01）16のとき
(b)のデータが選択されるものとする。 ビブラートROM１００１が上述のようなビブ
ラートデータをもつ場合、ジエネレータアサイナ
動作モードオン、チヤネル独立ビブラートオンの
とき、１鍵の押鍵に対して、波形の形と、周波数
振幅が等しく、位相の異なるビブラートが２つの
発生音に対して、別々にかかることになる。 デイレイビブラート ビブラートオン／オフ信号VIBとデイレイビブ
ラートオン／オフ信号DVIBが“１”の場合、デ
イレイビブラート状態となる。８チヤネルのキー
オン／オフ信号KDがすべてオフ状態からいずれ
か１つのキーオン／オフ信号KDがオン状態とな
ると、アドレスデータを（000）16に設定するよう
に、ゲート１００６を制御する。そうすると、シ
フタ１００３において、ビブラート信号１周期ご
とに、ビブラートデータCVDの振幅制御（０，
CVD／64，CVD／82，CVD／16，CVD／８，
CVD／４，CVD／２，CVD）が行なわれる。そ
して、シフトデータが（111）2となるとビブラー
トオン状態と同様にシフトデータを強制的に
（111）2とする。レジスタ１００２に格納している
アドレスデータは、シーケンサ３０２から供給さ
れている信号RDVADによつてゲート１００７を
介してFBバスに供給される。 演算部９０６で加算処理されたアドレスデータ
は、信号WRVADによつて信号φ２の立上りエ
ツチで、FCバスからレジスタ１００２に格納さ
れる。また、信号RDCVDによつて、ビブラート
ROM１００１に格納してあるビブラートデータ
CVDがシフタ１００３、ゲート１００４を介し
てFBバスに供給される。 第10表に記載している記号の説明は次の通りで
ある。 ALは、FAバスに供給されたデータを信号φ２
の立下りエツヂでラツチするもの。 BLは、FBバスに供給されたデータを信号φ２
の立下りエツヂでラツチするもの。 CRALは、ラツチALを信号φ２の“１”でク
リヤする命令。 ADDIは、FA９０９のキヤリー入力に“１”
を加える命令。 TCAは、FA９０９で演算処理した結果をFA
バスに供給する命令。 RDCPDは、CPD発生部９０１で発生するセン
トピツチデータCPDをFAバスに供給する命令。 RDCBDは、ビートゲート９０２のゲートを開
いてFBバスにビートCBDを供給する命令。 RDCVDは、ビブラート信号発生部９０３で発
生するビブラートデータCVDをFBバスに供給す
る命令。 RDCGDは、グライド信号発生部９０４で発生
するグライドデータCGDをFBバスに供給する命
令。 RDEXPは、指数変換器９０５内で変換した
EXP（CPD）をFAバスに供給する命令。 RDΔEXPは、指数変換器９０５内で変換した
ΔEXP（CPD）をFBバスに供給する命令。 RDFDは、比較レジスタ部３０５から旧周波数
データOFDを読み出してFBバスに供給する命
令。 RDVADは、ビブラート信号発生部９０３内に
あるビブラートアドレスレジスタ１００２の内容
をFBバスに供給する命令。 RDGADは、グライド信号発生部９０４からグ
ライドアドレスデータをFBバスに供給する命令。 WRVADは、FA９０９で演算した結果をビブ
ラート信号発生部９０３内のビブラートアドレス
レジスタ１００２に信号φ２の立上りエツヂで書
き込む命令。 WRGADは、FA９０９で演算した結果をグラ
イド信号発生部９０４に信号φ２の立上りエツヂ
で書き込む命令。 WREXPは、FA９０９で演算した結果を指数
変換部９０５に信号φ２の立上りエツヂで書き込
む命令。 WRFDは、FA９０９で演算した結果を比較レ
ジスタ部３０５に信号φ２の立上りエツヂで書き
込む命令。 なお、第４図に示したシーケンサ３０２内の11
進カウンタ４０２で発生している11の状態は、第
９表に示した命令ステツプ１〜１１に対応してい
る。 ビブラートアドレスの歩進処理 命令ステツプ１でビブラートアドレスレジスタ
１００２に格納しているアドレスデータをラツチ
BL９０８に書き込む。 そして、命令ステツプ２において、ビブラート
アドレスデータVADに＋１加算処理を行ない加
算結果を再びビブラートアドレスレジスタ１０２
に格納する。 なお、ビブラート周期を6.3Hz（159ms）程度
とするために、チヤネルコード１の演算タイミン
グ、さらに、４回に１回の頻度で＋１歩進処理を
行なう。そしてビブラートアドレス長を1792とす
ることにより6.3Hzの周期が実現できる。 VIB＝１／（22μs×４×1792） ≒6.3Hz
【表】
【表】
発明の効果
本発明の電子楽器は周波数変調データを記憶す
る複数の周波数変調データメモリと、上記周波数
変調データメモリのアドレスを発生するアドレス
発生部と、上記複数の周波数変調データメモリの
中から１つの周波数変調データメモリを選択する
セレクタと、複数のノートクロツクを発生するこ
とができる基準ノートクロツク発生部と、上記ノ
ートクロツク周波数に対応した楽音を発生し、複
数チヤネルの出力経路をもつ楽音合成部を具え、
上記複数の周波数変調データメモリの出力データ
を上記基準ノートクロツク発生部に加え、上記複
数のノートクロツクに対して独立した周波数変調
をかけ、上記楽音合成部より独立に出力できるよ
うに構成したものであり、特に１鍵に対して複数
のチヤネルを用いて発音ができる電子楽器におい
て、上記複数のチヤネルに対応する複数の楽音
に、波形、振幅、位相などの異なる独立した周波
数変調をかけることができ、しかも上記複数の楽
音を独立に出力できるようになつているので、空
間的な広がりを有し、不自然なビートの生じるこ
とのない、自然なアンサンブル効果を得ることが
できる。
る複数の周波数変調データメモリと、上記周波数
変調データメモリのアドレスを発生するアドレス
発生部と、上記複数の周波数変調データメモリの
中から１つの周波数変調データメモリを選択する
セレクタと、複数のノートクロツクを発生するこ
とができる基準ノートクロツク発生部と、上記ノ
ートクロツク周波数に対応した楽音を発生し、複
数チヤネルの出力経路をもつ楽音合成部を具え、
上記複数の周波数変調データメモリの出力データ
を上記基準ノートクロツク発生部に加え、上記複
数のノートクロツクに対して独立した周波数変調
をかけ、上記楽音合成部より独立に出力できるよ
うに構成したものであり、特に１鍵に対して複数
のチヤネルを用いて発音ができる電子楽器におい
て、上記複数のチヤネルに対応する複数の楽音
に、波形、振幅、位相などの異なる独立した周波
数変調をかけることができ、しかも上記複数の楽
音を独立に出力できるようになつているので、空
間的な広がりを有し、不自然なビートの生じるこ
とのない、自然なアンサンブル効果を得ることが
できる。
第１図は本発明の電子楽器の一実施例のブロツ
ク図、第２図はCPU１０３から楽音発生部１０
７にデータを供給する場合のタイムチヤート図、
第３図は楽音発生部１０７の構成図、第４図はシ
ーケンサ３０２の一具体例のブロツク図、第５図
はシーケンサ３０２の動作タイムチヤート図、第
６図はアナログバツフアメモリ部３１２の一具体
例の構成図、第７図は楽音発生部１０７の内部動
作タイムチヤート図、第８図はFDP３０６から
比較レジスタ部３０５に供給する周波数データの
推移図、第９図はFDP３０６の一具体例の構成
図、第１０図はビブラート信号発生部９０３の一
具体例を示す構成図、第１１図はビブラート
ROMの内容を表わすデータマツプ図、第１２図
はビブラートデータの具体例を表わす図である。 １０１……鍵盤部、１０２……操作部、１０３
……中央処理装置、１０４……RAM、１０５…
…ROM、１０６……楽音合成データROM、１
０７……楽音発生部、３０１……主発振器、３０
２……シーケンサ、３０３……入力レジスタ部、
３０４……タイマー、３０５……比較レジスタ
部、３０６……周波数データプロセツサ、３０７
……波形データプロセツサ、３０８……データリ
ードプロセツサ、３０９……読み出しパルス形成
部、３１０……計算要求フラグ発生部、３１１…
…DAC、３１２……アナログバツフアメモリ部、
３１３……積分器、９０１……CPD発生部、９
０２……ビートデータゲート、９０３……ビブラ
ート信号発生部、９０４……グライド信号発生
部、９０５……指数変換器、９０６……演算部、
１００１……ビブラートROM、１００９……セ
レクタ。
ク図、第２図はCPU１０３から楽音発生部１０
７にデータを供給する場合のタイムチヤート図、
第３図は楽音発生部１０７の構成図、第４図はシ
ーケンサ３０２の一具体例のブロツク図、第５図
はシーケンサ３０２の動作タイムチヤート図、第
６図はアナログバツフアメモリ部３１２の一具体
例の構成図、第７図は楽音発生部１０７の内部動
作タイムチヤート図、第８図はFDP３０６から
比較レジスタ部３０５に供給する周波数データの
推移図、第９図はFDP３０６の一具体例の構成
図、第１０図はビブラート信号発生部９０３の一
具体例を示す構成図、第１１図はビブラート
ROMの内容を表わすデータマツプ図、第１２図
はビブラートデータの具体例を表わす図である。 １０１……鍵盤部、１０２……操作部、１０３
……中央処理装置、１０４……RAM、１０５…
…ROM、１０６……楽音合成データROM、１
０７……楽音発生部、３０１……主発振器、３０
２……シーケンサ、３０３……入力レジスタ部、
３０４……タイマー、３０５……比較レジスタ
部、３０６……周波数データプロセツサ、３０７
……波形データプロセツサ、３０８……データリ
ードプロセツサ、３０９……読み出しパルス形成
部、３１０……計算要求フラグ発生部、３１１…
…DAC、３１２……アナログバツフアメモリ部、
３１３……積分器、９０１……CPD発生部、９
０２……ビートデータゲート、９０３……ビブラ
ート信号発生部、９０４……グライド信号発生
部、９０５……指数変換器、９０６……演算部、
１００１……ビブラートROM、１００９……セ
レクタ。
Claims (1)
- 【特許請求の範囲】 １ 周波数変調データを記憶する複数の周波数変
調データメモリと、上記周波数変調データメモリ
のアドレスを発生するアドレス発生部と、上記複
数の周波数変調データメモリの中から１つの周波
数変調データメモリを選択するセレクタと、複数
のノートクロツクを発生する基準ノートクロツク
発生部と、上記ノートクロツク周波数に対応した
楽音を発生し、複数チヤネルの出力経路をもつ楽
音合成部を具え、上記複数の周波数変調データメ
モリの出力データを上記基準ノートクロツク発生
部に加えて上記複数のノートクロツクに対して独
立した周波数変調をかけ、上記楽音合成部より独
立した楽音を出力できるようにしたことを特徴と
する電子楽器。 ２ ノートクロツク発生部は、１鍵の押鍵に対し
て複数チヤネルのノートクロツクを発生すること
を特徴とする特許請求の範囲第１項記載の電子楽
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58143013A JPS6032094A (ja) | 1983-08-03 | 1983-08-03 | 電子楽器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58143013A JPS6032094A (ja) | 1983-08-03 | 1983-08-03 | 電子楽器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6032094A JPS6032094A (ja) | 1985-02-19 |
| JPH0127434B2 true JPH0127434B2 (ja) | 1989-05-29 |
Family
ID=15328911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58143013A Granted JPS6032094A (ja) | 1983-08-03 | 1983-08-03 | 電子楽器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6032094A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0633519Y2 (ja) * | 1987-03-20 | 1994-08-31 | 株式会社ナムコ | Ｔｖゲ−ム用音声発生装置 |
-
1983
- 1983-08-03 JP JP58143013A patent/JPS6032094A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6032094A (ja) | 1985-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3978755A (en) | Frequency separator for digital musical instrument chorus effect | |
| JPH0375877B2 (ja) | ||
| JPH027078B2 (ja) | ||
| US5340938A (en) | Tone generation apparatus with selective assignment of one of tone generation processing modes to tone generation channels | |
| JPS6223319B2 (ja) | ||
| JPS634197B2 (ja) | ||
| US4177706A (en) | Digital real time music synthesizer | |
| JPH0127434B2 (ja) | ||
| US4178825A (en) | Musical tone synthesizer for generating a marimba effect | |
| JPH0127435B2 (ja) | ||
| EP0201998B1 (en) | Electronic musical instrument | |
| JPH08211879A (ja) | 音響シミュレーション用システム、装置並びに方法 | |
| JPS6035077B2 (ja) | 電子楽器 | |
| JPS6343760B2 (ja) | ||
| JPH0231396B2 (ja) | ||
| JPH0127436B2 (ja) | ||
| JPS6030959B2 (ja) | 電子楽器 | |
| JPS6032096A (ja) | ノ−トクロック発生装置 | |
| JPS6343759B2 (ja) | ||
| JP2586443B2 (ja) | 波形発生装置 | |
| JPS58199393A (ja) | 周波数制御装置 | |
| JPS59214091A (ja) | ノ−トクロツク発生装置 | |
| JPH0153800B2 (ja) | ||
| JPH0631984B2 (ja) | 楽音発生装置 | |
| JPS59220798A (ja) | 電子楽器 |