JPH02153543A - フレキシブルプリント基板 - Google Patents

フレキシブルプリント基板

Info

Publication number
JPH02153543A
JPH02153543A JP63308205A JP30820588A JPH02153543A JP H02153543 A JPH02153543 A JP H02153543A JP 63308205 A JP63308205 A JP 63308205A JP 30820588 A JP30820588 A JP 30820588A JP H02153543 A JPH02153543 A JP H02153543A
Authority
JP
Japan
Prior art keywords
film
flexible printed
element chip
integrated circuit
circuit element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63308205A
Other languages
English (en)
Other versions
JPH06101489B2 (ja
Inventor
Fumihiro Ogawa
小川　文博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63308205A priority Critical patent/JPH06101489B2/ja
Publication of JPH02153543A publication Critical patent/JPH02153543A/ja
Publication of JPH06101489B2 publication Critical patent/JPH06101489B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、フレキシブルプリント基板に関し、特に折り
曲げ性に富むポリイミドフィルムをベースにしたフレキ
シブルプリント基板の構造に関する。
〔従来の技術〕
従来、この種のフレキシブルプリント基板は、ベース基
板としてポリイミドフィルム、ガラエポ板が使用されて
おり、これらのベース基板と銅箔は接着材で貼り合わさ
れ、所定の回路パターンに銅箔を加工し使用される。
〔発明が解決しようとする課題〕
上述したポリイミドフィルムをベース基板として用いた
フレキシブルプリント基板は、ポリイミドフィルム自体
に吸水性があるので、集積回路素子チップ搭載には、信
顆性上の問題がある。
方、ガラエポ板をベース基板として用いた場合は、集積
回路素子チップ搭載する上での信頼性は確保されるが、
ガラエポ板が折り曲げ性に乏しいという別の欠点がある
。
〔課題を解決するための手段〕
本発明のフレキシブルプリント基板は、ベース基板とし
てのポリイミドフィルムと、折り曲げ部分を除き少なく
とも部品実装部分に成膜された無機膜と、所定のパター
ンに加工された導体膜とを有している。無機膜及び導体
膜は、接着材を用いずポリイミドフィルム上に、真空蒸
着、スパッタあるいはＣＶＤにより直接成膜される。
〔作用〕
上記した本発明のフレキシブルプリント基板の無機膜は
、ポリイミドフィルムに吸着した水が実装される部品（
例えば、集積回路素子チップ）に影響を与えないように
阻止層の作用を有ししかも、この無機膜は折り曲げ部分
を避けて形成されているので折り曲げ性も確保される。
又、上述したように、本発明のフレキシブルプリント基
板は、接着材を用いず薄膜形成技術を用いて無機膜及び
導体膜を形成しているので、部品実装性に富む効果も合
わせて持っている。
〔実施例〕
次に、本発明について、実施例を用い説明する。第１図
は、本発明の第１の実施例のフレキシブルプリント基板
に集積回路素子チップを実装した模式断面図である。厚
さ３５μｍのポリイミドフィルム１上に選択的に５ｉ０
２膜２（厚さ１μｍ）をスパッタ法で成膜する。本実施
例では、図中Ａ−Ａを折り曲げるため、ＳｉＯ２が幅１
　ｍｍ取り除かれている。次に、銅膜３を真空蒸着法で
１μｍ厚に形成し、フォトリソグラフィ法で所定のパタ
ーンに加工する。パターン形成後、ニッケル・金を銅膜
上に電解メツキする。集積回路素子チップ４をダイボン
ディングし、この集積回路素子チップ４とフレキシブル
プリント基板の各々の端子パッドを金ワイヤ−５でワイ
ヤーボンディングし、最後にモールド材としてエポキシ
樹脂６を用いモールドする。
第２図は、本発明の第２の実施例の模式断面図である。
この実施例は、両面配線パターンの例で、スルーホール
７の部分は、両面の接続を確実に行なうため、５ｉ０２
膜２がスルーホール径に対し−廻り大きな径で除かれて
いる。この実施例では、折り曲げ部Ａ−Ａを除き、ベー
ス基板の両面にＳｉＯ２が成膜されており、より高い信
頼性が得られる利点がある。
上記実施例で用いた５ｉ０２膜は、−例にすぎず、例え
ばプラズマＣＶＤ法で形成される５ｉＮＸを用いてもよ
いことは、言うまでもない又、導体膜として銅膜を実施
例では用いたが、他の金属例えば金を用いてもよいこと
は言うまでもない。又、実施例で用いた数値（ポリイミ
ドフィルム膜厚ＳｉＯ□膜厚等）は、−例でありこの値
に限るものではない。
〔発明の効果〕
以上、説明したように本発明によれば、ベース基板に折
り曲げ性のよいポリイミドフィルムを用い、部品実装部
に無機膜を設けることにより耐湿性にも優れ、高信頼性
が要求される集積回路素子チップ実装にも適するフレキ
シブルプリント基板が得られる。
・・・スルーホール。

Claims (1)

    【特許請求の範囲】
  1. 　ポリイミドフィルム上に折り曲げ部分を除き少なくと
    も部品実装部分に無機膜を設け、さらに所定のパターン
    に加工された導体膜を設けたことを特徴とするフレキシ
    ブルプリント基板。
JP63308205A 1988-12-05 1988-12-05 フレキシブルプリント基板 Expired - Lifetime JPH06101489B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63308205A JPH06101489B2 (ja) 1988-12-05 1988-12-05 フレキシブルプリント基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63308205A JPH06101489B2 (ja) 1988-12-05 1988-12-05 フレキシブルプリント基板

Publications (2)

Publication Number Publication Date
JPH02153543A true JPH02153543A (ja) 1990-06-13
JPH06101489B2 JPH06101489B2 (ja) 1994-12-12

Family

ID=17978181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63308205A Expired - Lifetime JPH06101489B2 (ja) 1988-12-05 1988-12-05 フレキシブルプリント基板

Country Status (1)

Country Link
JP (1) JPH06101489B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952741A (zh) * 2014-03-27 2015-09-30 英特尔公司 柔性基板上的电气电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3195590B2 (ja) 1999-04-27 2001-08-06 日東電工株式会社 フレキシブル配線板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952741A (zh) * 2014-03-27 2015-09-30 英特尔公司 柔性基板上的电气电路
EP2933830A1 (en) * 2014-03-27 2015-10-21 Intel IP Corporation Electric circuit on flexible substrate
JP2015192144A (ja) * 2014-03-27 2015-11-02 インテル・コーポレーション フレキシブル基板上の電気回路
US9930793B2 (en) 2014-03-27 2018-03-27 Intel Corporation Electric circuit on flexible substrate

Also Published As

Publication number Publication date
JPH06101489B2 (ja) 1994-12-12

Similar Documents

Publication Publication Date Title
US4997517A (en) Multi-metal layer interconnect tape for tape automated bonding
JP3094481B2 (ja) 電子回路装置とその製造方法
JPS62216259A (ja) 混成集積回路の製造方法および構造
JP2002016181A (ja) 半導体装置、その製造方法、及び電着フレーム
JP2002016183A (ja) 半導体パッケージ用回路基板及びその製造方法
EP0582052A1 (en) Low profile overmolded semiconductor device and method for making the same
KR100860533B1 (ko) 금속 인쇄회로기판 제조방법
JP2002043752A (ja) 配線基板，多層配線基板およびそれらの製造方法
US5760466A (en) Semiconductor device having improved heat resistance
JPH11233531A (ja) 電子部品の実装構造および実装方法
JP2006196922A (ja) 半導体装置、その製造方法、及び電着フレーム
JPH06101489B2 (ja) フレキシブルプリント基板
JPH01164044A (ja) チップ実装方法
JP2571960B2 (ja) 両面可撓性回路基板及びその製造法
KR920005952Y1 (ko) 반도체장치
JP3167360B2 (ja) 混成集積回路用基板の製造方法
JPH0222992Y2 (ja)
JP3801334B2 (ja) 半導体素子搭載用基板とその製造方法
JPS63257258A (ja) 低抵抗付回路基板およびその製造法
JPS61272956A (ja) ハイブリツド型半導体装置
JPS62271442A (ja) 混成集積回路
JPH05166961A (ja) 半導体装置及びその実装方法
JPH08298356A (ja) プリント配線板
KR100575868B1 (ko) 칩크기 패키지의 제조방법
JPH06181268A (ja) 半導体装置