JPH02154508A - 増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 皮栗上■丑朋分互 本発明は増幅回路に関するものであり、より特定的には
増幅用トランジスタ（エミッタフォロワを含む）のベー
ス電流をキャンセルする手段を備える増幅回路に関する
。

玄米■技街 例えば、コンデンサ等の電圧をトランジスタのベースに
印加する場合、ベース電流が流れるので、コンデンサが
放電し、印加電圧が下がるという問題が生しる。そのた
め、印加電圧を一定に保つべくトランジスタのベース電
流を補償する手段が設けられる。このような手段を備え
た増幅回路の従来例を第３図に示し、説明する。同図に
おいて、（０１）はエミッタフォロワ型をなす増幅用ト
ランジスタであり、該トランジスタ（Ｑ、）のベースは
入力端子（１）に接続され、エミッタは出力端子（２）
に、そしてコレクタは電源ライン（３）に接続される。

そして、更にエミッタと接地点間に定電流源トランジス
タ（０□）と抵抗（Ｒ２）が順次接続される。この定電
流源トランジスタ（Ｑ２）はトランジスタ（Ｆｉｔ）（
［１８）と抵抗（Ｒ４）　（Ｒ５）　（Ｒ６）よりなる
回路で駆動されるが、該定電流源トランジスタ（Ｑ２）
と同一の構成でもう１つの定電流源トランジスタ（０３
）が図示の如く設けられ、この定電流源トランジスタ（
０３）の工ミッタは抵抗（Ｒ２）を介して接地ライン（
４）に接続され、コレクタはトランジスタ（口、）のエ
ミッタに接続される。

次に、トランジスタ（［１４）のコレクタは電源ライン
（３）に接続され、ベースは２つのＰＮＰ　）ランジス
ク（ＱＳ）（Ｏ６）のベースに接続されている。ＰＮＰ
トランジスタ（口、）のコレクタは、そのベースに、ま
たエミッタは抵抗（Ｒ３）を介して電源ライン（３）に
接続されている。一方、ＰＮＰ　ｌ−ランジスタ（０、
）のエミッタも抵抗（Ｒ７）を介して電源ライン（３）
に接続され、コレクタは入力端子（１）〔従って、トラ
ンジスタ（Ｑ、）のベース〕に接続されている。

今、この回路でＰＮＰ　）ランジスク（Ｏ５）（［１６
）のコレクタ電流をＩｃとし、電流増幅率をｈ　ＦＥＰ
としたとき、ＰＮＰ　）ランジスタ（Ｏ５）（Ｏ６）の
ベース電流は、それぞれｒ　ｃ　／　ｈ□、となる。従
って、トランジスタ（Ｏ４）のベースに流れ込む電流Ｉ
　ＲＮＡはＰＮＰ　ｌ−ランジスク（口、）（口、）の
ベース電流の和にＰＮＰ　トランジスタ（Ｏ６）のコレ
クタ電流ＩＣを加えたものであるから、 となる。

一方、Ｒ，＝Ｒ２とした場合、トランジスタ（０，）と
（口、）は定電流源トランジスタ（口２）（口、）に対
しては同一の条件となるので、定電流源トランジスタ（
口２）によってトランジスタ（口、）のベースにも■。

＋２１ｃ／ｈＦｔｒが流れると考えてよい。一方、ＰＮ
Ｐ）ランジスタ（Ｑ、）からはＩＣが流れ込んでいる。

従って、トランジスタ（０，）の余分なベース電流成分
は、 　ＦＥＰ となる。

が　　じようとする 上述のように、従来の回路では２Ｉｃ／ｈｔｔｐの電流
は依然としてトランジスタ（シ）のベースに流れる。そ
して、この電流は入力端子（１）から流れてくることに
なる。従って、入力端子（１）にコンデンサを接続して
該コンデンサから定電圧を印加するようにした場合には
、コンデンサが徐々に放電して、その電圧値が下がって
いくことになる。

入力端子（１）に電源電圧を抵抗分圧することによって
形成した定電圧をトランジスタのベースへ印加するよう
にした場合にも、その抵抗に２ＩＣ／ｈｐゆ、なる電流
が流れると、その定電圧がオフセットしてしまう。

本発明はこのような点に鑑みなされたものであって、増
幅用トランジスタの不要なベース電流を可及的に低減で
きるようにした新規な増幅回路を提供することを目的と
する。

課題を解゛するための手段 上記の目的を達成するため本発明の増幅回路は、エミッ
タに定電流源が接続されたＮＰＮ型の第１トランジスタ
と、ベースが前記第１トランジスタのベースと共通に入
力端子に接続されたＰＮＰ型の第２トランジスタと、前
記定電流源に関係した定電流を流すＮＰＮ型の第３トラ
ンジスタと、該第３トランジスタとベース同士が接続さ
れると共にエミッタが電源ラインに接続されコレクタが
前記第２トランジスタのエミッタに接続されたＰＮＰ型
の第４トランジスタと、前記第１トランジスタから出力
を取り出す手段とから構成されている。

昨−里 このような構成によると、増幅用の第１トランジスタの
ベースに流れる不所望な電流はＮＰＮ　トランジスタの
ベース電流をＰＮＰ　）ランジスタの電流増幅率で除算
した値となるので、従来のようにＰＮＰ　）ランジスタ
のコレクタ電流（しかも２倍のコレクタ電流）を電流増
幅率で除算したものに比し、約１７２になる。

尖」Ｌ炭 本発明を実施した第１回において第３図の従来例と同一
部分には同一の符号を付して重複説明を省略する。本実
施例では、第３図におけるＰＮＰトランジスタ（０６）
と抵抗（Ｒ３）を削除し、その代りにＰＮＰトランジス
タ（口、）を図示のように挿入している。即ち、このＰ
ＮＰ　トランジスタ（０９）のべ−スはトランジスタ（
口、）のベースと共に入力端子（１）に接続され、エミ
ッタはＰＮＰ　）ランジスタ（Ｑ５）のコレクタに接続
されている。そして、ＰＮＰトランジスタ（Ｑ、）のコ
レクタは接地ライン（４）に接続されている。

今、定電流源トランジスタ（Ｑ２）（Ｑ。）が同一でＲ
−Ｒ２とすると、トランジスタ（シ）と（０４）のエミ
ッタ電流は等しくなる。このエミッタ電流を１．とする
と、トランジスタ（口、）と（０４）のベース電流ＩＩ
は、 となる。但し、ｈ　ＦＥＮはＮＰＮ　）ランジスクの電
流増幅率である。次に、ＰＮＰ　ｌ−ランジスク（０５
）のコレクタ電流ＩＣ３は、 Ｉ　Ｃ３−１＋＋ＮＸ　ｈ　ＦＥＰ となる。但し、ｈ　ＦＥＰはＰＮＰ　トランジスタの電
流増幅率である。そして、ＰＮＰ　トランジスタの（０
，）のベース電流ＩＢ９は、 １＋Ｎ＝ＩＢＮ　　１＋１９　　　　　　　　　　・・
・・・・■となる。この結果から分かるようにキャンセ
ルされない電流はＮＰＮ　Ｉ−ランジスタのベース電流
（従って小さな電流）を（１＋ｈｙａｒ）で除算したも
のであるから、上記従来例の場合に比し約１７２になる
。即ち、従来例のＩＢＭは既述したように２Ｉ　Ｃ／　
ｈ　ＦＥＰであるが、これは以下のように変形できる。

まず より であるから −ＩｎＮゞ　２＋ｈｒ＋：、　　　　　°゛゛°゛■■
式及び０式でｈ　ＦＥＰは５０〜１００であるから（１
十ｈｐｔｒ）と（２＋ｈＦＥＰ）は略同−とみなすこと
ができる。従って、０式は０式に対し略１／２である。

トランジスタのｈ　ＦＥＰは限られた値範囲で、前記の
如く例えば５０〜１００位の値となる。従って、本実施
例の場合、従来例に比し遥かにＩＩＮは小さくなるが、
それでも完全に零ではない。これを殆ど零にすることも
可能であり、それは例えば抵抗（ＩＩＩ）　（ＲＺ）を
アンバランスにすることである。即ち、Ｒ２＜Ｒ１にす
ると、ＩＩＮは一層小さくなり、殆ど零になると考えて
よい。これは観念的に０式でＩＢＭが等測的に小さくな
ったと考えれば分り易いであろう。即ち、Ｒ２＜Ｒ１に
よりトランジスタ（Ｑ３）を流れる定電流に比し、トラ
ンジスタ（ｎ＋）を流れる定電流が小さくなり、その分
、トランジスタ（［１１）のベース電流も小さくなるか
らである。

第２図は本発明の他の実施例であり、ここではトランジ
スタ（Ｑ４）のエミッタをトランジスタ（口、）のコレ
クタに接続することによって定電流源用トランジスタ（
Ｑ３）を１つ省略しているが、この場合にも、トランジ
スタ（Ｑｌ）のベースに流れる不所望な電流は小さくな
る。尚、第２図でトランジスタ（シ）のコレクタから出
力を取り出すように出力端子（２）を接続しているが、
第１図と同様にエミッタから取り出すように修正しても
よいことはいうまでもない。

発明の効果 以上の通り本発明によれば、増幅用トランジスタのベー
スに流れる不所望な電流を非常に小さくできるので、例
えば該トランジスタのベースに接続されるバイアス電圧
源の電圧変動を招来しない。

【図面の簡単な説明】

第１図は本発明を実施した増幅回路の回路図であり、第
２図は本発明の他の実施例の回路図である。第３図は従
来例の回路図である。 （１）−入力端子、（２）−出力端子 （シ）−雪〜ランジスタ（第１トランジスタ）（０□）
一定電流源Ｉ・ランジスタ。 （ｏ４）−−−）ランジスタ（第３トランジスタ）。 （０，） ＰＮＰ　ｌ−ランジスタ（第４ トランジスタ） （０，） ＰＮＰ　）ランジスタ（第２ トランジスタ）。 出 願 人 シ ャープ株式会社 代 理 人

Claims (1)

【特許請求の範囲】
1. （１）エミッタに定電流源が接続されたＮＰＮ型の第１
   トランジスタと、ベースが前記第１トランジスタのベー
   スと共通に入力端子に接続されたＰＮＰ型の第２トラン
   ジスタと、前記定電流源に関係した定電流を流すＮＰＮ
   型の第３トランジスタと、該第３トランジスタとベース
   同士が接続されると共にエミッタが電源ラインに接続さ
   れコレクタが前記第２トランジスタのエミッタに接続さ
   れたＰＮＰ型の第４トランジスタと、前記第１トランジ
   スタから出力を取り出す手段と、から成る増幅回路。